JPS6276313A - デイジタルフイルタ−周波数特性変換装置 - Google Patents
デイジタルフイルタ−周波数特性変換装置Info
- Publication number
- JPS6276313A JPS6276313A JP21542585A JP21542585A JPS6276313A JP S6276313 A JPS6276313 A JP S6276313A JP 21542585 A JP21542585 A JP 21542585A JP 21542585 A JP21542585 A JP 21542585A JP S6276313 A JPS6276313 A JP S6276313A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- digital filter
- rom
- clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタルフィルターの係数を変えずに、その
周波数特性を変換するディジタルフィルター周波数特性
変換装置に関するものである。
周波数特性を変換するディジタルフィルター周波数特性
変換装置に関するものである。
従来の技術
従来よりディジタルフィルターの周波数特性を変更する
場合、例えば低域通過フィルターの折点周波数をずらす
時ておいて、新たにディジタルフィルターの係数を計算
し直して変更する必要があった。
場合、例えば低域通過フィルターの折点周波数をずらす
時ておいて、新たにディジタルフィルターの係数を計算
し直して変更する必要があった。
発明が解決しようとする問題点
しかし、上記の様に周波数特性を変更する際に、その都
度係数を計算し直し変更していたのなら、簡単に周波数
特性を変更する事はできず、更にディジタルフィルター
の係数を乗算する乗算器の代シにＲＯＭを用いている場
合、係数変更の度にＲＯＭの内容を書き直さなければな
らないという問題点を有していた。
度係数を計算し直し変更していたのなら、簡単に周波数
特性を変更する事はできず、更にディジタルフィルター
の係数を乗算する乗算器の代シにＲＯＭを用いている場
合、係数変更の度にＲＯＭの内容を書き直さなければな
らないという問題点を有していた。
本発明はかかる点に鑑み、ディジタルフィルターの周波
数特性を変更する場合に、ディジタルフィルターの係数
を変更すること無しに周波数特性を変更させることので
きるディジタルフィルター周波数特性変換装置を提供す
ることを目的とする。
数特性を変更する場合に、ディジタルフィルターの係数
を変更すること無しに周波数特性を変更させることので
きるディジタルフィルター周波数特性変換装置を提供す
ることを目的とする。
問題点を解決するだめの手段
本発明は入力された時系列信号のサンプルクロックの周
波数を変換する補間演算回路及び補間係数用ＲＯＭと、
このサンプルクロック周波数を変換された時系列信号を
ディジタルフィルターを用いてフィルターリングを行い
、フィルターリングされた時系列信号のサンプルクロッ
ク周波数を元の周波数に戻す逆補間演算回路及び逆補間
係数用ＲＯＭと、補間演算回路、補間係数用ＲＯＭ、デ
ィジタルフィルター及び逆補間係数回路を作動させるク
ロックパルスを発生するクロックパルス発生用ＲＯＭを
備えたディジタルフィルター周波数特性変換装置である
。
波数を変換する補間演算回路及び補間係数用ＲＯＭと、
このサンプルクロック周波数を変換された時系列信号を
ディジタルフィルターを用いてフィルターリングを行い
、フィルターリングされた時系列信号のサンプルクロッ
ク周波数を元の周波数に戻す逆補間演算回路及び逆補間
係数用ＲＯＭと、補間演算回路、補間係数用ＲＯＭ、デ
ィジタルフィルター及び逆補間係数回路を作動させるク
ロックパルスを発生するクロックパルス発生用ＲＯＭを
備えたディジタルフィルター周波数特性変換装置である
。
作 用
本発明は前記した構成により、補間演算回路と補間係数
用ＲＯＭにより、入力時系列信号のサンプルクロックレ
ートを自由に変換することができ、この変換された信号
をディジタルフィルターに入力するので、ディジタルフ
ィルターの周波数特性を周波数軸上で任意に圧縮又は伸
張することができる。更にディジタルフィルターよりの
出力信号のサンプルクロックレートは逆補間演算回路と
逆補間係数用ＲＯＭにより元のサンプルクロックレート
に戻される。この様にして本発明によるディジタルフィ
ルター周波数特性変換装置を用いれば、ディジタルフィ
ルターの係数を変えることなくその周波数特性を変化さ
せることができる。
用ＲＯＭにより、入力時系列信号のサンプルクロックレ
ートを自由に変換することができ、この変換された信号
をディジタルフィルターに入力するので、ディジタルフ
ィルターの周波数特性を周波数軸上で任意に圧縮又は伸
張することができる。更にディジタルフィルターよりの
出力信号のサンプルクロックレートは逆補間演算回路と
逆補間係数用ＲＯＭにより元のサンプルクロックレート
に戻される。この様にして本発明によるディジタルフィ
ルター周波数特性変換装置を用いれば、ディジタルフィ
ルターの係数を変えることなくその周波数特性を変化さ
せることができる。
実施例
第１図は本発明の第１の実施例における、ディジタルフ
ィルター周波数特性変換装置の構成図を示すものである
。第１図において１は入力端子、２は入力データ系列を
異なるサンプリングクロックのデータ系列に補間する為
の補間演算回路、３はディジタルフィルター、４はディ
ジタルフィルター３の出力を元の時系列データに戻す為
、補間演算回路２と逆の補間演算を行う逆補間演算回路
、５は出力端子、６は補間演算回路２の演算に用いる係
数を記憶させである補間係数用ＲＯＭ、７は補間回路２
．補間係数用ＲＯＭｅ、ディジタルフィルター３．逆補
間演算回路４を作動させるクロックパルスを記憶してい
るクロックパルス用ＲＯＭ。
ィルター周波数特性変換装置の構成図を示すものである
。第１図において１は入力端子、２は入力データ系列を
異なるサンプリングクロックのデータ系列に補間する為
の補間演算回路、３はディジタルフィルター、４はディ
ジタルフィルター３の出力を元の時系列データに戻す為
、補間演算回路２と逆の補間演算を行う逆補間演算回路
、５は出力端子、６は補間演算回路２の演算に用いる係
数を記憶させである補間係数用ＲＯＭ、７は補間回路２
．補間係数用ＲＯＭｅ、ディジタルフィルター３．逆補
間演算回路４を作動させるクロックパルスを記憶してい
るクロックパルス用ＲＯＭ。
８は逆補間演算回路４における演算に用いる係数を記憶
している逆補間係数用ＲＯＭ、９はディジタルフィルタ
ーの周波数特性を変化させる変化量を設定する周波数変
換係数設定スイ１．チ、１ｏは補間係数用ＲＯＭ５．逆
補間係数用ＲＯＭ５のアドレスを、周波数変換係数設定
用スイッチ９からの入力に従って発生させるＲＯＭアド
レス発生回路１０でちる。
している逆補間係数用ＲＯＭ、９はディジタルフィルタ
ーの周波数特性を変化させる変化量を設定する周波数変
換係数設定スイ１．チ、１ｏは補間係数用ＲＯＭ５．逆
補間係数用ＲＯＭ５のアドレスを、周波数変換係数設定
用スイッチ９からの入力に従って発生させるＲＯＭアド
レス発生回路１０でちる。
以上のように構成された本実施例のディジタルフィルタ
ー周反数特性変換装置について、以下その動作を説明す
る。ディジタルフィルター３として低域フ、イルターを
用いる場合について説明する。
ー周反数特性変換装置について、以下その動作を説明す
る。ディジタルフィルター３として低域フ、イルターを
用いる場合について説明する。
この低域フィルターの周波数特性が第２図Ａに示すよう
に、折点周波数ｆ。であるとし、この折点周波数ｆ。を
第２図Ｂに示すｆ′ｃ（＝Ｍ／Ｎｆｃ）に変換するとす
る。以下、Ｍ、ｌ！：ＮはＭ＝３ 、Ｎ＝ｓとし、ｆ′
。＝３／８ｆｏの場合について動作を説明する。
に、折点周波数ｆ。であるとし、この折点周波数ｆ。を
第２図Ｂに示すｆ′ｃ（＝Ｍ／Ｎｆｃ）に変換するとす
る。以下、Ｍ、ｌ！：ＮはＭ＝３ 、Ｎ＝ｓとし、ｆ′
。＝３／８ｆｏの場合について動作を説明する。
周波数変換係数設定スイッチ１により３／８ を設定す
ると、補間演算回路２において端子１より入力されるサ
ンプリングクロワクｆＢｃの時系列データＤ（ｋ）を、
サンプリングクロックｆ′５ｏ（＝３／８ｆ８ｏ）の時
系列データＤ’（ｋ） に変換する為の補間演算が行
なわれる。この補間演算に用いられる係数は補間係数用
ＲＯＭｅに記憶させておき、このＲＯＭの内容を随時読
み出して用いる。補間演算された新たな時系列データは
、クロ１．クパルス発生用ＲＯＭ７よりのクロックパル
スに同期して出力される。クロワクパルス発生用ＲＯＭ
７から出力されるクロックパルスは、元の時系列データ
Ｄ（ｋ）のサンプリングクロックｆｓｃのクロ７りを適
当に間引く事により、補間演算回路２．補間係数用ＲＯ
Ｍ。
ると、補間演算回路２において端子１より入力されるサ
ンプリングクロワクｆＢｃの時系列データＤ（ｋ）を、
サンプリングクロックｆ′５ｏ（＝３／８ｆ８ｏ）の時
系列データＤ’（ｋ） に変換する為の補間演算が行
なわれる。この補間演算に用いられる係数は補間係数用
ＲＯＭｅに記憶させておき、このＲＯＭの内容を随時読
み出して用いる。補間演算された新たな時系列データは
、クロ１．クパルス発生用ＲＯＭ７よりのクロックパル
スに同期して出力される。クロワクパルス発生用ＲＯＭ
７から出力されるクロックパルスは、元の時系列データ
Ｄ（ｋ）のサンプリングクロックｆｓｃのクロ７りを適
当に間引く事により、補間演算回路２．補間係数用ＲＯ
Ｍ。
ディジタルフィルター３．逆補間演算回路４をｆ′８Ｃ
のクロ、りで作動させているのと同等に作動させる為の
クロックパルスを発生する。
のクロ、りで作動させているのと同等に作動させる為の
クロックパルスを発生する。
−ｒ’ ４ シタルフィルター３においては、サンプリ
ングクロックｆ’ｓｃ のデータ系列Ｄ’（ｋ）に対
する演算を行うのでその折点周波数ｆｌｃは、データ系
列Ｄ（ト））（サンプリングクロックｆ８ｃ）に対する
演算を行った場合の折点周波数ｆ。に対してちょうど次
の関係となる。
ングクロックｆ’ｓｃ のデータ系列Ｄ’（ｋ）に対
する演算を行うのでその折点周波数ｆｌｃは、データ系
列Ｄ（ト））（サンプリングクロックｆ８ｃ）に対する
演算を行った場合の折点周波数ｆ。に対してちょうど次
の関係となる。
”ｃ／ｆｃ”ｆｓｃ／”ｓｃ＝’、／Ｎ−３／８−−−
−（１）このようにディジタルフィルター３よりの出力
の折点周波数は希望する値に変更される。更に逆補間演
算回路４によりデータ系列Ｄ′■）は、サンプリングク
ロックｆ、。の尤のデータ系列Ｄ（ｋ）に変換されて端
子５より出力される。又逆補間演算回路４の演算に用い
られる係数は逆補間係数用ＲＯＭ５に記憶されており随
時読み出されて使用される。
−（１）このようにディジタルフィルター３よりの出力
の折点周波数は希望する値に変更される。更に逆補間演
算回路４によりデータ系列Ｄ′■）は、サンプリングク
ロックｆ、。の尤のデータ系列Ｄ（ｋ）に変換されて端
子５より出力される。又逆補間演算回路４の演算に用い
られる係数は逆補間係数用ＲＯＭ５に記憶されており随
時読み出されて使用される。
又補間係数用ＲＯＭ６のアドレスはｆ（ＯＭアドレス発
生回路１ｏによりＭの値に応じて発生され、クロックパ
ルスに同期して補間係数用ＲＯＭ８へ送られる、更に逆
補間係数用ＲＯＭ５のアドレスもＲＯＭアドレス発生回
路１０によりＭの値に応じて発生され、データ系列Ｄ■
）のサンプリングクロックｆｓｃに同期して逆補間係数
用ＲＯＭ５へ送られる。以上の様に本実施例によれば、
入力データのサンプリングクロックを変換する補間演算
回路２及び補間係数用ＲＯＭｅと、ディジタルフィルタ
ー３よりの出力を元のサンプリングクロックに戻す逆補
間演算回路及び逆補間係数用ＲＯＭ ｓとディジタルフ
ィルター３の周波数を変化させる比率を設定する周波数
変換係数設定スイッチ９を設けることにより、ディジタ
ルフィルター３の係数を変えることなく、その周波数特
性を周波数変換スイッチ９に設定した値に従って変える
ことができる。次に、ディジタルフィルターの周波数特
性が入力データ系列のサンプリングクロックｆｌｌｃに
よって、周波数軸上を移動する事を第３図を用りて説明
する。第３図において１２と１３はラッチ、１４と１６
はに乗算器、１５は％乗算器、１７は加算器である。以
上の様に構成されたディジタルフィルターは次に示す伝
達特性をもっている。
生回路１ｏによりＭの値に応じて発生され、クロックパ
ルスに同期して補間係数用ＲＯＭ８へ送られる、更に逆
補間係数用ＲＯＭ５のアドレスもＲＯＭアドレス発生回
路１０によりＭの値に応じて発生され、データ系列Ｄ■
）のサンプリングクロックｆｓｃに同期して逆補間係数
用ＲＯＭ５へ送られる。以上の様に本実施例によれば、
入力データのサンプリングクロックを変換する補間演算
回路２及び補間係数用ＲＯＭｅと、ディジタルフィルタ
ー３よりの出力を元のサンプリングクロックに戻す逆補
間演算回路及び逆補間係数用ＲＯＭ ｓとディジタルフ
ィルター３の周波数を変化させる比率を設定する周波数
変換係数設定スイッチ９を設けることにより、ディジタ
ルフィルター３の係数を変えることなく、その周波数特
性を周波数変換スイッチ９に設定した値に従って変える
ことができる。次に、ディジタルフィルターの周波数特
性が入力データ系列のサンプリングクロックｆｌｌｃに
よって、周波数軸上を移動する事を第３図を用りて説明
する。第３図において１２と１３はラッチ、１４と１６
はに乗算器、１５は％乗算器、１７は加算器である。以
上の様に構成されたディジタルフィルターは次に示す伝
達特性をもっている。
Ｇ■−％＋ｙ４Ｚ−１十％２“１ ・・・・・・・・
・・・・・・孝）Ｚ ＝ ｅ１Ω さてこのディジタルフィルターを周波数ｆ８Ｃのクロ、
りで作動させた場合、その伝達特性は第４図Ａに示す様
になる。次にディジタルフィルターを周波数ｆ′８Ｃ”
８Ｃ＝％ｆ８ｏ）のクロックで作動させた場合、その伝
達特性は第４図Ｂに示す様になり、第４図Ａの周波数特
性を周波数軸上で頂点の方へ％に圧縮したものとなって
いる。この様に、ディジタルフィルターは、それを作動
させるクロ１．クバルスの周波数すなわち入力データの
サンプリングクロックにより、周波数特性が周波数軸上
で変化する事は明らかである。従って第２図Ａ及びＢに
示す様に、低域通過型ディジタルフィルターを周波数ｆ
ＢＣで作動させた時の折点周波数ｆＢｃで作動させた時
の折点周波数をｆＣとし、周波縁ｆ′８ｃ（−Ｍ／／Ｎ
ｆ８ｃ）で作動させた時の折点周波数をｆｌｏとすると
、ｆ’Ｃ／ｆｃ−ｆ’８ｏ／ｆｓｏ＝ＭＩＮ という
関となるのは明らかである。
・・・・・・孝）Ｚ ＝ ｅ１Ω さてこのディジタルフィルターを周波数ｆ８Ｃのクロ、
りで作動させた場合、その伝達特性は第４図Ａに示す様
になる。次にディジタルフィルターを周波数ｆ′８Ｃ”
８Ｃ＝％ｆ８ｏ）のクロックで作動させた場合、その伝
達特性は第４図Ｂに示す様になり、第４図Ａの周波数特
性を周波数軸上で頂点の方へ％に圧縮したものとなって
いる。この様に、ディジタルフィルターは、それを作動
させるクロ１．クバルスの周波数すなわち入力データの
サンプリングクロックにより、周波数特性が周波数軸上
で変化する事は明らかである。従って第２図Ａ及びＢに
示す様に、低域通過型ディジタルフィルターを周波数ｆ
ＢＣで作動させた時の折点周波数ｆＢｃで作動させた時
の折点周波数をｆＣとし、周波縁ｆ′８ｃ（−Ｍ／／Ｎ
ｆ８ｃ）で作動させた時の折点周波数をｆｌｏとすると
、ｆ’Ｃ／ｆｃ−ｆ’８ｏ／ｆｓｏ＝ＭＩＮ という
関となるのは明らかである。
次に第６図、第６図を用いて補間演算の説明を行う。第
６図Ａに示す時系列データはサンプリングクロックｆ８
ｃでサンプルされたデータであり、Ｂはサンプリングｆ
≦０でサンプルされたデータＤ’（ｋ）である。ここで
ｆｇ。とｆ′８ｃは図からも明らかなようにｆ′５ｃ−
３／８ｆｇｏ という関係がある。ここでＤ（ｋ）の
データを補間してＤ′（ｌｃ）のデータを得る方法の１
つとして、第６図ＡＫ示す直線補間が考えられる。第６
図Ａにおいて、時刻ｔ１，２ｔ１はデータＤ（ｋ）のサ
ンプルポイントであり、Ｄ （ｔｌ）とＤ（２ｔ１）は
それぞれの時刻におけるサンプル値を示す。そしてＤ（
ｔｌ）とＤ（２ｔ１）を直線で結び、時刻ｔ２の直線上
の値を、時刻ｔ２におけるサンプル値Ｄ′（ｔ２）とす
る。この演算は次の様に行われる。
６図Ａに示す時系列データはサンプリングクロックｆ８
ｃでサンプルされたデータであり、Ｂはサンプリングｆ
≦０でサンプルされたデータＤ’（ｋ）である。ここで
ｆｇ。とｆ′８ｃは図からも明らかなようにｆ′５ｃ−
３／８ｆｇｏ という関係がある。ここでＤ（ｋ）の
データを補間してＤ′（ｌｃ）のデータを得る方法の１
つとして、第６図ＡＫ示す直線補間が考えられる。第６
図Ａにおいて、時刻ｔ１，２ｔ１はデータＤ（ｋ）のサ
ンプルポイントであり、Ｄ （ｔｌ）とＤ（２ｔ１）は
それぞれの時刻におけるサンプル値を示す。そしてＤ（
ｔｌ）とＤ（２ｔ１）を直線で結び、時刻ｔ２の直線上
の値を、時刻ｔ２におけるサンプル値Ｄ′（ｔ２）とす
る。この演算は次の様に行われる。
以上の演算により、Ｄ’（ｔ２）はＤ（ｔｌ）とＤ（２
ｔ１） の２点より補間する事ができる。第５図Ａの
データＤ（ｋ＞に対し上記の補間演算を行い第５図Ｂの
データＤ′（ト））を求める場合、図中に破線で示した
ように、Ｄｄの値をＩｙや）とし、Ｄ（２）とＤ（３）
を用いてｙ（１）を補間演算しＤ（５）とＤ（６）を用
いてＤ’（２）を補間演算すればよい。又、上記の補間
演算は、第６図Ｂに示す三角波とデータＤ（ｋ）を時間
軸上で畳込積分することに等しい。第６図Ｂの三角波は
頂点の値が１で時間幅が２ｔ１の二等辺三角形である。
ｔ１） の２点より補間する事ができる。第５図Ａの
データＤ（ｋ＞に対し上記の補間演算を行い第５図Ｂの
データＤ′（ト））を求める場合、図中に破線で示した
ように、Ｄｄの値をＩｙや）とし、Ｄ（２）とＤ（３）
を用いてｙ（１）を補間演算しＤ（５）とＤ（６）を用
いてＤ’（２）を補間演算すればよい。又、上記の補間
演算は、第６図Ｂに示す三角波とデータＤ（ｋ）を時間
軸上で畳込積分することに等しい。第６図Ｂの三角波は
頂点の値が１で時間幅が２ｔ１の二等辺三角形である。
補間演算を周波数軸上で考える場合、第５図Ａのデータ
Ｄ（ｋ）に第６図Ｂの三角波のスペクトラムすなわち第
６図Ｃの５Ｆ１８を掛は合わすことにより、第５図Ｂの
データＤ’（ｋ）のスペクトラムが得られる。
Ｄ（ｋ）に第６図Ｂの三角波のスペクトラムすなわち第
６図Ｃの５Ｆ１８を掛は合わすことにより、第５図Ｂの
データＤ’（ｋ）のスペクトラムが得られる。
この様に周波数軸上で考えた場合、補間関数のスペクト
ラムとしては第６図Ｃに示す矩形のスペクトラムであり
元信号のスペクトラムを劣化なく通すものが理想的であ
り、補間に用いるデータ数を増やす事により補間関数の
スペクトラムを矩形に近づける事ができる。第７図は（
３）式に示した補間演算を行う補間演算回路のブロック
図であり、２゜はラッチ、２１と２３は乗算器、２２と
２４は乗算の係数の入力端子、２５は加算器である。こ
の様に構成された補間演算回路において、端子１９より
入力された時系列データは、う・ソチ２０において遅延
させられ、遅延していないデータは乗算器２２において
端子２２より入力された係数Ｃ０と掛は合わされ加算器
２５に送られ、遅延した信号は乗算器２３において端子
２４より入力された係数Ｃ４と掛は合わされ加算器２６
において乗算器２１よりその信号と加算され端子２６よ
り出力される。第８図は、元時系列データＤ（ｋ）のサ
ンプリングクロックをｆｂ；Ｃ，とじ、補間演算により
求められるデータＤ’（ｋ）のサンプリングクロ、７り
が”ｓｃであり、”８ｃ／ｆｓｃ””７Ｂ （ｎ ＝
１．２ 、 、・・７）の場合の補間係数ＲＯＭ内の
係数０１ と０２の配列を示したものである。第５図に
示す様にｆ′ｓｃ／ｆ、ｃ＝３／Ｂの場合、補間演算に
用いる係数０１ と０２の組は３つであシ、ｆ′８ｃ／
ｆｓｃ＝ｎ／８ の場合係数はｎ組あればよく、第８
図に示す様Ｋ、（ｎ、１）Ｒ（ｎ、２）−・Ｒ（ｎ、
ｎ）に係数０１ とＣ２が記憶されている。次に第９図
を用いてクロック・ζルス発生用ＲＯＭ７により発生さ
れるクロックパルスの説明を行う。このクロ、ツクパル
スは”８Ｃの周波数のクロ、りに相当するクロックパル
スである。第９図Ａ、Ｂ、Ｃ，Ｄともに横軸に時間軸で
ある。Ａは周波数ｆＩｉｉＣのクロ、りＴ。、Ｔ１．Ｔ
２・・・・・を示し、Ｂは周波数ｆ’ ｓｃ Ｃｆ’
ｓｃ ／ｆＢｏ＝ ３／ｓ ＞のクロ、りＴ０′、Ｔ１
′、Ｔ２′・・・・・・を示している。補間演算回路２
によりサンプルクロックｆＢｃのデータＤ（ｋ）より変
換された、サンプルクロ・ツクｆ１．。のデータＤ′■
）のサンプルポイントは第９図Ｂに示すＴ０′。
ラムとしては第６図Ｃに示す矩形のスペクトラムであり
元信号のスペクトラムを劣化なく通すものが理想的であ
り、補間に用いるデータ数を増やす事により補間関数の
スペクトラムを矩形に近づける事ができる。第７図は（
３）式に示した補間演算を行う補間演算回路のブロック
図であり、２゜はラッチ、２１と２３は乗算器、２２と
２４は乗算の係数の入力端子、２５は加算器である。こ
の様に構成された補間演算回路において、端子１９より
入力された時系列データは、う・ソチ２０において遅延
させられ、遅延していないデータは乗算器２２において
端子２２より入力された係数Ｃ０と掛は合わされ加算器
２５に送られ、遅延した信号は乗算器２３において端子
２４より入力された係数Ｃ４と掛は合わされ加算器２６
において乗算器２１よりその信号と加算され端子２６よ
り出力される。第８図は、元時系列データＤ（ｋ）のサ
ンプリングクロックをｆｂ；Ｃ，とじ、補間演算により
求められるデータＤ’（ｋ）のサンプリングクロ、７り
が”ｓｃであり、”８ｃ／ｆｓｃ””７Ｂ （ｎ ＝
１．２ 、 、・・７）の場合の補間係数ＲＯＭ内の
係数０１ と０２の配列を示したものである。第５図に
示す様にｆ′ｓｃ／ｆ、ｃ＝３／Ｂの場合、補間演算に
用いる係数０１ と０２の組は３つであシ、ｆ′８ｃ／
ｆｓｃ＝ｎ／８ の場合係数はｎ組あればよく、第８
図に示す様Ｋ、（ｎ、１）Ｒ（ｎ、２）−・Ｒ（ｎ、
ｎ）に係数０１ とＣ２が記憶されている。次に第９図
を用いてクロック・ζルス発生用ＲＯＭ７により発生さ
れるクロックパルスの説明を行う。このクロ、ツクパル
スは”８Ｃの周波数のクロ、りに相当するクロックパル
スである。第９図Ａ、Ｂ、Ｃ，Ｄともに横軸に時間軸で
ある。Ａは周波数ｆＩｉｉＣのクロ、りＴ。、Ｔ１．Ｔ
２・・・・・を示し、Ｂは周波数ｆ’ ｓｃ Ｃｆ’
ｓｃ ／ｆＢｏ＝ ３／ｓ ＞のクロ、りＴ０′、Ｔ１
′、Ｔ２′・・・・・・を示している。補間演算回路２
によりサンプルクロックｆＢｃのデータＤ（ｋ）より変
換された、サンプルクロ・ツクｆ１．。のデータＤ′■
）のサンプルポイントは第９図Ｂに示すＴ０′。
Ｔ１′、Ｔ２′・・・・・・であるが、クロックパルス
発生用ＲＯＭ７により発生されるクロックパルスは第９
図Ｃに示すＴＴＴ ・・・・・・であり、このクロッ
ク０’ ２’ ５ はＡのＴ。、Ｔ１．Ｔ２・・・・・を間引いて作ったク
ロックでちる。この様に第９図Ｂに示すクロックＴ。′
。
発生用ＲＯＭ７により発生されるクロックパルスは第９
図Ｃに示すＴＴＴ ・・・・・・であり、このクロッ
ク０’ ２’ ５ はＡのＴ。、Ｔ１．Ｔ２・・・・・を間引いて作ったク
ロックでちる。この様に第９図Ｂに示すクロックＴ。′
。
Ｔ１′、Ｔ２′ の代わりにＣのクロックＴ。、Ｔ３
．Ｔ６を用いても、時刻Ｔ、／とＴ３のＤ（ｋ）の値は
等しく、又時刻Ｔ２′とＴ６のＤ（ｋ）の値は等しく補
間演算回路２は正しく動作する。又、第９図りに示すク
ロックＴ０″（−Ｔ。）Ｔ、’（＝Ｔ２）・・・・・ハ
、クロックパルス用ＲＯＭには上記の様なりロックパル
スが記憶されている。第１０図は、クロ・ツクパルス用
ＲＯＭのある範囲の内容を示している。第１０図Ａば、
第９図ＣのクロックＴ。、 Ｔ２． Ｔ５・・・・・・
に対応したもので、アドレスｎ番地よりｎ＋７番地まで
に〔１゜ｏ、１．ｏ、ｏ、１．ｏ、ｏ）という値が記憶
されており、これを周波数ｆＢＣのクロックでくり返し
読み出すことにより、クロックＴ０．Ｔ２．Ｔ５・・・
・・・を得る。又第１０図Ｂは第９図りのクロックＴ。
．Ｔ６を用いても、時刻Ｔ、／とＴ３のＤ（ｋ）の値は
等しく、又時刻Ｔ２′とＴ６のＤ（ｋ）の値は等しく補
間演算回路２は正しく動作する。又、第９図りに示すク
ロックＴ０″（−Ｔ。）Ｔ、’（＝Ｔ２）・・・・・ハ
、クロックパルス用ＲＯＭには上記の様なりロックパル
スが記憶されている。第１０図は、クロ・ツクパルス用
ＲＯＭのある範囲の内容を示している。第１０図Ａば、
第９図ＣのクロックＴ。、 Ｔ２． Ｔ５・・・・・・
に対応したもので、アドレスｎ番地よりｎ＋７番地まで
に〔１゜ｏ、１．ｏ、ｏ、１．ｏ、ｏ）という値が記憶
されており、これを周波数ｆＢＣのクロックでくり返し
読み出すことにより、クロックＴ０．Ｔ２．Ｔ５・・・
・・・を得る。又第１０図Ｂは第９図りのクロックＴ。
″。
Ｔ・、Ｔ′、Ｔ″・・・・（−Ｔｏ、Ｔ２．Ｔ４．Ｔ６
・・・・・）に対応したもので、アドレスｍ番地よりｍ
＋ ７番地までに（１，ｏ、１．ｏ、１ 、ｏ、１．
ｏ）という値が記憶されており、これを周波数ｆＳＣの
クロックでくり返し読み出すことによりクロックＤを得
る。第１１図は逆補間演算回路４の動作を説明する為の
図であり、ＡのデータＤ’（ｋ） （サンプルクロック
ｆ’ ｓｃ ）よりＢのデータＤ（ｋ）（サンプルクロ
ックｆｓｃ、 ｆ’ ｓｃ ／ｆｓ。＝ ３／８ ）を
補間する場合、図中破勝て示す様に、Ｄゆ）はＤ’（ｏ
）と同じ値を用い、Ｄ（１）とＤ（２）は、どちらもＤ
′や）とＤ’（１）より補間演算により求める。又、Ｄ
（３） 、 Ｄ（４） 、 Ｄ（６）はＤ’（１）とＤ
’（２）より、Ｄ（６）、Ｄ（７）はＤ’（２）とＤ’
（３）より求める。この逆補間演算回路４の構成は第７
図に示したブロック図と同様の構成となる。第１２図に
は、逆補間係数用ＲＯＭ５内の、係数０１ と０２の
配列を示す。
・・・・・）に対応したもので、アドレスｍ番地よりｍ
＋ ７番地までに（１，ｏ、１．ｏ、１ 、ｏ、１．
ｏ）という値が記憶されており、これを周波数ｆＳＣの
クロックでくり返し読み出すことによりクロックＤを得
る。第１１図は逆補間演算回路４の動作を説明する為の
図であり、ＡのデータＤ’（ｋ） （サンプルクロック
ｆ’ ｓｃ ）よりＢのデータＤ（ｋ）（サンプルクロ
ックｆｓｃ、 ｆ’ ｓｃ ／ｆｓ。＝ ３／８ ）を
補間する場合、図中破勝て示す様に、Ｄゆ）はＤ’（ｏ
）と同じ値を用い、Ｄ（１）とＤ（２）は、どちらもＤ
′や）とＤ’（１）より補間演算により求める。又、Ｄ
（３） 、 Ｄ（４） 、 Ｄ（６）はＤ’（１）とＤ
’（２）より、Ｄ（６）、Ｄ（７）はＤ’（２）とＤ’
（３）より求める。この逆補間演算回路４の構成は第７
図に示したブロック図と同様の構成となる。第１２図に
は、逆補間係数用ＲＯＭ５内の、係数０１ と０２の
配列を示す。
第１１図における”１０ば、第１０図Ａの信号Ｄ’（ｋ
）のサンダルクロック周波数であり、第１２図の’８Ｇ
は第１１図Ｂの信号Ｄ（ｋ）のサンプルクロック周波数
である。第１３図には信号Ｄ（ｋ）とＤ’（ｋ）のスペ
クトラムを示している。Ａは斜線で示すスペクトラムを
持つ連続信号を周波数’ｓｃのサンプルクロックでサン
プリングした信号Ｄ（ｋ）のスペクトラムであり、Ｂは
Ａと斜線部の連続信号を周波数ｆ’５ｏ（ｆ’、。／ｆ
ｓｏ＝Ｍ／Ｎ ）のサンプルクロックでサンプルした信
号Ｄ′□□□）のスペクトラムを示す。ここで注意しな
ければならないのは、補間により信号Ｄ（ｋ）を信号Ｄ
’（ｋ）に変換しサンプルレートをｆＳＣより” ＳＧ
に変える時、折り返し歪により信号Ｄ’（ｋ）が劣化し
ないようにするＫはｆ’ ｓｃ Ｋ下限があるというこ
とである。ここで原信号（第１３図Ａの斜線部）の占有
スペクトル幅をｆｂｗとｊ４ｆｂｗ＜ｆ′６ｏすなわち
、 Ｍ／Ｎ−ｆ′５ｃ／ｆ８ｏ＞Ａ堰ｆｂｗ／ｆ８Ｃとなる
ようにＭ、Ｎの値を選ばなければならない。
）のサンダルクロック周波数であり、第１２図の’８Ｇ
は第１１図Ｂの信号Ｄ（ｋ）のサンプルクロック周波数
である。第１３図には信号Ｄ（ｋ）とＤ’（ｋ）のスペ
クトラムを示している。Ａは斜線で示すスペクトラムを
持つ連続信号を周波数’ｓｃのサンプルクロックでサン
プリングした信号Ｄ（ｋ）のスペクトラムであり、Ｂは
Ａと斜線部の連続信号を周波数ｆ’５ｏ（ｆ’、。／ｆ
ｓｏ＝Ｍ／Ｎ ）のサンプルクロックでサンプルした信
号Ｄ′□□□）のスペクトラムを示す。ここで注意しな
ければならないのは、補間により信号Ｄ（ｋ）を信号Ｄ
’（ｋ）に変換しサンプルレートをｆＳＣより” ＳＧ
に変える時、折り返し歪により信号Ｄ’（ｋ）が劣化し
ないようにするＫはｆ’ ｓｃ Ｋ下限があるというこ
とである。ここで原信号（第１３図Ａの斜線部）の占有
スペクトル幅をｆｂｗとｊ４ｆｂｗ＜ｆ′６ｏすなわち
、 Ｍ／Ｎ−ｆ′５ｃ／ｆ８ｏ＞Ａ堰ｆｂｗ／ｆ８Ｃとなる
ようにＭ、Ｎの値を選ばなければならない。
発明の詳細
な説明したように、本発明によれはディジタルフィルタ
ーの前に時系列データのサンプルクロ７クレートを変換
させる補間演算回路と補間係数用ＲＯＭを設け、ディジ
タルフィルターの後に変換されたサンプルクロックレー
トを元のクロックレートに戻す逆補開演算回路と逆補間
係数用ＲＯＭを設け、更にこれらの系を作動させる為の
クロ。
ーの前に時系列データのサンプルクロ７クレートを変換
させる補間演算回路と補間係数用ＲＯＭを設け、ディジ
タルフィルターの後に変換されたサンプルクロックレー
トを元のクロックレートに戻す逆補開演算回路と逆補間
係数用ＲＯＭを設け、更にこれらの系を作動させる為の
クロ。
クバルスを発生させるクロ、クバルス発生用ＲＯＭを設
けることにより、ディジタルフィルターの係数を変える
ことなくその周波数特性を変換することができ、その実
用的効果は大きい。
けることにより、ディジタルフィルターの係数を変える
ことなくその周波数特性を変換することができ、その実
用的効果は大きい。
第１図は本発明における一実施例のディジタルフィルタ
ー周波数特性変換装置のプロ、り図、第２図はディジタ
ルフィルターの周波数特性を変換する作用の説明図、第
３図はディジタルフィルターの一実施例を示すブロック
図、第４図は第３図に示したディジタルフィルターの特
性図、第５図第６図は補間演算の説明図、第７図は補間
演算回路のブロック図、第８図は補間係数ＲＯＭの説明
図、第９図はクロ、クパルス発生用ＲＯＭより発生され
るクロ、クパルスの説明図、第１０図はクロ、クパルス
用ＲＯＭの説明図、第１１図は逆補間演算回路の動作の
説明図、第１２図は逆補間係数用ＲＯＭの説明図、第１
３図はスペクトラム図である。 ２・・・・・・補間演算回路、３・・・・・・ディジタ
ルフィルター、４・・・・・・逆補間演算回路、６・・
・・・・補間係数用ＲＯＭ、７・・・・・・クロックパ
ルス発生用ＲＯＭ、ｓ・・・・・・逆補間係数用ＲＯＭ
、９・・・・・・周波数変換係数設定スイッチ、１０・
・・・・・ＲＯＭアドレス発生回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ９ ｔ０ 第２図 ｔＡ＋ 第３図 第４図 （Ａ＋ 第５図 第６図 ／ＡＩ （Ｃ１ ′Ｔ７゜ 第７図 第９図 Ｔ、 ７’ｉ Ｔ２ Ｔ３Ｔ４ＴＥ Ｔ６７７１５箇１
０図 第１１図 第１２図
ー周波数特性変換装置のプロ、り図、第２図はディジタ
ルフィルターの周波数特性を変換する作用の説明図、第
３図はディジタルフィルターの一実施例を示すブロック
図、第４図は第３図に示したディジタルフィルターの特
性図、第５図第６図は補間演算の説明図、第７図は補間
演算回路のブロック図、第８図は補間係数ＲＯＭの説明
図、第９図はクロ、クパルス発生用ＲＯＭより発生され
るクロ、クパルスの説明図、第１０図はクロ、クパルス
用ＲＯＭの説明図、第１１図は逆補間演算回路の動作の
説明図、第１２図は逆補間係数用ＲＯＭの説明図、第１
３図はスペクトラム図である。 ２・・・・・・補間演算回路、３・・・・・・ディジタ
ルフィルター、４・・・・・・逆補間演算回路、６・・
・・・・補間係数用ＲＯＭ、７・・・・・・クロックパ
ルス発生用ＲＯＭ、ｓ・・・・・・逆補間係数用ＲＯＭ
、９・・・・・・周波数変換係数設定スイッチ、１０・
・・・・・ＲＯＭアドレス発生回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ９ ｔ０ 第２図 ｔＡ＋ 第３図 第４図 （Ａ＋ 第５図 第６図 ／ＡＩ （Ｃ１ ′Ｔ７゜ 第７図 第９図 Ｔ、 ７’ｉ Ｔ２ Ｔ３Ｔ４ＴＥ Ｔ６７７１５箇１
０図 第１１図 第１２図
Claims (1)
- ディジタルフィルターの周波数特性を変換させる比率を
設定する周波数変換係数設定手段と、この周波数変換係
数設定手段により設定された比率に従って入力された時
系列データのサンプルクロックレートを変換する為の第
１の補間演算を行う補間演算回路と、この第１の補間演
算に用いる係数を記憶している補間係数用ＲＯＭと、デ
ィジタルフィルターと、このディジタルフィルターの出
力を前記入力された時系列データのサンプルクロックレ
ートに戻す為の第２の補間演算を行う逆補間演算回路と
、この第２の補間演算に用いる係数を記憶している逆補
間係数用ＲＯＭと、上記補間演算回路、補間係数用ＲＯ
Ｍ、ディジタルフィルター、逆補間演算回路を作動させ
るクロックパルスを記憶しているクロックパルス発生用
ＲＯＭと上記補間係数用ＲＯＭと逆補間係数用ＲＯＭの
アドレスを発生するＲＯＭアドレス発生回路を備えたこ
とを特徴とするディジタルフィルター周波数特性変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215425A JPH0640616B2 (ja) | 1985-09-27 | 1985-09-27 | デイジタルフイルタ−周波数特性変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215425A JPH0640616B2 (ja) | 1985-09-27 | 1985-09-27 | デイジタルフイルタ−周波数特性変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276313A true JPS6276313A (ja) | 1987-04-08 |
| JPH0640616B2 JPH0640616B2 (ja) | 1994-05-25 |
Family
ID=16672122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215425A Expired - Lifetime JPH0640616B2 (ja) | 1985-09-27 | 1985-09-27 | デイジタルフイルタ−周波数特性変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640616B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250507A (ja) * | 1988-08-10 | 1990-02-20 | Kyocera Corp | サンプリング周波数変換器 |
| US5101369A (en) * | 1988-11-22 | 1992-03-31 | Yamaha Corporation | Digital filter capable of sample rate alteration |
| JPH0865165A (ja) * | 1994-08-16 | 1996-03-08 | Chikyu Kagaku Sogo Kenkyusho:Kk | Ａｄ変換器 |
| US7492525B2 (en) | 2001-10-30 | 2009-02-17 | Ricoh Company, Ltd. | Zoom lens, camera apparatus and portable information terminal apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572115A (en) * | 1980-06-05 | 1982-01-07 | Casio Comput Co Ltd | Digital filter device |
| JPS5765918A (en) * | 1980-10-13 | 1982-04-21 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS57142020A (en) * | 1981-02-27 | 1982-09-02 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS604324A (ja) * | 1983-06-23 | 1985-01-10 | Sony Corp | サンプリングレ−ト変換装置 |
-
1985
- 1985-09-27 JP JP60215425A patent/JPH0640616B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572115A (en) * | 1980-06-05 | 1982-01-07 | Casio Comput Co Ltd | Digital filter device |
| JPS5765918A (en) * | 1980-10-13 | 1982-04-21 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS57142020A (en) * | 1981-02-27 | 1982-09-02 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS604324A (ja) * | 1983-06-23 | 1985-01-10 | Sony Corp | サンプリングレ−ト変換装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250507A (ja) * | 1988-08-10 | 1990-02-20 | Kyocera Corp | サンプリング周波数変換器 |
| US5101369A (en) * | 1988-11-22 | 1992-03-31 | Yamaha Corporation | Digital filter capable of sample rate alteration |
| JPH0865165A (ja) * | 1994-08-16 | 1996-03-08 | Chikyu Kagaku Sogo Kenkyusho:Kk | Ａｄ変換器 |
| US7492525B2 (en) | 2001-10-30 | 2009-02-17 | Ricoh Company, Ltd. | Zoom lens, camera apparatus and portable information terminal apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0640616B2 (ja) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Crochiere et al. | Interpolation and decimation of digital signals—A tutorial review | |
| US4674125A (en) | Real-time hierarchal pyramid signal processing apparatus | |
| CA1193014A (en) | Direct digital to digital sampling rate conversion method and apparatus | |
| Raz et al. | Baseband Volterra filters for implementing carrier based nonlinearities | |
| JP3160675B2 (ja) | サンプル・データ補間装置 | |
| JPH0117608B2 (ja) | ||
| US5528527A (en) | Sampling frequency converter | |
| Lim et al. | Frequency-response masking approach for the synthesis of sharp two-dimensional diamond-shaped filters | |
| JPS6276313A (ja) | デイジタルフイルタ−周波数特性変換装置 | |
| Thomas et al. | Comparative analysis for various parametric attributes for an optimized DUC/DDC | |
| Abu-El-Haija et al. | Digital filter structures having low errors and simple hardware implementation | |
| US7242326B1 (en) | Sample rate conversion combined with filter | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| KR20030043665A (ko) | 디지털 샘플 주파수 컨버터 | |
| JP3322030B2 (ja) | サンプリングレート変換装置 | |
| US7577696B2 (en) | Multirate filter as well as display system and mobile telephone comprising said multirate filter | |
| JPH1141305A (ja) | 変調装置 | |
| US5440593A (en) | Combined aligner blender | |
| JP4989575B2 (ja) | フィルタ及びフィルタの構成方法 | |
| Lim et al. | The synthesis of sharp diamond-shaped filters using the frequency response masking approach | |
| Marković et al. | FPGA realization of Farrow structure for sampling rate change | |
| JPH06214552A (ja) | 画像縮小回路 | |
| JPS6324333B2 (ja) | ||
| JPH0678211A (ja) | 画像特殊効果装置 | |
| George et al. | Novel FPGA Design and Implementation Of Digital Up Converter |