JP4989575B2 - フィルタ及びフィルタの構成方法 - Google Patents
フィルタ及びフィルタの構成方法 Download PDFInfo
- Publication number
- JP4989575B2 JP4989575B2 JP2008183043A JP2008183043A JP4989575B2 JP 4989575 B2 JP4989575 B2 JP 4989575B2 JP 2008183043 A JP2008183043 A JP 2008183043A JP 2008183043 A JP2008183043 A JP 2008183043A JP 4989575 B2 JP4989575 B2 JP 4989575B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- multipliers
- function
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
また、非特許文献2には、低折返し雑音で所望周波数特性を実現するフィルタバンクが開示されている。
さらに、非特許文献3には、完全再構成非最大間引きコサイン変調フィルタバンクの一実現法が開示されている。
その他にも、特許文献1には、サンプリングに使用するクロックの周期の1/2単位よりも細かな単位で遅延時間を設定できるようにしたFIRフィルタが開示されている。
また、特許文献2には、実数値を持つ信号に対する最大間引きフィルタバンクと、その特別の場合であるコサイン変調フィルタバンクを効率的に実現することができるフィルタバンク及びフィルタリング方法が開示されている。
さらに、近年、音、映像などのマルチメディアが音響信号圧縮(MP3)や映像信号圧縮(MPEG)等の形式で配信されているが、情報の洪水や、ジャギー等の発生による品質劣化が課題となっている。また、圧縮処理において、周波数領域での帯域分離が行われるが、過大な乗算器や遅延素子が必要となっている。
また、その他にも、従来のREMEZフィルタはSINC函数(無限区間の函数)を基本函数としているため、実際の回路では有限区間に打ち切る必要があるので、ノイズの発生原因となる可能性があることが分かっている。
本発明はまた、ノイズ除去特性に優れた低コストなFIRフィルタ等のフィルタ及びフィルタの構成方法を提供することを目的の一つとする。
また、本発明は、ジャギー等を発生させない信号処理に適切なFIRフィルタ等のフィルタ及びフィルタの構成方法を提供することを目的の一つとする。
なお、FIRフィルタは、例えば、アンプ等の音響装置、動画、静止画処理のための画像装置、携帯電話等の通信装置、制御装置、コンピュータ、PC等の様々な各種装置に用いることができる。
本発明では、例えば、インパルス応答関数を有限区間で定義される[c]ψ(t)の区分多項式で与えていることにより、切り捨て誤差、折り返し歪み等の課題がなくなり、遮断特性の良いフィルタを構成することを目的の一つとする。
入力信号と予め定められた係数とを乗算する第0〜第N−1の乗算器と、
前記第0〜第N−2の乗算器のそれぞれに接続した第0〜第N−2の加算器と、
信号を1サンプル遅延させる第1〜第N−1の遅延素子であって、前記第1〜第N−2の遅延素子は前記第1〜第N−2の加算器の出力を入力し、前記第N−1の遅延素子は前記第N−1の乗算器出力を入力とし、各前記加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1〜第N−1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成とし、
サンプリング周波数ωs、通過域周波数ω1と、阻止周波数ω2とから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0〜第N−1の乗算器のフィルタ係数Ck(k=−M〜M)として構成し、
前記第0〜第N−1の乗算器のフィルタ係数Ckを次式のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタが提供される。
入力信号と予め定められた係数とを乗算する第0〜第N−1の乗算器と、
前記第0〜第N−2の乗算器のそれぞれに接続した第0〜第N−2の加算器と、
該第1〜第N−2の加算器の出力を1サンプル遅延させる第1〜第N−2の遅延素子と、前記第N−1の乗算器の出力を1サンプル遅延させる第N−1の遅延素子であって、前記第0〜第N−2の加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1〜第N−1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成としたフィルタの構成方法であって、
サンプリング周波数ωs、通過域周波数ω1と、阻止周波数ω2とから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0〜第N−1の乗算器のフィルタ係数Ck(k=−M〜M)として構成し、
前記第0〜第N−1の乗算器のフィルタ係数Ckを次式のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタの構成方法が提供される。
また、本発明によると、ノイズ除去特性に優れた低コストなFIRフィルタ等のフィルタ及びフィルタの構成方法を提供することができる。
そして、本発明によると、ジャギー等を発生させない信号処理に適切なFIRフィルタ等のフィルタ及びフィルタの構成方法を提供することができる。
本発明では、例えば、インパルス応答関数を有限区間で定義される[c]ψ(t)の区分多項式で与えていることにより、切り捨て誤差、折り返し歪み等の課題がなくなり、遮断特性の良いフィルタが構成できる。
一般に非再帰形ディジタルフィルタは、インパルス応答が有限個のパルスで表されるので、有限インパルス応答FIR(Finite Impulse Responce)形とも呼ばれる。
図1は、非再帰型ディジタルフィルタの構成図である。
このフィルタは、遅延素子1−1〜1−Nと、乗算器2−0〜2−Nと、加算器3を備える。
このフィルタの伝達函数を求めてみると、図より以下の関係式が成立する。
yn:出力
a0〜aN:フィルタ係数(タップ係数)
ここで1クロックの各遅延素子1−1〜1−Nの伝達函数をz−1で表すことができる。
このとき、xk−1=z−1xkが成立し、次のように書き改めることが可能である。
Y(z)=a0X(z)+a1z−1X(z)+a2z−2X(z)+・・・+aNz−NX(z)
=(a0+a1z−1+a2z−2+・・・+aNz−N)X(z)
すなわち、
Y(z)=A(z)X(z)
ここで、伝達函数A(z)は、次のように表せる。
A(z)=a0+a1z−1+a2z−2+・・・+aNz−N
以下に、上式の導出についての証明の詳細をz変換で説明する。
[証明]
このように、非再帰形フィルタの伝達函数は、zの多項式で表すことができる。なお、フィルタ係数akが有界な値をもつ限り、このフィルタは安定に動作し、出力の振幅値が発散するようなことはない。
(1)フルーエンシ函数による基本フィルタ
まず、図2に、フルーエンシ函数のひとつであるC−type Fluency DA函数とその周波数特性の図を示す。
上図のように一般に、C−type Fluency DA函数は次式で表され、2次の区分的多項式で表される(ローカルサポート)。
また、下図のように、周波数特性は次式となり、線形位相、及び最大平坦特性を示す。
図中●印は、C−type Fluency DA函数の標本点(特異点)を示す。有限台のインパルス応答波形として、図に示すC−type Fluency DA函数と呼ばれる函数ψ(t)が与えられた時、フィルタの遅延時間をサンプリング時間幅の1/2として、●印の縦軸の値akをフィルタ係数(タップ係数)h0,h1,h2,・・・,hMに与えれば、最も低次のインパルス応答波形が再生される。このフィルタ係数akを持つフィルタを基本ローパスフィルタL0とする。
図示 C−type Fluency DA函数ψでは基本ローパスフィルタは次のように表される。
図示の函数は、サンプリング時間間隔hで規格化した区間[−2、2]で、次式で表した例である。
これより、フィルタ係数は次のように与えられる。
a0=−1/16
a1=0
a2=9/16
a3=1
a4=9/16
a5=0
a6=−1/16
一般に上述のローパスフィルタL0が決まれば、次式のようにハイパスフィルタH0が求まる。
図示のような、周波数特性は次のようになる。
以上のようなFluency DA函数を使う意義は、例えば、ローカルサポートのためフィルタ係数を有限個の範囲で取り扱うことができ、また、偶函数(線形位相)であるため、線形位相を実現することができることである。さらに、最大平坦特性により、通過域におけるリップルの課題を解消できることも挙げられる。
(1)構成例
本実施の形態における区分多項式函数の区間内分割値によるFIRフィルタでは、所定周波数特性からフーリエ係数を求めその係数函数をフルーエンシ函数に置換えC−type函数のタイムスケーリングした値を係数とする。
図7に、FIRフィルタの構成図を示す。
このFIRフィルタは、各フィルタ係数b0〜bN−1のN個の乗算器と、1サンプル分遅延するN−1個の遅延素子と、N−1個の加算器を備える。
入力信号をX(k)、フィルタ係数(タップ係数)をbl、タップ数をNで表すと、N−1個の遅延素子z−1を用いて、伝達関数H(z)は次式となる。
上式の伝達関数H(z)において、N=2M+1、l=k+Mと置き(周波数シフト)、下記式に変換する。
上記H0(z)の式はzの正のべき数を含むためフィルタとして実現不可となるが、両辺にz−Mを乗じることにより、フィルタとして実現可能となる。したがって、以下a〜cのようにH0(z)の設計を考える。
a.(1)式が所定の周波数特性となるように係数Ckを求める。
b.(1)式において z=ejωT と置き、次式が成立するように係数Ckを求める。
ここでHa(jω)は設計仕様となるフィルタ特性で、方形特性、台形特性で与える。
c.(2)式の設計を次のように行う。
理想アナログフィルタ特性Ha(jω)として図示の台形特性を考える。
すなわち
上式をフーリエ級数展開あるいは離散フーリエ級数展開でその係数を求めCkとすればよいが、周波数範囲σを決定する必要がある。
信号のサンプリング周波数をfs(ωs=2πfs)とするとき、ナイキストの定理から、フィルタ周波数範囲は[0、fs/2]とすることができる。このことから、周波数範囲は最大[−fs/4、fs/4]、角周波数ω[−ωs/4、ωs/4]で考えればよい。
したがって、
σ=ωs/4
ωd=2σ/(N−1)=ωs/2(N−1)
となる。
以上からタップ数N(=2M+1)を未知数として、フーリエ展開可能となる。
したがって、ω2<σとして計算すると、次のようになる。
上記ω1=ω2のときの関係は、ω1≠ω2のときの式で、ω2→ω1の極限値として含まれる。
よって、フィルタの周波数応答は、
上述の「(2)基本式」の結果導かれた基本式である。下記式で示すフィルタにおいて、
上式におけるSINC函数[S]ψ(t)
をフルーエンシ函数と呼ばれる下記区分多項式[c]ψ(t)に置き換える。
ここで
t/τ=x、yと置き
すなわち離散間隔「1」に対して、長さ「1」は(ω1+ω2)/ωS倍され、xkはkx={ωS/(ω1+ω2)}t(t=1)毎に離散値を与えることを表し、ykはky={ωS/(ω1−ω2)}t毎に離散間隔を与えることを表している。しかし、xkとykは同一式の中の変数であるため、同一の離散間隔kとする必要がある。
したがって、元の離散間隔「1」を「kx」の離散間隔に変換する。
ここで、xの範囲は[−2、2]であることから、kの最大値、すなわちMは次式で与えられる。
したがって、この式を用いて、タップ数Nは、N=2M+1より、サンプリング周波数ωs、遮断周波数ω1、阻止周波数ω2より決定できる。
以上のことから、C−typeフルーエンシ函数を適用したFIRフィルタの係数Ck及び基本フィルタH0、及び、伝達函数H(z)のフィルタは、下記式で表される。
上記関係で、帯域フィルタ等のフィルタが構成される。
図9に、本実施の形態のフィルタの構成図を示す。
このフィルタは、各フィルタ係数C−M、C−M+1、・・・、CMのN(=2M+1)個の乗算器1(−M)、1(−M+1)、・・・、1(M)と、1サンプル分遅延するN−1(=2M)個の遅延素子2(−M+1)、2(−M+2)、・・・、2(M)と、N−1(=2M)個の加算器3(−M+1)、3(−M+2)、・・・、3(M)と、Mサンプル分遅延する遅延回路4を備える。
図示の回路図は、上述の式で表されたフィルタの構成図を示す例である。このような構成において、各乗算器のフィルタ係数(タップ係数)をCkと設定することで、伝達関数H(z)のフィルタが実施される。
図10に、フィルタ特性図を示す。
このフィルタは、各フィルタ係数C−M、C−M+1、・・・、CMのN(=2M+1)個の乗算器11(−M)、11(−M+1)、・・・、11(M)と、1サンプル分遅延するN−1(=2M)個の遅延素子12(−M+1)、12(−M+2)、・・・、12(M)と、加算器13と、Mサンプル分遅延する遅延回路14を備える。
図示の回路図は、同様に、上述の式で表されたフィルタの他の構成図を示す例である。このような構成においても、同様に、各乗算器のフィルタ係数(タップ係数)をCkと設定することで、伝達関数H(z)のフィルタが実施される。
本発明は、音響技術、映像技術、画像技術、伝送技術、通信技術、アナログデジタル変換・デジタルアナログ変換技術、圧縮・解凍技術、暗号・解読(解凍)技術、フィルタ技術等、様々な技術に適用することができる。
2−0〜2−N 乗算器
3 加算器
11−1〜11−M 遅延素子
12−0〜12−M 乗算器
13 加算器
1(−M)、1(−M+1)、・・・、1(M) 乗算器
2(−M+1)、2(−M+2)、・・・、2(M) 遅延素子
3(−M+1)、3(−M+2)、・・・、3(M) 加算器
4 遅延回路
11(−M)、11(−M+1)、・・・、11(M) 乗算器
12(−M+1)、12(−M+2)、・・・、12(M) 遅延素子
13 加算器
14 遅延回路
Claims (11)
- 入力信号と予め定められた係数とを乗算する第0〜第N−1の乗算器と、
前記第0〜第N−2の乗算器のそれぞれに接続した第0〜第N−2の加算器と、
信号を1サンプル遅延させる第1〜第N−1の遅延素子であって、前記第1〜第N−2の遅延素子は前記第1〜第N−2の加算器の出力を入力し、前記第N−1の遅延素子は前記第N−1の乗算器出力を入力とし、各前記加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1〜第N−1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成とし、
サンプリング周波数ωs、通過域周波数ω1と、阻止周波数ω2とから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0〜第N−1の乗算器のフィルタ係数Ck(k=−M〜M)として構成し、
前記第0〜第N−1の乗算器のフィルタ係数Ckを次式のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタ。
- 前記タイムスケーリング係数は、ωs/(ω1+ω2)で表されることを特徴とする請求項1に記載のフィルタ。
- 前記フルーエンシ標本化函数を区間[−2、2]の有限区間の函数とし、前記フルーエンシ標本化函数の前記標本点における函数の値は、t=−2で0、t=−3/2で−1/16、t=−1/2で9/16、t=0で1、t=1/2で9/16、t=3/2で−1/16、t=2で0 であることを特徴とする請求項4に記載のフィルタ。
- 入力信号をMサンプル遅延する遅延回路と、
前記遅延回路からの出力信号を入力信号とし、入力信号と予め定められた係数とを乗算する第0〜第N−1の乗算器と、
前記第0〜第N−2の乗算器のそれぞれに接続した第0〜第N−2の加算器と、
該第1〜第N−2の加算器の出力を1サンプル遅延させる第1〜第N−2の遅延素子と、前記第N−1の乗算器の出力を1サンプル遅延させる第N−1の遅延素子であって、前記第0〜第N−2の加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1〜第N−1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成とし、
サンプリング周波数ω s 、通過域周波数ω 1 と、阻止周波数ω 2 とから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0〜第N−1の乗算器のフィルタ係数C k (k=−M〜M)として構成し、
前記第0〜第N−1のフィルタ係数を下記式における前記フィルタ係数Ck(k=−M〜M)のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタ。
ここに、
- 入力信号をMサンプル遅延する遅延回路と、
前記遅延回路からの出力信号を入力し、それぞれ順次1サンプルずつ遅延して一連の遅延サンプル値を得るための第1〜第N−1の遅延素子と、
前記遅延回路からの出力信号及び前記第1〜第N−1の遅延素子の各出力信号と予め定められたフィルタ係数とをそれぞれ乗算する第0〜第N−1(ここで、N=2M+1)の乗算器と、
前記第0〜第N−1の乗算器からの出力信号を全て加算する加算器と
を備え、
サンプリング周波数ω s 、通過域周波数ω 1 と、阻止周波数ω 2 とから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0〜第N−1の乗算器のフィルタ係数C k (k=−M〜M)として構成し、
前記第0〜第N−1のフィルタ係数を下記式における前記フィルタ係数Ck(k=−M〜M)のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタ。
- 入力信号と予め定められた係数とを乗算する第0〜第N−1の乗算器と、
前記第0〜第N−2の乗算器のそれぞれに接続した第0〜第N−2の加算器と、
該第1〜第N−2の加算器の出力を1サンプル遅延させる第1〜第N−2の遅延素子と、前記第N−1の乗算器の出力を1サンプル遅延させる第N−1の遅延素子であって、前記第0〜第N−2の加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1〜第N−1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成としたフィルタの構成方法であって、
サンプリング周波数ωs、通過域周波数ω1と、阻止周波数ω2とから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0〜第N−1の乗算器のフィルタ係数Ck(k=−M〜M)として構成し、
前記第0〜第N−1の乗算器のフィルタ係数Ckを次式のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタの構成方法。
- 前記タイムスケーリング係数は、ωs/(ω1+ω2)で表されることを特徴とする請求項8に記載のフィルタの構成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008183043A JP4989575B2 (ja) | 2008-07-14 | 2008-07-14 | フィルタ及びフィルタの構成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008183043A JP4989575B2 (ja) | 2008-07-14 | 2008-07-14 | フィルタ及びフィルタの構成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021959A JP2010021959A (ja) | 2010-01-28 |
JP4989575B2 true JP4989575B2 (ja) | 2012-08-01 |
Family
ID=41706384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008183043A Expired - Fee Related JP4989575B2 (ja) | 2008-07-14 | 2008-07-14 | フィルタ及びフィルタの構成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989575B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6311406B2 (ja) * | 2014-03-31 | 2018-04-18 | アイコム株式会社 | 逆特性フィルタおよびそれを用いる無線受信機 |
-
2008
- 2008-07-14 JP JP2008183043A patent/JP4989575B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010021959A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7529788B2 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
JPWO2006048958A1 (ja) | デジタルフィルタおよびその設計方法、設計装置、デジタルフィルタ設計用プログラム | |
Thyagarajan | Introduction to digital signal processing using MATLAB with application to digital communications | |
JPH0828649B2 (ja) | ディジタルフィルタ | |
US20080012882A1 (en) | Digital Filter and Image Processing Apparatus Using the Same | |
US8949303B2 (en) | Filter | |
JP2010041311A (ja) | フィルタ、フィルタの構成システム及び構成方法 | |
JP4989575B2 (ja) | フィルタ及びフィルタの構成方法 | |
WO2006077795A1 (ja) | サンプリング周波数変換装置 | |
JPWO2004036747A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
JPWO2004102800A1 (ja) | デジタルフィルタおよびその設計方法、設計装置、デジタルフィルタ設計用プログラム | |
US6486813B1 (en) | Oversampling circuit digital/analog converter | |
JP4968850B2 (ja) | フィルタ、フィルタの設計システム及び設計方法及び設計プログラム | |
US6772022B1 (en) | Methods and apparatus for providing sample rate conversion between CD and DAT | |
JPWO2004036746A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
JPH08330957A (ja) | D/a変換装置 | |
JPWO2007102611A1 (ja) | 補間関数生成回路 | |
JP2002366539A (ja) | データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体 | |
JP2010021860A (ja) | 帯域分離フィルタ及び帯域分離方法 | |
US6894966B1 (en) | Interpolation circuit | |
US20020158785A1 (en) | Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period | |
US20050120067A1 (en) | Digital filter designing method, digital filter designing program, digital filter | |
JP4397492B2 (ja) | デジタル−アナログ変換器 | |
US10943330B2 (en) | Image processing filter | |
Sahour et al. | FPGA implementation of Daubeshies polyphase-decimator filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |