JP2010021860A - 帯域分離フィルタ及び帯域分離方法 - Google Patents
帯域分離フィルタ及び帯域分離方法 Download PDFInfo
- Publication number
- JP2010021860A JP2010021860A JP2008181623A JP2008181623A JP2010021860A JP 2010021860 A JP2010021860 A JP 2010021860A JP 2008181623 A JP2008181623 A JP 2008181623A JP 2008181623 A JP2008181623 A JP 2008181623A JP 2010021860 A JP2010021860 A JP 2010021860A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- band
- signal
- band separation
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】 入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域FIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供する。
【解決手段】 帯域分離フィルタには、信号U(t)をサンプリングした信号U(k)が入力され、遅延素子2−1〜2−Nを経て演算部1−1、1−2、・・・、1−Mから、それぞれ帯域1、2、・・・、Mの信号が出力されることで、入力信号に対して帯域を分離して出力するためのフィルタが実現される。ここで、fijは、フルーエンシ標本化函数を用いて定められる。
【選択図】 図9
【解決手段】 帯域分離フィルタには、信号U(t)をサンプリングした信号U(k)が入力され、遅延素子2−1〜2−Nを経て演算部1−1、1−2、・・・、1−Mから、それぞれ帯域1、2、・・・、Mの信号が出力されることで、入力信号に対して帯域を分離して出力するためのフィルタが実現される。ここで、fijは、フルーエンシ標本化函数を用いて定められる。
【選択図】 図9
Description
本発明は、帯域分離フィルタ及び帯域分離方法に係り、特に、信号のノイズ除去及び特定周波数帯の信号のみを通過させる、区分多項式函数によるFIR(Finite Impulse Response:有限インパルス応答)帯域分離フィルタ及び帯域分離方法に関する。
従来技術として、例えば、非特許文献1には、低折返しマルチレベルFIRフィルタのための非最大間引きフィルタバンクの設計と実装について開示されている。
また、非特許文献2には、低折返し雑音で所望周波数特性を実現するフィルタバンクが開示されている。
さらに、非特許文献3には、完全再構成非最大間引きコサイン変調フィルタバンクの一実現法が開示されている。
その他にも、特許文献1には、サンプリングに使用するクロックの周期の1/2単位よりも細かな単位で遅延時間を設定できるようにしたFIRフィルタが開示されている。
また、特許文献2には、実数値を持つ信号に対する最大間引きフィルタバンクと、その特別の場合であるコサイン変調フィルタバンクを効率的に実現することができるフィルタバンク及びフィルタリング方法が開示されている。
また、非特許文献2には、低折返し雑音で所望周波数特性を実現するフィルタバンクが開示されている。
さらに、非特許文献3には、完全再構成非最大間引きコサイン変調フィルタバンクの一実現法が開示されている。
その他にも、特許文献1には、サンプリングに使用するクロックの周期の1/2単位よりも細かな単位で遅延時間を設定できるようにしたFIRフィルタが開示されている。
また、特許文献2には、実数値を持つ信号に対する最大間引きフィルタバンクと、その特別の場合であるコサイン変調フィルタバンクを効率的に実現することができるフィルタバンク及びフィルタリング方法が開示されている。
河野、高沢他 「低折返しマルチレベルFIRフィルタのための非最大間引きフィルタバンクの設計と実装」 計測自動制御学会東北支部 第229回研究集会(2006.6.9) 資料番号 229−8 p1−11
高沢、阿部他 「低折返し雑音で所望周波数特性を実現するフィルタバンク」 計測自動制御学会東北支部 第215回研究集会(2004.5.27) 資料番号 215−7 p1−10
伊丹、渡部他 「完全再構成非最大間引きコサイン変調フィルタバンクの一実現法」 電子情報通信学会論文誌 A Vol.J83−A No.9 pp.1037−1046 2000年9月
特開2006−20191号公報
特開2001−102931号公報
従来技術では、急峻な減衰特性を持つ高性能フィルタを構成する場合、膨大な入力タップ数、遅延回路及び乗算器を必要とし、所定の特性を持つフィルタ出力が安定するまで長大な経過時間を要していた。
さらに、近年、音、映像などのマルチメディアが音響信号圧縮(MP3)や映像信号圧縮(MPEG)等の形式で配信されているが、情報の洪水や、ジャギー等の発生による品質劣化が課題となっている。また、圧縮処理において、周波数領域での帯域分離が行われるが、過大な乗算器や遅延素子が必要となっている。
また、その他にも、従来のREMEZフィルタはSINC函数(無限区間の函数)を基本函数としているため、実際の回路では有限区間に打ち切る必要があるので、ノイズの発生原因となる可能性があることが分かっている。
さらに、近年、音、映像などのマルチメディアが音響信号圧縮(MP3)や映像信号圧縮(MPEG)等の形式で配信されているが、情報の洪水や、ジャギー等の発生による品質劣化が課題となっている。また、圧縮処理において、周波数領域での帯域分離が行われるが、過大な乗算器や遅延素子が必要となっている。
また、その他にも、従来のREMEZフィルタはSINC函数(無限区間の函数)を基本函数としているため、実際の回路では有限区間に打ち切る必要があるので、ノイズの発生原因となる可能性があることが分かっている。
本発明は、以上の点に鑑み、入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域FIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することを目的の一つとする。
本発明はまた、ノイズ除去特性に優れた低コストなFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することを目的の一つとする。
また、本発明は、ジャギー等を発生させない信号処理に適切なFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することを目的の一つとする。
なお、FIRフィルタは、例えば、アンプ等の音響装置、動画、静止画処理のための画像装置、携帯電話等の通信装置、制御装置、コンピュータ、PC等の様々な各種装置に用いることができる。
本発明はまた、ノイズ除去特性に優れた低コストなFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することを目的の一つとする。
また、本発明は、ジャギー等を発生させない信号処理に適切なFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することを目的の一つとする。
なお、FIRフィルタは、例えば、アンプ等の音響装置、動画、静止画処理のための画像装置、携帯電話等の通信装置、制御装置、コンピュータ、PC等の様々な各種装置に用いることができる。
本発明の第1の解決手段によると、
入力信号をそれぞれ順次1サンプルずつ遅延して一連の遅延サンプル値を得るため縦続接続された第1〜第N(Nは2以上の整数)の遅延素子と、
入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数f1k(k=1、2、・・・、N)で乗算するN個の第1の乗算器と、N個の前記第1の乗算器の各出力を加算して、第1の帯域の信号を出力する第1の加算器とを有する、第1の演算部と
入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数f2k(k=1、2、・・・、N)で乗算するN個の第2の乗算器と、N個の前記第2の乗算器の各出力を加算して、第2の帯域の信号を出力する第2の加算器とを有する、第2の演算部と
を備え、
前記第1の乗算器の各フィルタ係数f1k及び前記第2の乗算器の各フィルタ係数f2kを次式で定め、少なくとも2個の周波数帯域に分割する帯域分離フィルタが提供される。
ただし、
iは、第1の乗算器にはi=1、第2の乗算器にはi=2。
k=1、2、・・・、N、
Mは、分割帯域数(ここでは、M=2)。
ψは、フルーエンシ標本化函数。
入力信号をそれぞれ順次1サンプルずつ遅延して一連の遅延サンプル値を得るため縦続接続された第1〜第N(Nは2以上の整数)の遅延素子と、
入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数f1k(k=1、2、・・・、N)で乗算するN個の第1の乗算器と、N個の前記第1の乗算器の各出力を加算して、第1の帯域の信号を出力する第1の加算器とを有する、第1の演算部と
入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数f2k(k=1、2、・・・、N)で乗算するN個の第2の乗算器と、N個の前記第2の乗算器の各出力を加算して、第2の帯域の信号を出力する第2の加算器とを有する、第2の演算部と
を備え、
前記第1の乗算器の各フィルタ係数f1k及び前記第2の乗算器の各フィルタ係数f2kを次式で定め、少なくとも2個の周波数帯域に分割する帯域分離フィルタが提供される。
iは、第1の乗算器にはi=1、第2の乗算器にはi=2。
k=1、2、・・・、N、
Mは、分割帯域数(ここでは、M=2)。
ψは、フルーエンシ標本化函数。
本発明の第2の解決手段によると、
入力信号をそれぞれ順次1サンプルずつ遅延して、第1〜第N(Nは2以上の整数)の遅延出力信号として一連の遅延サンプル値を得て、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数f1k(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第1の帯域の信号を出力し、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数f2k(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第2の帯域の信号を出力し、
前記第1の帯域の前記フィルタ係数f1k及び前記第2の帯域の前記フィルタ係数f2kを次式で定め、少なくとも2個の周波数帯域に分割する帯域分離方法が提供される。
ただし、
iは、第1の帯域にはi=1、第2の帯域にはi=2。
k=1、2、・・・、N、
Mは、分割帯域数(ここでは、M=2)。
ψは、フルーエンシ標本化函数。
入力信号をそれぞれ順次1サンプルずつ遅延して、第1〜第N(Nは2以上の整数)の遅延出力信号として一連の遅延サンプル値を得て、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数f1k(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第1の帯域の信号を出力し、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数f2k(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第2の帯域の信号を出力し、
前記第1の帯域の前記フィルタ係数f1k及び前記第2の帯域の前記フィルタ係数f2kを次式で定め、少なくとも2個の周波数帯域に分割する帯域分離方法が提供される。
iは、第1の帯域にはi=1、第2の帯域にはi=2。
k=1、2、・・・、N、
Mは、分割帯域数(ここでは、M=2)。
ψは、フルーエンシ標本化函数。
本発明によると、入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域FIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することができる。
また、本発明によると、ノイズ除去特性に優れた低コストなFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することができる。
そして、本発明によると、ジャギー等を発生させない信号処理に適切なFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することができる。
また、本発明によると、ノイズ除去特性に優れた低コストなFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することができる。
そして、本発明によると、ジャギー等を発生させない信号処理に適切なFIRフィルタ等の帯域分離フィルタ及び帯域分離方法を提供することができる。
1.非再帰形ディジタルフィルタの伝達函数
まず、本発明及び実施の形態に関連する技術として、非再帰形ディジタルフィルタについて説明する。
一般に非再帰形ディジタルフィルタは、インパルス応答が有限個のパルスで表されるので、有限インパルス応答FIR(Finite Impulse Responce)形とも呼ばれる。
まず、本発明及び実施の形態に関連する技術として、非再帰形ディジタルフィルタについて説明する。
一般に非再帰形ディジタルフィルタは、インパルス応答が有限個のパルスで表されるので、有限インパルス応答FIR(Finite Impulse Responce)形とも呼ばれる。
図1は、非再帰型ディジタルフィルタの構成図である。
このフィルタは、遅延素子1−1〜1−Nと、乗算器2−0〜2−Nと、加算器3を備える。
このフィルタの伝達函数を求めてみると、図より以下の関係式が成立する。
xn:入力
yn:出力
a0〜aN:フィルタ係数(タップ係数)
このフィルタは、遅延素子1−1〜1−Nと、乗算器2−0〜2−Nと、加算器3を備える。
このフィルタの伝達函数を求めてみると、図より以下の関係式が成立する。
yn:出力
a0〜aN:フィルタ係数(タップ係数)
ここで1クロックの各遅延素子1−1〜1−Nの伝達函数をz−1で表すことができる。
このとき、xk−1=z−1xkが成立し、次のように書き改めることが可能である。
Y(z)=a0X(z)+a1z−1X(z)+a2z−2X(z)+・・・+aNz−NX(z)
=(a0+a1z−1+a2z−2+・・・+aNz−N)X(z)
すなわち、
Y(z)=A(z)X(z)
ここで、伝達函数A(z)は、次のように表せる。
A(z)=a0+a1z−1+a2z−2+・・・+aNz−N
以下に、上式の導出についての証明の詳細をz変換で説明する。
[証明]
(∵ p<0 のとき xp=0 より)
このように、非再帰形フィルタの伝達函数は、zの多項式で表すことができる。なお、フィルタ係数akが有界な値をもつ限り、このフィルタは安定に動作し、出力の振幅値が発散するようなことはない。
このとき、xk−1=z−1xkが成立し、次のように書き改めることが可能である。
Y(z)=a0X(z)+a1z−1X(z)+a2z−2X(z)+・・・+aNz−NX(z)
=(a0+a1z−1+a2z−2+・・・+aNz−N)X(z)
すなわち、
Y(z)=A(z)X(z)
ここで、伝達函数A(z)は、次のように表せる。
A(z)=a0+a1z−1+a2z−2+・・・+aNz−N
以下に、上式の導出についての証明の詳細をz変換で説明する。
[証明]
このように、非再帰形フィルタの伝達函数は、zの多項式で表すことができる。なお、フィルタ係数akが有界な値をもつ限り、このフィルタは安定に動作し、出力の振幅値が発散するようなことはない。
図2は、FIRフィルタの構成図を示す。
このフィルタは、遅延素子11−1〜11−Mと、乗算器12−0〜12−Mと、加算器13を備える。
この図は、今、入力信号をu(k)、フィルタ係数をhkで表すとき、M+1個の遅延素子z−1を用いて、上述の関係を示した構成である。
このとき伝達函数は、次式で表される。
ここで、FIRフィルタはインパルス入力に対し、フィルタ係数h0,h1,h2,・・・,hMの値が時間列信号となるインパルス応答波形を出力する。したがって、インパルス応答波形が与えられれば、フィルタ係数が決定されるという特徴がある。
このフィルタは、遅延素子11−1〜11−Mと、乗算器12−0〜12−Mと、加算器13を備える。
この図は、今、入力信号をu(k)、フィルタ係数をhkで表すとき、M+1個の遅延素子z−1を用いて、上述の関係を示した構成である。
このとき伝達函数は、次式で表される。
2.フルーエンシ(Fluency)函数のフィルタへの適用
次に、本発明及び実施の形態に関連する技術として、フルーエンシ函数による基本フィルタについて説明する。
図3に、フルーエンシ函数のひとつであるC−type Fluency DA函数とその周波数特性の図を示す。
上図のように一般に、C−type Fluency DA函数は次式で表され、2次の区分的多項式で表される(ローカルサポート)。
次に、本発明及び実施の形態に関連する技術として、フルーエンシ函数による基本フィルタについて説明する。
図3に、フルーエンシ函数のひとつであるC−type Fluency DA函数とその周波数特性の図を示す。
上図のように一般に、C−type Fluency DA函数は次式で表され、2次の区分的多項式で表される(ローカルサポート)。
図4に、C−type Fluency DA函数のフィルタへの適用についての説明図を示す。
図中●印は、C−type Fluency DA函数の標本点(特異点)を示す。有限台のインパルス応答波形として、図に示すC−type Fluency DA函数と呼ばれる函数ψ(t)が与えられた時、フィルタの遅延時間をサンプリング時間幅の1/2として、●印の縦軸の値akをフィルタ係数(タップ係数)h0,h1,h2,・・・,hMに与えれば、最も低次のインパルス応答波形が再生される。このフィルタ係数akを持つフィルタを基本ローパスフィルタL0とする。
図示 C−type Fluency DA函数ψでは基本ローパスフィルタは次のように表される。
図示の函数は、サンプリング時間間隔hで規格化した区間[−2、2]で、次式で表した例である。
図中●印は、C−type Fluency DA函数の標本点(特異点)を示す。有限台のインパルス応答波形として、図に示すC−type Fluency DA函数と呼ばれる函数ψ(t)が与えられた時、フィルタの遅延時間をサンプリング時間幅の1/2として、●印の縦軸の値akをフィルタ係数(タップ係数)h0,h1,h2,・・・,hMに与えれば、最も低次のインパルス応答波形が再生される。このフィルタ係数akを持つフィルタを基本ローパスフィルタL0とする。
図示 C−type Fluency DA函数ψでは基本ローパスフィルタは次のように表される。
つぎに、図6に、基本ハイパスフィルタの特性図を示す。
一般に上述のローパスフィルタL0が決まれば、次式のようにハイパスフィルタH0が求まる。
bk=(−1)kak:基本ローパスフィルタの各標本点の係数の符号を交互に反転
一般に上述のローパスフィルタL0が決まれば、次式のようにハイパスフィルタH0が求まる。
また、図7に、基本ハイパスフィルタの周波数特性図を示す。
図示のような、周波数特性は次のようになる。
以上のようなFluency DA函数を使う意義は、例えば、ローカルサポートのためフィルタ係数を有限個の範囲で取り扱うことができ、また、偶函数(線形位相)であるため、線形位相を実現することができることである。さらに、最大平坦特性により、通過域におけるリップルの課題を解消できることも挙げられる。
図示のような、周波数特性は次のようになる。
3.コサイン変調方式による帯域分離フィルタ
図8に、インパルス応答概形の図を示す。
インパルス応答が下記区分的多項式で与えられるとする。その時間応答は図示のようになる。
上記インパルス応答に対して、時間軸をM倍にスケーリングすると、周波数軸では1/Mにスケーリングされる(Mは分割帯域数である。Mは、1以上の整数であり、予め定めることができる。)。すなわち
t=k/M
k=−nM,・・・,−1,0,1,2,・・・nM
と置き換えると、tの時間区間[0、1]はM個の点に分割される。上記インパルス応答関数の場合は、区間[−2、2]の有限区間の函数であることから、kは−2M〜2Mの値となる。
図8に、インパルス応答概形の図を示す。
インパルス応答が下記区分的多項式で与えられるとする。その時間応答は図示のようになる。
t=k/M
k=−nM,・・・,−1,0,1,2,・・・nM
と置き換えると、tの時間区間[0、1]はM個の点に分割される。上記インパルス応答関数の場合は、区間[−2、2]の有限区間の函数であることから、kは−2M〜2Mの値となる。
(1)帯域1の信号〜帯域Mの信号のフィルタバンク
次に、上記インパルス応答値をフィルタ係数(タップ係数)とする基準フィルタψ(z)に対して、M分割されたm番目のフィルタは、基準フィルタψ(z)を入力信号をm個遅延させることを意味し、下記式で表すことができる。
ここでN=2Mである。kは基準フィルタのインパルス応答値のサンプリング点位置である。
上式において、mは帯域m番目を示し、kはその帯域のフィルタの係数の番号を示している。
次に、上記インパルス応答値をフィルタ係数(タップ係数)とする基準フィルタψ(z)に対して、M分割されたm番目のフィルタは、基準フィルタψ(z)を入力信号をm個遅延させることを意味し、下記式で表すことができる。
上式において、mは帯域m番目を示し、kはその帯域のフィルタの係数の番号を示している。
したがって、帯域mのフィルタHm(z)は
で表される。
上記関係から、有限区間[−2M,2M]で定義される前記インパルス応答関数ψ(k)を用いて、M個の周波数帯に分割するフィルタバンク(帯域分離フィルタ)が構成される。この構成を図示したのが次の演算回路で表される帯域分離フィルタの構成図となる。
上記関係から、有限区間[−2M,2M]で定義される前記インパルス応答関数ψ(k)を用いて、M個の周波数帯に分割するフィルタバンク(帯域分離フィルタ)が構成される。この構成を図示したのが次の演算回路で表される帯域分離フィルタの構成図となる。
図9に、帯域分離フィルタの構成図を示す。
この帯域分離フィルタは、帯域1〜Mの演算部1−1〜1−Mと、入力信号を1サンプル遅延するための遅延素子2−1〜2−Nとを備える。
演算部1−1は、フィルタ係数f11〜f1Nの各乗算器と、これら乗算器の出力の和をとる加算器Σを有する。演算部1−2、・・・、1−Mも同様に、それぞれ、複数の乗算器(タップ係数f21〜f2N、・・・、fM1〜fMN)と加算器Σを有する。
この帯域分離フィルタは、帯域1〜Mの演算部1−1〜1−Mと、入力信号を1サンプル遅延するための遅延素子2−1〜2−Nとを備える。
演算部1−1は、フィルタ係数f11〜f1Nの各乗算器と、これら乗算器の出力の和をとる加算器Σを有する。演算部1−2、・・・、1−Mも同様に、それぞれ、複数の乗算器(タップ係数f21〜f2N、・・・、fM1〜fMN)と加算器Σを有する。
帯域分離フィルタには、信号U(t)をサンプリングした信号U(k)が入力され、遅延素子2−1〜2−Nを経て演算部1−1、1−2、・・・、1−Mから、それぞれ帯域1、2、・・・、Mの信号が出力される。こうして、入力信号に対して帯域を分離して出力するためのフィルタが実現される。なお、必要に応じて演算部1−1、1−2、・・・、1−Mのうちひとつ又は複数を備えるように構成することができる。また、遅延素子2−1、2−2、・・・、2−Nの数も、適宜定めることができ、それに応じて各演算部内の乗算器の数も適宜定めることができる。
(2)fijの導入またはその式の説明
以下に、上式のfijの導入について説明する。
において、よく知られているディジタルフィルタの設計方法により、z=ejωを代入すると
(例えば、コロナ社、「ディジタル信号処理と基礎理論」)
が成り立つ。このとき、ψ(k)=ψ(N−k−1)であることから、
以下に、上式のfijの導入について説明する。
(例えば、コロナ社、「ディジタル信号処理と基礎理論」)
ii.Nが偶数の場合
が得られる。ここで、周波数はfs/2(fs:サンプリング周波数)を1/Mに分割されたΔfのm倍となることから
ω=2πf=2πmfs/2M=πm/(MTS)
を代入すると、Nが奇数の場合と偶数の場合の式を合成すると、
ここで、周波数として修正離散コサイン変換でよく適用される、mΔfと(m+1)Δfの平均周波数に変更すると、
が得られ、さらに位相項θは、
と表されることから、
を得る。
ω=2πf=2πmfs/2M=πm/(MTS)
を代入すると、Nが奇数の場合と偶数の場合の式を合成すると、
上述には、主に、3次のC−type Fluency関数について説明したが、Fluency関数としてはこれに限らず、区分的m次多項式を用いることができ、また、C−typeに限らずE−type(波形調整パラメータ付き補間関数)等のFluency関数を用いてもよい。
本発明は、音響技術、映像技術、画像技術、伝送技術、通信技術、アナログデジタル変換・デジタルアナログ変換技術、圧縮・解凍技術、暗号・解読(解凍)技術、フィルタ技術等、様々な技術に適用することができる。
本発明は、音響技術、映像技術、画像技術、伝送技術、通信技術、アナログデジタル変換・デジタルアナログ変換技術、圧縮・解凍技術、暗号・解読(解凍)技術、フィルタ技術等、様々な技術に適用することができる。
1−1〜1−N 遅延素子
2−0〜2−N 乗算器
3 加算器
11−1〜11−M 遅延素子
12−0〜12−M 乗算器
13 加算器
2−0〜2−N 乗算器
3 加算器
11−1〜11−M 遅延素子
12−0〜12−M 乗算器
13 加算器
Claims (8)
- 入力信号をそれぞれ順次1サンプルずつ遅延して一連の遅延サンプル値を得るため縦続接続された第1〜第N(Nは2以上の整数)の遅延素子と、
入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数f1k(k=1、2、・・・、N)で乗算するN個の第1の乗算器と、N個の前記第1の乗算器の各出力を加算して、第1の帯域の信号を出力する第1の加算器とを有する、第1の演算部と
入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数f2k(k=1、2、・・・、N)で乗算するN個の第2の乗算器と、N個の前記第2の乗算器の各出力を加算して、第2の帯域の信号を出力する第2の加算器とを有する、第2の演算部と
を備え、
前記第1の乗算器の各フィルタ係数f1k及び前記第2の乗算器の各フィルタ係数f2kを次式で定め、少なくとも2個の周波数帯域に分割する帯域分離フィルタ。
iは、第1の乗算器にはi=1、第2の乗算器にはi=2。
k=1、2、・・・、N、
Mは、分割帯域数(ここでは、M=2)。
ψは、フルーエンシ標本化函数。
- 入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数fik(iは3、・・・、M、 k=1、2、・・・、N)(Mは、予め定められた分割帯域数で、3以上の整数)で乗算するN個の第iの乗算器と、N個の前記第iの乗算器の各出力を加算して、第iの帯域の信号を出力する第iの加算器とを有する第iの演算部を、Mで定められるひとつ又は複数さらに備え、
ひとつ又は複数の前記第iの乗算器の各フィルタ係数fikを前記式で定め、M個の周波数帯域に分割する、請求項1に記載の帯域分離フィルタ。
- 前記インパルス応答に対して、前記2次のC−typeの前記フルーエンシ標本化函数が区間[−2、2]の有限区間の函数とし、次式のように、kを−2M〜2Mの値としたことを特徴とする請求項3に記載の帯域分離フィルタ。
t=k/M
k=−2M,・・・,−1,0,1,2,・・・,2M - 前記インパルス応答又は前記フルーエンシ標本化函数の節点値は、t=−2で0、t=−3/2で−1/16、t=−1/2で9/16、t=0で1、t=1/2で9/16、t=3/2で−1/16、t=2で0・・・・・・・・・であることを特徴とする請求項3又は4に記載の帯域分離フィルタ。
- 入力信号をそれぞれ順次1サンプルずつ遅延して、第1〜第N(Nは2以上の整数)の遅延出力信号として一連の遅延サンプル値を得て、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数f1k(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第1の帯域の信号を出力し、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数f2k(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第2の帯域の信号を出力し、
前記第1の帯域の前記フィルタ係数f1k及び前記第2の帯域の前記フィルタ係数f2kを次式で定め、少なくとも2個の周波数帯域に分割する帯域分離方法。
iは、第1の帯域にはi=1、第2の帯域にはi=2。
k=1、2、・・・、N、
Mは、分割帯域数(ここでは、M=2)。
ψは、フルーエンシ標本化函数。
- 入力信号及び前記第1〜第Nの遅延素子の出力信号をそれぞれフィルタ係数fik(k=1、2、・・・、N)で乗算し、N個の前記乗算した各出力を加算して、第1の帯域の信号を出力し、
入力信号及び前記第1〜第Nの遅延出力信号をそれぞれフィルタ係数fik(iは3、・・・、M、 k=1、2、・・・、N)(Mは、予め定められた分割帯域数で、3以上の整数)で乗算し、N個の前記乗算した各出力を加算して、Mで定められるひとつ又は複数の第iの帯域の信号を出力し、
ひとつ又は複数の前記第iの帯域の各フィルタ係数fikを次式で定め、M個の周波数帯域に分割する、請求項6に記載の帯域分離方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008181623A JP2010021860A (ja) | 2008-07-11 | 2008-07-11 | 帯域分離フィルタ及び帯域分離方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008181623A JP2010021860A (ja) | 2008-07-11 | 2008-07-11 | 帯域分離フィルタ及び帯域分離方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021860A true JP2010021860A (ja) | 2010-01-28 |
Family
ID=41706312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008181623A Pending JP2010021860A (ja) | 2008-07-11 | 2008-07-11 | 帯域分離フィルタ及び帯域分離方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021860A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145377A (ja) * | 1991-11-22 | 1993-06-11 | Nec Corp | 周波数帯域分割フイルタ演算方式 |
JP2000010960A (ja) * | 1998-06-17 | 2000-01-14 | Niigata Seimitsu Kk | データ補間方式 |
WO2004036747A1 (ja) * | 2002-10-21 | 2004-04-29 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
WO2005078925A1 (ja) * | 2004-02-17 | 2005-08-25 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
-
2008
- 2008-07-11 JP JP2008181623A patent/JP2010021860A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145377A (ja) * | 1991-11-22 | 1993-06-11 | Nec Corp | 周波数帯域分割フイルタ演算方式 |
JP2000010960A (ja) * | 1998-06-17 | 2000-01-14 | Niigata Seimitsu Kk | データ補間方式 |
WO2004036747A1 (ja) * | 2002-10-21 | 2004-04-29 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
WO2005078925A1 (ja) * | 2004-02-17 | 2005-08-25 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0695032B1 (en) | Digital-to-digital sample rate converter | |
JPH09200042A (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
US7529788B2 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
JP2010136343A (ja) | サブバンド信号処理 | |
JPH0828649B2 (ja) | ディジタルフィルタ | |
US9954514B2 (en) | Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier | |
JP4449007B2 (ja) | サンプリング周波数変換装置 | |
Wang et al. | Time domain performance of decimation filter architectures for high resolution sigma delta analogue to digital conversion | |
US20110153704A1 (en) | Filter | |
George et al. | Continuously variable bandwidth sharp FIR filters with low complexity | |
JP2010041311A (ja) | フィルタ、フィルタの構成システム及び構成方法 | |
JP4989575B2 (ja) | フィルタ及びフィルタの構成方法 | |
Mayilavelane et al. | A Fast FIR filtering technique for multirate filters | |
JP2010021860A (ja) | 帯域分離フィルタ及び帯域分離方法 | |
US6772022B1 (en) | Methods and apparatus for providing sample rate conversion between CD and DAT | |
JP4968850B2 (ja) | フィルタ、フィルタの設計システム及び設計方法及び設計プログラム | |
US7242326B1 (en) | Sample rate conversion combined with filter | |
JPWO2004036746A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
JPWO2007102611A1 (ja) | 補間関数生成回路 | |
EP1570574B1 (en) | Multirate filter and a display system and a mobile telephone comprising said multirate filter | |
US8937991B2 (en) | FIR filter using unclocked delay elements | |
EP1195691A1 (en) | Interpolation circuit | |
US10943330B2 (en) | Image processing filter | |
Sahour et al. | FPGA implementation of Daubeshies polyphase-decimator filter | |
Marković et al. | FPGA realization of Farrow structure for sampling rate change |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20110809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20120904 Free format text: JAPANESE INTERMEDIATE CODE: A02 |