JPH0828649B2 - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JPH0828649B2 JPH0828649B2 JP1037486A JP3748689A JPH0828649B2 JP H0828649 B2 JPH0828649 B2 JP H0828649B2 JP 1037486 A JP1037486 A JP 1037486A JP 3748689 A JP3748689 A JP 3748689A JP H0828649 B2 JPH0828649 B2 JP H0828649B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- tap
- filter
- digital filter
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタップ係数の統合により動作速度の高速化と
回路規模の小型化を図ったディジタルフィルタに関す
る。
回路規模の小型化を図ったディジタルフィルタに関す
る。
ディジタル無線通信においては、変調器，復調器にそ
れぞれ周波整形用の低域通過フィルタ（LPF）が必要と
なるが、従来、このLPFには、コイルとコンデンサを組
み合せたLCフィルタが用いられてきた。しかし、近年デ
ィジタル信号処理技術の進歩により、時間軸上でディジ
タル的にフィルタリングを行うディジタルフィルタが実
用化され始めた。
れぞれ周波整形用の低域通過フィルタ（LPF）が必要と
なるが、従来、このLPFには、コイルとコンデンサを組
み合せたLCフィルタが用いられてきた。しかし、近年デ
ィジタル信号処理技術の進歩により、時間軸上でディジ
タル的にフィルタリングを行うディジタルフィルタが実
用化され始めた。
ディジタルフィルタには、IIR（Infinite Impulse Re
sponse）型と、FIR（Finite Impulse Response）型があ
るが、ディジタル無線通信用LPFとしては、直線位相の
実現できるFIR型が用いられる。FIR型ディジタルフィル
タを用いることにより、LCフィルタでは困難であった低
ロールオフ率での振幅特性及び遅延特性が無調整で実現
可能となった。
sponse）型と、FIR（Finite Impulse Response）型があ
るが、ディジタル無線通信用LPFとしては、直線位相の
実現できるFIR型が用いられる。FIR型ディジタルフィル
タを用いることにより、LCフィルタでは困難であった低
ロールオフ率での振幅特性及び遅延特性が無調整で実現
可能となった。
ディジタルフィルタでは、標本化定理により、サンプ
リング周波数をシンボルレートfsの２倍以上にする必要
があるため一般にフィルタの構成要素であるシフトレジ
スタ，乗算器，加算器等を、周波数2nfs（ｎ１）のク
ロックで駆動している。ｎは大きい程、フィルタ出力の
高調波を阻止するのが容易になるが、回路の動作速度の
限界があるため、ディジタル無線通信用のディジタルフ
ィルタでは2fsのサンプリング周波数が使われる。これ
をダブルオーバーサンプリングという。従来のディジタ
ルフィルタは回路全体をこの1/2fsの速度で動作させて
いた。
リング周波数をシンボルレートfsの２倍以上にする必要
があるため一般にフィルタの構成要素であるシフトレジ
スタ，乗算器，加算器等を、周波数2nfs（ｎ１）のク
ロックで駆動している。ｎは大きい程、フィルタ出力の
高調波を阻止するのが容易になるが、回路の動作速度の
限界があるため、ディジタル無線通信用のディジタルフ
ィルタでは2fsのサンプリング周波数が使われる。これ
をダブルオーバーサンプリングという。従来のディジタ
ルフィルタは回路全体をこの1/2fsの速度で動作させて
いた。
上述したように、従来のディジタルフィルタは、フィ
ルタ全体を周波数2fsのクロックで動かしているため、
信号のシンボルレートfsは回路の最高動作周波数の1/2
以下に抑えられて、高速化ができない。
ルタ全体を周波数2fsのクロックで動かしているため、
信号のシンボルレートfsは回路の最高動作周波数の1/2
以下に抑えられて、高速化ができない。
これに対して、周波数fsで位相がπずれたクロックで
２つのフィルタ回路を並列に動作させ、等価的に2fsの
クロックで動作させているかのようにみせる方法が考え
られるが、この方法では、回路規模が元の２倍になって
しまうという欠点がある。本発明の目的は、動作速度を
高速化し、又、回路規模の小型化を図ったディジタルフ
ィルタを提供することにある。
２つのフィルタ回路を並列に動作させ、等価的に2fsの
クロックで動作させているかのようにみせる方法が考え
られるが、この方法では、回路規模が元の２倍になって
しまうという欠点がある。本発明の目的は、動作速度を
高速化し、又、回路規模の小型化を図ったディジタルフ
ィルタを提供することにある。
本発明のディジタルフィルタは、 ディジタル通信装置のタップ数2n＋１（ｎ2,n:整
数）のディジタルフィルタにおいて、 前記2n＋１のｍ（自然数）ビットのタップ係数Ci（2n
＋１ｉ１）を隣り合うタップ係数ごと加えてｎ＋１
に統合したｍビットのタップ係数di（ｎ＋１ｉ１）
と、ｌ（ｌ１）ビットフィルタ入力データ信号との積
をとるｎ＋１の乗算器と、 前記乗算器出力を第１タップ出力から前記フィルタ入
力データ信号の単位時間1/fs（fsシンボルレート）ずつ
遅延させ次のタップ出力と加算していく第１の手段と、 前記乗算器出力を第ｎ＋１タップ出力から前記フィル
タ入力データ信号の前記単位時間1/fsずつ遅延させ手前
のタップ出力と加算していく第２の手段と、 前記第１及び第２の手段からの出力をシンボルレート
fsの２倍の周期1/2fsによって選択出力する手段と を備えている。
数）のディジタルフィルタにおいて、 前記2n＋１のｍ（自然数）ビットのタップ係数Ci（2n
＋１ｉ１）を隣り合うタップ係数ごと加えてｎ＋１
に統合したｍビットのタップ係数di（ｎ＋１ｉ１）
と、ｌ（ｌ１）ビットフィルタ入力データ信号との積
をとるｎ＋１の乗算器と、 前記乗算器出力を第１タップ出力から前記フィルタ入
力データ信号の単位時間1/fs（fsシンボルレート）ずつ
遅延させ次のタップ出力と加算していく第１の手段と、 前記乗算器出力を第ｎ＋１タップ出力から前記フィル
タ入力データ信号の前記単位時間1/fsずつ遅延させ手前
のタップ出力と加算していく第２の手段と、 前記第１及び第２の手段からの出力をシンボルレート
fsの２倍の周期1/2fsによって選択出力する手段と を備えている。
次に、本発明について図面を参照して説明する。第１
図は、本発明の一実施例として、５タップ１ビット入力
の場合のダブルオーバーサンプリングFIR型ディジタル
フィルタのブロック図を示したものである。
図は、本発明の一実施例として、５タップ１ビット入力
の場合のダブルオーバーサンプリングFIR型ディジタル
フィルタのブロック図を示したものである。
第１図のディジタルフィルタは、乗算器1,2,3、シフ
トレジスタ4,5,6,7、加算器8,9,10,11、選択回路12より
構成されている。
トレジスタ4,5,6,7、加算器8,9,10,11、選択回路12より
構成されている。
次に、このディジタルフィルタの動作について説明す
る。
る。
先ず、端子10から入力された２値データ信号101は、
乗算器1,2,3において各タップ係数104,105,106との積が
とられる。そして各乗算器出力107,108,109は、シフト
レジスタ4,5と加算器8,9より成る回路22と、シフトレジ
スタ6,7と加算器10,11より成る回路23に入力され、その
各々の回路22,23の出力信号111,112は、選択回路12にお
いて、端子20より入力された周波数がシンボルレートfs
と等しいクロック信号102により選択され、ディジタル
フィルタ出力信号103として、端子30に出力される。
乗算器1,2,3において各タップ係数104,105,106との積が
とられる。そして各乗算器出力107,108,109は、シフト
レジスタ4,5と加算器8,9より成る回路22と、シフトレジ
スタ6,7と加算器10,11より成る回路23に入力され、その
各々の回路22,23の出力信号111,112は、選択回路12にお
いて、端子20より入力された周波数がシンボルレートfs
と等しいクロック信号102により選択され、ディジタル
フィルタ出力信号103として、端子30に出力される。
第１図の回路22,23の動作を詳しく説明するためにま
ず、第３図の従来のダブルオーバーサンプリングFIR型
ディジタルフィルタの動作について説明する。
ず、第３図の従来のダブルオーバーサンプリングFIR型
ディジタルフィルタの動作について説明する。
第３図において、端子50から入力された２値データ信
号301は、シフトレジスタ36,37,38,39を通って、1/2fs
ずつ遅延され、乗算器31,32,33,34,35で各タップ係数30
4,305,306,307,308と掛け合わされる。加算器41で各乗
算器出力の総和をとり、これがディジタルフィルタ出力
信号303として端子60より出力される。ここで、第３図
の各回路は端子40から入力される周波数2fsのクロック
により動いている。
号301は、シフトレジスタ36,37,38,39を通って、1/2fs
ずつ遅延され、乗算器31,32,33,34,35で各タップ係数30
4,305,306,307,308と掛け合わされる。加算器41で各乗
算器出力の総和をとり、これがディジタルフィルタ出力
信号303として端子60より出力される。ここで、第３図
の各回路は端子40から入力される周波数2fsのクロック
により動いている。
更に第３図の従来のディジタルフィルタの動作を第４
図を用いて説明する。時刻t1において、２値入力データ
信号a1〜a6と、フィルタの各タップC1〜C5との時間関係
が、第４図（A1）のようになっているとすると、周波数
2fsのクロックでの１単位時間後の時刻t2におけるデー
タ信号と、各タップの時間関係は、第４図（A2）のよう
になり、以下時刻t3,t4,t5の時間関係は第４図（A3），
（A4），（A5）のようになる。フィルタ出力は、第４図
（ｂ）のように各時刻のタップ係数とデータ信号の積和
biとなる。第４図（ａ）から送信側のフィルタ出力に
は、２つの種類しかないことがわかる。即ち、１つはC5
とC4,C3とC2が１つの同じデータ信号に対応しているも
のであり、他の１つはC4とC3,C2とC1が１つの同じデー
タ信号に対応しているものである。２つのタップ係数が
１つの同じデータに対応しているので、始めから２つの
タップ係数を足して１つにしておけば、乗算の数を減ら
すことができる。C5とC4を足したものをd1、C3とC2を足
したものをd2、C1をd3とすると、ロールオフフィルタと
して用いる場合のタップ係数の対称性より、C5はC1と、
C4はC2とそれぞれ等しいので、d1はC1とC2を足したも
の、d2はC3とC4を足したもの、d3はC5であると言うこと
もできる。そこで、新しい係数diと入力データ信号amの
関係で、出力信号blを表すと、blは、時間的に先のデー
タ信号から順にｄ1,2,3に対応するものと、逆に時間的
に、後のデータ信号から順にｄ1,2,3に対応しているも
のが交互に表れることがわかる。つまり、５タップの送
信側ロールオフフィルタの場合、３種類の乗算器と各乗
算器の出力をデータの入力側から加算していく回路と、
出力側から加算していく回路と、この２つの回路の２系
列の出力を1/2fsの周期で切替える選択回路があれば、
ダブルオーバーサンプリングのディジタルフィルタを構
成できることになる。さらに、乗算器は、タップ係数の
異る３種類のものが１つずつあれば、各乗算器出力を２
系列の加算回路に並列に供給できるので、同じものを複
数個もつ必要はない。また、出力信号の選択回路の出力
段以外の回路の動作速度はすべて1/fsとなっている。
図を用いて説明する。時刻t1において、２値入力データ
信号a1〜a6と、フィルタの各タップC1〜C5との時間関係
が、第４図（A1）のようになっているとすると、周波数
2fsのクロックでの１単位時間後の時刻t2におけるデー
タ信号と、各タップの時間関係は、第４図（A2）のよう
になり、以下時刻t3,t4,t5の時間関係は第４図（A3），
（A4），（A5）のようになる。フィルタ出力は、第４図
（ｂ）のように各時刻のタップ係数とデータ信号の積和
biとなる。第４図（ａ）から送信側のフィルタ出力に
は、２つの種類しかないことがわかる。即ち、１つはC5
とC4,C3とC2が１つの同じデータ信号に対応しているも
のであり、他の１つはC4とC3,C2とC1が１つの同じデー
タ信号に対応しているものである。２つのタップ係数が
１つの同じデータに対応しているので、始めから２つの
タップ係数を足して１つにしておけば、乗算の数を減ら
すことができる。C5とC4を足したものをd1、C3とC2を足
したものをd2、C1をd3とすると、ロールオフフィルタと
して用いる場合のタップ係数の対称性より、C5はC1と、
C4はC2とそれぞれ等しいので、d1はC1とC2を足したも
の、d2はC3とC4を足したもの、d3はC5であると言うこと
もできる。そこで、新しい係数diと入力データ信号amの
関係で、出力信号blを表すと、blは、時間的に先のデー
タ信号から順にｄ1,2,3に対応するものと、逆に時間的
に、後のデータ信号から順にｄ1,2,3に対応しているも
のが交互に表れることがわかる。つまり、５タップの送
信側ロールオフフィルタの場合、３種類の乗算器と各乗
算器の出力をデータの入力側から加算していく回路と、
出力側から加算していく回路と、この２つの回路の２系
列の出力を1/2fsの周期で切替える選択回路があれば、
ダブルオーバーサンプリングのディジタルフィルタを構
成できることになる。さらに、乗算器は、タップ係数の
異る３種類のものが１つずつあれば、各乗算器出力を２
系列の加算回路に並列に供給できるので、同じものを複
数個もつ必要はない。また、出力信号の選択回路の出力
段以外の回路の動作速度はすべて1/fsとなっている。
以上の構成を示したのが第１図のディジタルフィルタ
である。タップ係数d1,d2,d3は、それぞれ第３図のC5と
C4を足したもの、C3とC2を足したもの、C1になってい
る。第２図に示すように、係数d1,d2,d3に対し、シフト
レジスタ4,5と加算器8,9からなる回路22の出力信号111
は、時間的に前のデータから順に対応し、シフトレジス
タ6,7と加算器10,11からなる回路23の出力信号112は、
時間的に後のデータから順に対応する。選択回路12にお
いて、周波数fsであるクロック信号102により、信号111
と112を選択して信号103とすれば、これは第４図（ｂ）
に示す従来のフィルタと全く同じ出力となっている。
である。タップ係数d1,d2,d3は、それぞれ第３図のC5と
C4を足したもの、C3とC2を足したもの、C1になってい
る。第２図に示すように、係数d1,d2,d3に対し、シフト
レジスタ4,5と加算器8,9からなる回路22の出力信号111
は、時間的に前のデータから順に対応し、シフトレジス
タ6,7と加算器10,11からなる回路23の出力信号112は、
時間的に後のデータから順に対応する。選択回路12にお
いて、周波数fsであるクロック信号102により、信号111
と112を選択して信号103とすれば、これは第４図（ｂ）
に示す従来のフィルタと全く同じ出力となっている。
以上５タップ１ビット入力の場合について説明した
が、同様にして本発明は、タップ2n＋１（ｎ２）の場
合について適用できることは明らかである。また、入力
信号のビット数は、使用する変調方式によるが、多ビッ
トの場合でも、全く同様に本発明を適用できる。
が、同様にして本発明は、タップ2n＋１（ｎ２）の場
合について適用できることは明らかである。また、入力
信号のビット数は、使用する変調方式によるが、多ビッ
トの場合でも、全く同様に本発明を適用できる。
以上説明したように、本発明は、送信側のダブルオー
バーサンプリングの性質と、ロールオフフィルタのタッ
プ係数の対称性を利用することにより、次のような効果
がある。
バーサンプリングの性質と、ロールオフフィルタのタッ
プ係数の対称性を利用することにより、次のような効果
がある。
1.従来、乗算器はタップ数だけ必要で、並列処理をした
場合はさらにその２倍必要であったものが、本発明で
は、2n＋１タップでｎ＋１コであればよく、大幅に削減
される。シフトレジスタ，加算器も従来の並列処理をし
ない方式と同数、並列処理型の半分であるため、回路規
模を小さくできる。
場合はさらにその２倍必要であったものが、本発明で
は、2n＋１タップでｎ＋１コであればよく、大幅に削減
される。シフトレジスタ，加算器も従来の並列処理をし
ない方式と同数、並列処理型の半分であるため、回路規
模を小さくできる。
2.本発明の回路は、最終の選択回路の出力段以外は、す
べてシンボルレートfsと同じ周波数で動作しているの
で、従来のものより高速化が図れる。
べてシンボルレートfsと同じ周波数で動作しているの
で、従来のものより高速化が図れる。
第１図は本発明のディジタルフィルタの一実施例のブロ
ック図、第２図は第１図の選択回路12の入出力信号のタ
イムチャート、第３図は従来のディジタルフィルタの一
実施例のブロック図、第４図は第３図のディジタルフィ
ルタの入出力信号のタイムチャートである。 10……データ信号入力端子、20……クロック信号入力端
子、21……フィルタ出力端子、1,2,3……乗算器、4,5,
6,7……シフトレジスタ、8,9,10,11……加算器、12……
選択回路、101……入力データ信号、102……クロック信
号、103……フィルタ出力信号、104,105,106……タップ
係数、111……第１出力信号、112……第２出力信号。
ック図、第２図は第１図の選択回路12の入出力信号のタ
イムチャート、第３図は従来のディジタルフィルタの一
実施例のブロック図、第４図は第３図のディジタルフィ
ルタの入出力信号のタイムチャートである。 10……データ信号入力端子、20……クロック信号入力端
子、21……フィルタ出力端子、1,2,3……乗算器、4,5,
6,7……シフトレジスタ、8,9,10,11……加算器、12……
選択回路、101……入力データ信号、102……クロック信
号、103……フィルタ出力信号、104,105,106……タップ
係数、111……第１出力信号、112……第２出力信号。
Claims (1)
- 【請求項１】ディジタル通信装置のタップ数2n＋１（ｎ
2,n:整数）のディジタルフィルタにおいて、 前記2n＋１のｍ（自然数）ビットのタップ係数Ci（2n＋
１ｉ１）を隣り合うタップ係数ごと加えてｎ＋１に
統合したｍビットのタップ係数di（ｎ＋１ｉ１）
と、ｌ（ｌ１）ビットフィルタ入力データ信号との積
をとるｎ＋１の乗算器と、 前記乗算器出力を第１タップ出力から前記フィルタ入力
データ信号の単位時間1/fs（fsシンボルレート）ずつ遅
延させ次のタップ出力と加算していく第１の手段と、 前記乗算器出力を第ｎ＋１タップ出力から前記フィルタ
入力データ信号の前記単位時間1/fsずつ遅延させ手前の
タップ出力と加算していく第２の手段と、 前記第１及び第２の手段からの出力をシンボルレートfs
の２倍の周期1/2fsによって選択出力する手段と を備えたことを特徴とするディジタルフィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037486A JPH0828649B2 (ja) | 1989-02-16 | 1989-02-16 | ディジタルフィルタ |
| DE69012164T DE69012164T2 (de) | 1989-02-16 | 1990-02-15 | Digitaler Fir-Filter für Hochgeschwindigkeits-Kommunikationssysteme. |
| EP90102963A EP0383326B1 (en) | 1989-02-16 | 1990-02-15 | Fir digital filter for high-speed communications systems |
| US07/480,998 US5031133A (en) | 1989-02-16 | 1990-02-16 | FIR digital filter for high-speed communications systems |
| AU49896/90A AU624682B2 (en) | 1989-02-16 | 1990-02-16 | Fir digital filter for high-speed communications systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037486A JPH0828649B2 (ja) | 1989-02-16 | 1989-02-16 | ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02216907A JPH02216907A (ja) | 1990-08-29 |
| JPH0828649B2 true JPH0828649B2 (ja) | 1996-03-21 |
Family
ID=12498851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1037486A Expired - Lifetime JPH0828649B2 (ja) | 1989-02-16 | 1989-02-16 | ディジタルフィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5031133A (ja) |
| EP (1) | EP0383326B1 (ja) |
| JP (1) | JPH0828649B2 (ja) |
| AU (1) | AU624682B2 (ja) |
| DE (1) | DE69012164T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693951B1 (en) * | 1990-06-25 | 2004-02-17 | Qualcomm Incorporated | System and method for generating signal waveforms in a CDMA cellular telephone system |
| US5659569A (en) * | 1990-06-25 | 1997-08-19 | Qualcomm Incorporated | Data burst randomizer |
| JP2880580B2 (ja) * | 1991-03-22 | 1999-04-12 | シャープ株式会社 | 非巡回型デジタルフィルター回路 |
| JP3357956B2 (ja) * | 1992-08-06 | 2002-12-16 | 日本電気エンジニアリング株式会社 | 判定帰還形等化器 |
| US5561616A (en) * | 1992-08-13 | 1996-10-01 | Tektronix, Inc. | Fir filter based upon squaring |
| FI96256C (fi) * | 1993-04-05 | 1996-05-27 | Tapio Antero Saramaeki | Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi |
| JP2885121B2 (ja) * | 1995-03-06 | 1999-04-19 | 日本電気株式会社 | ディジタルフィルタ |
| US5923888A (en) * | 1997-12-15 | 1999-07-13 | Benschop; Nico Frits | Multiplier for the multiplication of at least two figures in an original format |
| EP0935342A3 (en) * | 1998-01-15 | 2001-05-16 | Texas Instruments Incorporated | Improvements in or relating to filters |
| US6304591B1 (en) * | 1998-07-10 | 2001-10-16 | Aloha Networks, Inc. | Match filter architecture based upon parallel I/O |
| DE69925628T2 (de) * | 1998-11-09 | 2006-04-27 | Broadcom Corp., Irvine | Fir-filterstruktur mit geringer latenzzeit, zur andwendung bei gigabit-ethernet |
| FR2785747B1 (fr) * | 1998-11-09 | 2004-02-13 | Commissariat Energie Atomique | Filtre numerique a architecture parallele et recepteur de signaux a etalement de spectre utilisant un tel filtre |
| US6233593B1 (en) * | 1998-11-18 | 2001-05-15 | Tektronix, Inc. | Fir filter based upon squaring |
| KR100545609B1 (ko) * | 1998-12-30 | 2006-04-21 | 유티스타콤코리아 유한회사 | 통신 시스템의 변조기내 유한 임펄스 응답 필터 |
| WO2001026316A1 (fr) | 1999-10-04 | 2001-04-12 | Nec Corporation | Demodulateur utilise pour traiter un signal numerique |
| JP3899966B2 (ja) | 2002-03-14 | 2007-03-28 | 松下電器産業株式会社 | ディジタル信号受信装置 |
| US7277479B2 (en) * | 2003-03-02 | 2007-10-02 | Mediatek Inc. | Reconfigurable fir filter |
| US7606322B2 (en) * | 2004-10-07 | 2009-10-20 | Microelectronics Technology Inc. | Digital pre-distortion technique using nonlinear filters |
| WO2006044607A1 (en) * | 2004-10-13 | 2006-04-27 | Analog Devices, Inc. | Filters for communication systems |
| WO2012004392A1 (en) | 2010-07-08 | 2012-01-12 | Dsm Ip Assets B.V. | Ballistic resistant article |
| EP2608401B1 (fr) | 2011-12-21 | 2019-03-27 | EM Microelectronic-Marin SA | Circuit de transmission de signaux RF ASK avec adaptation des flancs des signaux de données |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7905577A (nl) * | 1979-07-18 | 1981-01-20 | Philips Nv | Inrichting met een niet-recursieffilter. |
| US4691292A (en) * | 1983-04-13 | 1987-09-01 | Rca Corporation | System for digital multiband filtering |
| US4777612A (en) * | 1983-10-05 | 1988-10-11 | Nec Corporation | Digital signal processing apparatus having a digital filter |
| DE3345284A1 (de) * | 1983-12-14 | 1985-06-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur digitalsignalverarbeitung nach art eines vorzugsweise adaptiven transversalfilters |
| US4615026A (en) * | 1984-01-20 | 1986-09-30 | Rca Corporation | Digital FIR filters with enhanced tap weight resolution |
| GB2153618B (en) * | 1984-02-01 | 1987-07-22 | British Broadcasting Corp | Processing of periodic signals |
| JPS61113314A (ja) * | 1984-11-08 | 1986-05-31 | Nec Corp | サンプル値間引きデイジタルフイルタ− |
| JPS6236912A (ja) * | 1985-08-12 | 1987-02-17 | Hitachi Ltd | 非巡回形デイジタルフイルタ |
| GB2181008B (en) * | 1985-09-25 | 1989-09-20 | Sony Corp | Infinite impulse response filters |
| GB2181318B (en) * | 1985-10-04 | 1989-12-28 | Sony Corp | Two-dimensional finite impulse response filters |
-
1989
- 1989-02-16 JP JP1037486A patent/JPH0828649B2/ja not_active Expired - Lifetime
-
1990
- 1990-02-15 EP EP90102963A patent/EP0383326B1/en not_active Expired - Lifetime
- 1990-02-15 DE DE69012164T patent/DE69012164T2/de not_active Expired - Lifetime
- 1990-02-16 AU AU49896/90A patent/AU624682B2/en not_active Expired
- 1990-02-16 US US07/480,998 patent/US5031133A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69012164D1 (de) | 1994-10-13 |
| AU4989690A (en) | 1990-08-23 |
| US5031133A (en) | 1991-07-09 |
| JPH02216907A (ja) | 1990-08-29 |
| DE69012164T2 (de) | 1995-02-02 |
| AU624682B2 (en) | 1992-06-18 |
| EP0383326A2 (en) | 1990-08-22 |
| EP0383326B1 (en) | 1994-09-07 |
| EP0383326A3 (en) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| EP0695032B1 (en) | Digital-to-digital sample rate converter | |
| CN1925323B (zh) | 采样率转换方法及其电路 | |
| US5831879A (en) | Digital transmit filter | |
| EP0458385B1 (en) | Wholly digital process for the generation of multi-level modulation signals | |
| JPH09200042A (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
| US20050171989A1 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| GB2303009A (en) | Finite impulse response filter | |
| JP2510490B2 (ja) | デイジタル変調器 | |
| JP2000504544A (ja) | 浮動小数点デジタルトランスバーサルフィルタ | |
| JP2540460B2 (ja) | サンプリング速度変更およびフィルタリング回路 | |
| JP2002158561A (ja) | Ｆｉｒフィルタ及びそのデータ処理方法 | |
| KR19990013503A (ko) | 데이터 속도 저감 장치 | |
| KR100454483B1 (ko) | 아이/큐 복조장치 및 그의 아이/큐 신호생성방법 | |
| KR20050013180A (ko) | 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터 | |
| JP2929807B2 (ja) | ディジタルフィルタ | |
| US6625628B1 (en) | Method and apparatus for digital filter | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| JP2002368582A (ja) | インターポーレータ | |
| JP3097599B2 (ja) | ディジタルフィルタ | |
| CN115085693B (zh) | 一种多通道多相内插处理架构 | |
| Babic et al. | Decimation by non-integer factor in multistandard radio receivers | |
| JP3827207B2 (ja) | ディジタルフィルタおよび情報通信機器 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JP2628506B2 (ja) | ディジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080321 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |