JP2002368582A - インターポーレータ - Google Patents
インターポーレータInfo
- Publication number
- JP2002368582A JP2002368582A JP2002070737A JP2002070737A JP2002368582A JP 2002368582 A JP2002368582 A JP 2002368582A JP 2002070737 A JP2002070737 A JP 2002070737A JP 2002070737 A JP2002070737 A JP 2002070737A JP 2002368582 A JP2002368582 A JP 2002368582A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- signal sequence
- input
- series
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【課題】メモリ・コストを安くして、高度の補間精度を
得ることは困難であった。今回、上記２項を両立させる
ことを目的とした。 【解決手段】インターポーレータがハーフ・バンド・フ
ィルタ、第１の多相フィルタ、第２の多相フィルタ及び
線形補間フィルタ６を含んでいる。多相フィルタ５は、
それぞれ、コントロール信号（Ｓ）によって指定される
補間時点（Δｔ／Ｔｒ１）の前及び後において補間を行
う。
得ることは困難であった。今回、上記２項を両立させる
ことを目的とした。 【解決手段】インターポーレータがハーフ・バンド・フ
ィルタ、第１の多相フィルタ、第２の多相フィルタ及び
線形補間フィルタ６を含んでいる。多相フィルタ５は、
それぞれ、コントロール信号（Ｓ）によって指定される
補間時点（Δｔ／Ｔｒ１）の前及び後において補間を行
う。
Description
【０００１】
【発明の属する技術分野】本出願は、２００１年３月１
４日に出願されたドイツ特許出願第１０１ １２２７
５．６号に対する優先権を主張するものであり、当該出
願の全内容は、参照を通じてこれに採り入れられてい
る。
４日に出願されたドイツ特許出願第１０１ １２２７
５．６号に対する優先権を主張するものであり、当該出
願の全内容は、参照を通じてこれに採り入れられてい
る。
【０００２】本発明は、補間時点の微調整が可能なイン
ターポーレータに関する。例えば、その種のインターポ
ーレータは、リサンプラにおいて使用されている。
ターポーレータに関する。例えば、その種のインターポ
ーレータは、リサンプラにおいて使用されている。
【０００３】
【従来の技術】該当するインターポーレータを備えたリ
サンプラが、ヨーロッパ特許公報第０６６５ ５４６
Ａ２号に開示されている。それにおいては、インターポ
ーレータが、対応する係数メモリを伴う２つのＦＩＲフ
ィルタを含む。周知のインターポーレータにおける欠点
は、１ステージの中だけで設計されていることである。
高い精度が要求される場合には、インターポーレータの
位相ステップ・サイズが比較的小さくなければならず、
その結果、係数メモリ内に比較的多数の係数を記憶（ｓ
ｔｏｒｅ）、即ち、各位相ステップ・サイズに関する係
数の完全なセットを記憶しなければならない。これによ
ってメモリに係るコストが高くなり、リサンプラのモノ
リシック集積化が行われる場合には、係数メモリのため
のチップ・エリアが大きくなるという結果がもたらされ
る。更に、メモリ・アクセス時間が比較的長く、その結
果として処理速度が遅くなる。
サンプラが、ヨーロッパ特許公報第０６６５ ５４６
Ａ２号に開示されている。それにおいては、インターポ
ーレータが、対応する係数メモリを伴う２つのＦＩＲフ
ィルタを含む。周知のインターポーレータにおける欠点
は、１ステージの中だけで設計されていることである。
高い精度が要求される場合には、インターポーレータの
位相ステップ・サイズが比較的小さくなければならず、
その結果、係数メモリ内に比較的多数の係数を記憶（ｓ
ｔｏｒｅ）、即ち、各位相ステップ・サイズに関する係
数の完全なセットを記憶しなければならない。これによ
ってメモリに係るコストが高くなり、リサンプラのモノ
リシック集積化が行われる場合には、係数メモリのため
のチップ・エリアが大きくなるという結果がもたらされ
る。更に、メモリ・アクセス時間が比較的長く、その結
果として処理速度が遅くなる。
【０００４】
【発明が解決しようとする課題】本発明は、メモリ・コ
ストを比較的低く抑えつつ、高い補間精度を実現するこ
とができるインターポーレータ及び補間方法を明細に記
すという目的を基礎としている。
ストを比較的低く抑えつつ、高い補間精度を実現するこ
とができるインターポーレータ及び補間方法を明細に記
すという目的を基礎としている。
【０００５】
【課題を解決するための手段】本発明のこの目的及びそ
の他の目的は、インターポーレータに関しては特許請求
の範囲の請求項１の特徴、即ち、入力信号シーケンスの
各サンプリング周期の中央において前記入力信号シーケ
ンスの補間を行い、それにより中間信号シーケンスを生
成する第１のハーフ・バンド・フィルタ、前記コントロ
ール信号によって指定される前記補間時点の前の時点
で、可能性のある補間時点のあらかじめ決定されたパタ
ーン内にある時点において前記中間信号シーケンスの補
間を行う第１の多相フィルタ、前記コントロール信号に
よって指定される前記補間時点の後の時点で、可能性の
ある補間時点のあらかじめ決定されたパターン内にある
時点において前記中間信号シーケンスの補間を行う第２
の多相フィルタ、及び前記第１及び第２の多相フィルタ
の前記補間時点に関連する前記コントロール信号によっ
て指定される前記補間時点の位置に依存するように前記
第１及び第２の多相フィルタの補間値の間の線形補間を
行う線形補間フィルタことを通じて達成され、補間方法
に関しては請求項６の特徴、即ち、入力信号シーケンス
の各サンプリング周期の中央において前記入力信号シー
ケンスの補間を行うこと及びそれにより中間信号シーケ
ンスを生成すること、前記コントロール信号によって指
定される前記補間時点の前の時点で、可能性のある補間
時点のあらかじめ決定されたパターン内にある第１の時
点で第１の多相フィルタの前記中間信号シーケンスの補
間を行うこと及びそれぞれの場合において第１の補間値
を生成すること、前記コントロール信号によって指定さ
れる前記補間時点の後の時点に、可能性のある補間時点
のあらかじめ決定されたパターン内にある第２の時点で
第２の多相フィルタにおける前記中間信号シーケンスの
補間を行うこと及び第２の補間値を生成すること並びに
前記第１及び第２の補間時点に関連する前記コントロー
ル信号によって指定される前記補間時点の位置に依存す
るように前記第１及び第２の補間値の線形補間を行うこ
とを含むことことを通じて達成される。従属請求項は、
本発明の追加の好適な発展に関連する。
の他の目的は、インターポーレータに関しては特許請求
の範囲の請求項１の特徴、即ち、入力信号シーケンスの
各サンプリング周期の中央において前記入力信号シーケ
ンスの補間を行い、それにより中間信号シーケンスを生
成する第１のハーフ・バンド・フィルタ、前記コントロ
ール信号によって指定される前記補間時点の前の時点
で、可能性のある補間時点のあらかじめ決定されたパタ
ーン内にある時点において前記中間信号シーケンスの補
間を行う第１の多相フィルタ、前記コントロール信号に
よって指定される前記補間時点の後の時点で、可能性の
ある補間時点のあらかじめ決定されたパターン内にある
時点において前記中間信号シーケンスの補間を行う第２
の多相フィルタ、及び前記第１及び第２の多相フィルタ
の前記補間時点に関連する前記コントロール信号によっ
て指定される前記補間時点の位置に依存するように前記
第１及び第２の多相フィルタの補間値の間の線形補間を
行う線形補間フィルタことを通じて達成され、補間方法
に関しては請求項６の特徴、即ち、入力信号シーケンス
の各サンプリング周期の中央において前記入力信号シー
ケンスの補間を行うこと及びそれにより中間信号シーケ
ンスを生成すること、前記コントロール信号によって指
定される前記補間時点の前の時点で、可能性のある補間
時点のあらかじめ決定されたパターン内にある第１の時
点で第１の多相フィルタの前記中間信号シーケンスの補
間を行うこと及びそれぞれの場合において第１の補間値
を生成すること、前記コントロール信号によって指定さ
れる前記補間時点の後の時点に、可能性のある補間時点
のあらかじめ決定されたパターン内にある第２の時点で
第２の多相フィルタにおける前記中間信号シーケンスの
補間を行うこと及び第２の補間値を生成すること並びに
前記第１及び第２の補間時点に関連する前記コントロー
ル信号によって指定される前記補間時点の位置に依存す
るように前記第１及び第２の補間値の線形補間を行うこ
とを含むことことを通じて達成される。従属請求項は、
本発明の追加の好適な発展に関連する。
【０００６】本発明は、ハーフ・バンド・フィルタ内に
おいて、入力信号シーケンスのサンプリング周期の中央
における補間を行い、それにより入力信号シーケンスの
サンプリング周期を１／２にするアプローチを基礎とし
ている。従って、同一の精度を前提とした場合には、ハ
ーフ・バンド・フィルタを上流に接続していない場合に
比べて、下流に接続される多相フィルタの位相ステップ
数が、その１／２でなければならないことになる。多相
フィルタの係数のためのメモリ・コストは、この方法に
よって既に、１／２になる。下流に接続される線形補間
から、一層のメモリ・コストの削減がもたらされる。
おいて、入力信号シーケンスのサンプリング周期の中央
における補間を行い、それにより入力信号シーケンスの
サンプリング周期を１／２にするアプローチを基礎とし
ている。従って、同一の精度を前提とした場合には、ハ
ーフ・バンド・フィルタを上流に接続していない場合に
比べて、下流に接続される多相フィルタの位相ステップ
数が、その１／２でなければならないことになる。多相
フィルタの係数のためのメモリ・コストは、この方法に
よって既に、１／２になる。下流に接続される線形補間
から、一層のメモリ・コストの削減がもたらされる。
【０００７】２つの多相フィルタが使用され、それにお
いて一方の多相フィルタが、補間時点前のあらかじめ決
定された位相ステップのパターンにおいて補間を行い、
他方の多相フィルタが、補間時点後の位相ステップのパ
ターンにおいて補間を行うという事実、そして、線形補
間フィルタが、２つの多相フィルタの２つの補間の結果
の間における線形補間を行うという事実から精度の向上
が得られる。また、線形補間が下流に接続されているこ
とから、多相フィルタの位相ステップ幅を抑えることが
可能になり、その結果、メモリ・コストが下げられる。
更に、顕著な利点として、同一の補間精度を達成する場
合に、多相フィルタ内に備えられる乗算器の数が著しく
少なくなることが挙げられる。
いて一方の多相フィルタが、補間時点前のあらかじめ決
定された位相ステップのパターンにおいて補間を行い、
他方の多相フィルタが、補間時点後の位相ステップのパ
ターンにおいて補間を行うという事実、そして、線形補
間フィルタが、２つの多相フィルタの２つの補間の結果
の間における線形補間を行うという事実から精度の向上
が得られる。また、線形補間が下流に接続されているこ
とから、多相フィルタの位相ステップ幅を抑えることが
可能になり、その結果、メモリ・コストが下げられる。
更に、顕著な利点として、同一の補間精度を達成する場
合に、多相フィルタ内に備えられる乗算器の数が著しく
少なくなることが挙げられる。
【０００８】帯域幅を制限するために、第２のハーフ・
バンド・フィルタを上流に接続してもよい。
バンド・フィルタを上流に接続してもよい。
【０００９】第１のハーフ・バンド・フィルタ内におけ
るアップ−サンプリングにもかかわらず多相フィルタ内
のプロセッシング・クロック・レートの増加を行わなく
て済むようにするため、直列配置された遅延エレメント
の第１の系列に対して第１のハーフ・バンド・フィルタ
の偶数番の出力値を供給し、直列配置された遅延エレメ
ントの第２の系列に対して第１のハーフ・バンド・フィ
ルタの奇数番の出力値を供給する。多相フィルタの乗算
器は、切り替えデバイス（マルチプレクサ）を介して、
交互に遅延エレメントの第１及び第２の系列に接続され
る。
るアップ−サンプリングにもかかわらず多相フィルタ内
のプロセッシング・クロック・レートの増加を行わなく
て済むようにするため、直列配置された遅延エレメント
の第１の系列に対して第１のハーフ・バンド・フィルタ
の偶数番の出力値を供給し、直列配置された遅延エレメ
ントの第２の系列に対して第１のハーフ・バンド・フィ
ルタの奇数番の出力値を供給する。多相フィルタの乗算
器は、切り替えデバイス（マルチプレクサ）を介して、
交互に遅延エレメントの第１及び第２の系列に接続され
る。
【００１０】補間時点が、多相フィルタの最後の位相ス
テップと次のサンプリング時点の間に存在する場合に
は、サンプリング周期によるシフトがなされた第１のハ
ーフ・バンド・フィルタの出力信号シーケンスを２つの
多相フィルタの一方に供給しなければならない。これ
は、切り替えデバイス（マルチプレクサ）を用いて行う
ことが可能であり、この場合においては、それが、１遅
延エレメント分のオフセットがある態様の一連の遅延エ
レメントにアクセスする。
テップと次のサンプリング時点の間に存在する場合に
は、サンプリング周期によるシフトがなされた第１のハ
ーフ・バンド・フィルタの出力信号シーケンスを２つの
多相フィルタの一方に供給しなければならない。これ
は、切り替えデバイス（マルチプレクサ）を用いて行う
ことが可能であり、この場合においては、それが、１遅
延エレメント分のオフセットがある態様の一連の遅延エ
レメントにアクセスする。
【００１１】このように、本発明のインターポーレータ
は、請求項１に記載の通り、ディジタル出力信号シーケ
ンス（ｙ（ｋ））を生成することを目的として、コント
ロール信号（Ｓ）によって指定される補間時点（Δｔ／
Ｔｒ１）においてディジタル入力信号シーケンス（ｘ
（ｋ））の補間を行うインターポーレータにおいて、そ
れぞれの場合に、前記入力信号シーケンス（ｘ（ｋ））
の各サンプリング周期（Ｔｒ１）の中央において前記入
力信号シーケンス（ｘ（ｋ））の補間を行い、それによ
り中間信号シーケンス（ｚ（ｋ））を生成する第１のハ
ーフ・バンド・フィルタ、前記コントロール信号（Ｓ）
によって指定される前記補間時点（Δｔ／Ｔｒ１）の前
の時点で、可能性のある補間時点のあらかじめ決定され
たパターン内にある時点（ｔＬ）において前記中間信号
シーケンス（ｚ（ｋ））の補間を行う第１の多相フィル
タ、前記コントロール信号（Ｓ）によって指定される前
記補間時点（Δｔ／Ｔｒ１）の後の時点で、可能性のあ
る補間時点のあらかじめ決定されたパターン内にある時
点（ｔＲ）において前記中間信号シーケンス（ｚ
（ｋ））の補間を行う第２の多相フィルタ、及び前記第
１及び第２の多相フィルタの前記補間時点（ｔＬ、
ｔＲ）に関連する前記コントロール信号（Ｓ）によって
指定される前記補間時点（Δｔ／Ｔｒ１）の位置に依存
するように前記第１及び第２の多相フィルタの補間値
（ｙＰＰＦ＿Ｌ（ｋ）、ｙＰＰＦ＿Ｒ（ｋ））の間の線
形補間を行う線形補間フィルタを含むことを特徴とす
る。また、請求項２記載のインターポーレータは、請求
項１記載のインターポーレータにおいて、少なくとも１
つの第２のハーフ・バンド・フィルタが前記第１のハー
フ・バンド・フィルタの上流に接続されており、前記第
１のハーフ・バンド・フィルタの伝達関数（Ｈ
２（ｆ））が概略で一定となる周波数範囲への帯域制限
を行うことを特徴とする。また、請求項３記載のインタ
ーポーレータは、請求項１記載のインターポーレータに
おいて、前記多相フィルタが、それぞれの場合において
直列に配置された複数の遅延エレメントの系列及び複数
の乗算器を有し、前記乗算器の第１の入力は、それぞれ
の場合において割り当て済みの切り替えデバイスを介し
て、割り当て済みの遅延エレメントの入力若しくは出力
に接続され得ることを特徴とする。また、請求項４記載
のインターポーレータは、請求項１記載のインターポー
レータにおいて、前記多相フィルタが、それぞれの場合
において直列に配置された複数の遅延エレメントの第１
の系列であって、それに対して中間信号シーケンスの奇
数番の値（ｚ（２ｋ＋１））が供給される第１の系列、
直列に配置された複数の遅延エレメントの第２の系列で
あって、それに対して中間信号シーケンスの偶数番の値
（ｚ（２ｋ））が供給される第２の系列及び複数の乗算
器であって、その第１の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第１
の系列及び前記第２の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る。また、請求項５記載のインターポーレータは、請求
項３記載のインターポーレータにおいて、前記乗算器の
第２の入力が、係数メモリに接続されており、それにお
いて、コントロール信号（Ｓ）に依存するように、それ
ぞれの切り替えデバイスに関する補間時点（ｔＬ、
ｔＲ）に関連付けされた係数（ａ、ｂ、ｃ、ｄ）が選択
されることを特徴とする。本発明の方法は、請求項６記
載の通り、コントロール信号（Ｓ）によって指定される
補間時点（Δｔ／Ｔｒ１）においてディジタル入力信号
シーケンス（ｘ（ｋ））の補間を行うことによってディ
ジタル出力信号シーケンス（ｙ（ｋ））を生成する補間
方法において、それぞれの場合に、前記入力信号シーケ
ンス（ｘ（ｋ））の各サンプリング周期（Ｔｒ１）の中
央において前記入力信号シーケンス（ｘ（ｋ））の補間
を行うこと及びそれにより中間信号シーケンス（ｚ
（ｋ））を生成すること、前記コントロール信号（Ｓ）
によって指定される前記補間時点（Δｔ／Ｔｒ１）の前
の時点で、可能性のある補間時点のあらかじめ決定され
たパターン内にある第１の時点（ｔＬ）で第１の多相フ
ィルタの前記中間信号シーケンス（ｚ（ｋ））の補間を
行うこと及びそれぞれの場合において第１の補間値（ｙ
ＰＰＦ＿Ｌ（ｋ））を生成すること、前記コントロール
信号（Ｓ）によって指定される前記補間時点（Δｔ／Ｔ
ｒ１）の後の時点に、可能性のある補間時点のあらかじ
め決定されたパターン内にある第２の時点（ｔＲ）で第
２の多相フィルタにおける前記中間信号シーケンス（ｚ
（ｋ））の補間を行うこと及び第２の補間値（ｙ
ＰＰＦ＿Ｒ（ｋ））を生成すること並びに前記第１及び
第２の補間時点（ｔＬ、ｔＲ）に関連する前記コントロ
ール信号（Ｓ）によって指定される前記補間時点（Δｔ
／Ｔｒ１）の位置に依存するように前記第１及び第２の
補間値（ｙＰＰＦ＿Ｌ（ｋ）、ｙＰＰＦ＿Ｒ（ｋ））の
線形補間を行うことを含むことを特徴とする。また、請
求項７記載の方法は、請求項６記載の方法において、前
記第２の時点（ｔＲ）が前記中間信号シーケンス（ｚ
（ｋ））のサンプリング時点と一致する場合に、前記第
２の補間値（ｙＰＰＦ＿Ｒ（ｋ））の生成に関する補間
が、サンプリング周期（Ｔｒ２）によるシフトが行われ
た中間信号シーケンス（ｚ（ｋ＋１））を基礎としても
たらされることを特徴とする。また、請求項８記載のイ
ンターポーレータは、請求項２記載のインターポーレー
タにおいて、前記多相フィルタが、それぞれの場合にお
いて直列に配置された複数の遅延エレメントの系列及び
複数の乗算器を有し、前記乗算器の第１の入力は、それ
ぞれの場合において割り当て済みの切り替えデバイスを
介して、割り当て済みの遅延エレメントの入力又は出力
に接続され得ることを特徴とする。また、請求項９記載
のインターポーレータは、請求項２記載のインターポー
レータにおいて、前記多相フィルタが、それぞれの場合
において直列に配置された複数の遅延エレメントの第１
の系列であって、それに対して中間信号シーケンスの奇
数番の値（ｚ（２ｋ＋１））が供給される第１の系列、
直列に配置された複数の遅延エレメントの第２の系列で
あって、それに対して中間信号シーケンスの偶数番の値
（ｚ（２ｋ））が供給される第２の系列及び複数の乗算
器であって、その第１の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第１
の系列及び前記第２の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る。
は、請求項１に記載の通り、ディジタル出力信号シーケ
ンス（ｙ（ｋ））を生成することを目的として、コント
ロール信号（Ｓ）によって指定される補間時点（Δｔ／
Ｔｒ１）においてディジタル入力信号シーケンス（ｘ
（ｋ））の補間を行うインターポーレータにおいて、そ
れぞれの場合に、前記入力信号シーケンス（ｘ（ｋ））
の各サンプリング周期（Ｔｒ１）の中央において前記入
力信号シーケンス（ｘ（ｋ））の補間を行い、それによ
り中間信号シーケンス（ｚ（ｋ））を生成する第１のハ
ーフ・バンド・フィルタ、前記コントロール信号（Ｓ）
によって指定される前記補間時点（Δｔ／Ｔｒ１）の前
の時点で、可能性のある補間時点のあらかじめ決定され
たパターン内にある時点（ｔＬ）において前記中間信号
シーケンス（ｚ（ｋ））の補間を行う第１の多相フィル
タ、前記コントロール信号（Ｓ）によって指定される前
記補間時点（Δｔ／Ｔｒ１）の後の時点で、可能性のあ
る補間時点のあらかじめ決定されたパターン内にある時
点（ｔＲ）において前記中間信号シーケンス（ｚ
（ｋ））の補間を行う第２の多相フィルタ、及び前記第
１及び第２の多相フィルタの前記補間時点（ｔＬ、
ｔＲ）に関連する前記コントロール信号（Ｓ）によって
指定される前記補間時点（Δｔ／Ｔｒ１）の位置に依存
するように前記第１及び第２の多相フィルタの補間値
（ｙＰＰＦ＿Ｌ（ｋ）、ｙＰＰＦ＿Ｒ（ｋ））の間の線
形補間を行う線形補間フィルタを含むことを特徴とす
る。また、請求項２記載のインターポーレータは、請求
項１記載のインターポーレータにおいて、少なくとも１
つの第２のハーフ・バンド・フィルタが前記第１のハー
フ・バンド・フィルタの上流に接続されており、前記第
１のハーフ・バンド・フィルタの伝達関数（Ｈ
２（ｆ））が概略で一定となる周波数範囲への帯域制限
を行うことを特徴とする。また、請求項３記載のインタ
ーポーレータは、請求項１記載のインターポーレータに
おいて、前記多相フィルタが、それぞれの場合において
直列に配置された複数の遅延エレメントの系列及び複数
の乗算器を有し、前記乗算器の第１の入力は、それぞれ
の場合において割り当て済みの切り替えデバイスを介し
て、割り当て済みの遅延エレメントの入力若しくは出力
に接続され得ることを特徴とする。また、請求項４記載
のインターポーレータは、請求項１記載のインターポー
レータにおいて、前記多相フィルタが、それぞれの場合
において直列に配置された複数の遅延エレメントの第１
の系列であって、それに対して中間信号シーケンスの奇
数番の値（ｚ（２ｋ＋１））が供給される第１の系列、
直列に配置された複数の遅延エレメントの第２の系列で
あって、それに対して中間信号シーケンスの偶数番の値
（ｚ（２ｋ））が供給される第２の系列及び複数の乗算
器であって、その第１の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第１
の系列及び前記第２の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る。また、請求項５記載のインターポーレータは、請求
項３記載のインターポーレータにおいて、前記乗算器の
第２の入力が、係数メモリに接続されており、それにお
いて、コントロール信号（Ｓ）に依存するように、それ
ぞれの切り替えデバイスに関する補間時点（ｔＬ、
ｔＲ）に関連付けされた係数（ａ、ｂ、ｃ、ｄ）が選択
されることを特徴とする。本発明の方法は、請求項６記
載の通り、コントロール信号（Ｓ）によって指定される
補間時点（Δｔ／Ｔｒ１）においてディジタル入力信号
シーケンス（ｘ（ｋ））の補間を行うことによってディ
ジタル出力信号シーケンス（ｙ（ｋ））を生成する補間
方法において、それぞれの場合に、前記入力信号シーケ
ンス（ｘ（ｋ））の各サンプリング周期（Ｔｒ１）の中
央において前記入力信号シーケンス（ｘ（ｋ））の補間
を行うこと及びそれにより中間信号シーケンス（ｚ
（ｋ））を生成すること、前記コントロール信号（Ｓ）
によって指定される前記補間時点（Δｔ／Ｔｒ１）の前
の時点で、可能性のある補間時点のあらかじめ決定され
たパターン内にある第１の時点（ｔＬ）で第１の多相フ
ィルタの前記中間信号シーケンス（ｚ（ｋ））の補間を
行うこと及びそれぞれの場合において第１の補間値（ｙ
ＰＰＦ＿Ｌ（ｋ））を生成すること、前記コントロール
信号（Ｓ）によって指定される前記補間時点（Δｔ／Ｔ
ｒ１）の後の時点に、可能性のある補間時点のあらかじ
め決定されたパターン内にある第２の時点（ｔＲ）で第
２の多相フィルタにおける前記中間信号シーケンス（ｚ
（ｋ））の補間を行うこと及び第２の補間値（ｙ
ＰＰＦ＿Ｒ（ｋ））を生成すること並びに前記第１及び
第２の補間時点（ｔＬ、ｔＲ）に関連する前記コントロ
ール信号（Ｓ）によって指定される前記補間時点（Δｔ
／Ｔｒ１）の位置に依存するように前記第１及び第２の
補間値（ｙＰＰＦ＿Ｌ（ｋ）、ｙＰＰＦ＿Ｒ（ｋ））の
線形補間を行うことを含むことを特徴とする。また、請
求項７記載の方法は、請求項６記載の方法において、前
記第２の時点（ｔＲ）が前記中間信号シーケンス（ｚ
（ｋ））のサンプリング時点と一致する場合に、前記第
２の補間値（ｙＰＰＦ＿Ｒ（ｋ））の生成に関する補間
が、サンプリング周期（Ｔｒ２）によるシフトが行われ
た中間信号シーケンス（ｚ（ｋ＋１））を基礎としても
たらされることを特徴とする。また、請求項８記載のイ
ンターポーレータは、請求項２記載のインターポーレー
タにおいて、前記多相フィルタが、それぞれの場合にお
いて直列に配置された複数の遅延エレメントの系列及び
複数の乗算器を有し、前記乗算器の第１の入力は、それ
ぞれの場合において割り当て済みの切り替えデバイスを
介して、割り当て済みの遅延エレメントの入力又は出力
に接続され得ることを特徴とする。また、請求項９記載
のインターポーレータは、請求項２記載のインターポー
レータにおいて、前記多相フィルタが、それぞれの場合
において直列に配置された複数の遅延エレメントの第１
の系列であって、それに対して中間信号シーケンスの奇
数番の値（ｚ（２ｋ＋１））が供給される第１の系列、
直列に配置された複数の遅延エレメントの第２の系列で
あって、それに対して中間信号シーケンスの偶数番の値
（ｚ（２ｋ））が供給される第２の系列及び複数の乗算
器であって、その第１の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第１
の系列及び前記第２の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る。
【００１２】
【発明の実施の形態】以下、本発明の例として示す実施
の形態について、図面を参照して詳細に説明する。図１
は、本発明によるインターポーレータ１のブロック図を
表している。ディジタル入力信号シーケンスｘ（ｋ）
は、オプションの１つとして、切り替えデバイス（マル
チプレクサＭＵＸ）２を介し、第１のハーフ・バンド・
フィルタ（ＨＢＦ２）３に直接渡すことも可能であり、
また第２のハーフ・バンド・フィルタ（ＨＢＦ１）４を
介して間接的に第１のハーフ・バンド・フィルタ３に渡
すこともできる。第２のハーフ・バンド・フィルタ４
は、伝達関数Ｈ１（ｆ）を有し、サンプリング・レート
を変更しない（アップ−サンプリング・ファクタｕｐ１
＝１）。第１のハーフ・バンド・フィルタ３は、伝達関
数Ｈ２（ｆ）を有し、因数を２としてサンプリング・レ
ートを増加させる（アップ−サンプリング・ファクタｕ
ｐ２＝２）。第１のハーフ・バンド・フィルタ３は、中
間信号シーケンスｚ（ｋ）を生成する。
の形態について、図面を参照して詳細に説明する。図１
は、本発明によるインターポーレータ１のブロック図を
表している。ディジタル入力信号シーケンスｘ（ｋ）
は、オプションの１つとして、切り替えデバイス（マル
チプレクサＭＵＸ）２を介し、第１のハーフ・バンド・
フィルタ（ＨＢＦ２）３に直接渡すことも可能であり、
また第２のハーフ・バンド・フィルタ（ＨＢＦ１）４を
介して間接的に第１のハーフ・バンド・フィルタ３に渡
すこともできる。第２のハーフ・バンド・フィルタ４
は、伝達関数Ｈ１（ｆ）を有し、サンプリング・レート
を変更しない（アップ−サンプリング・ファクタｕｐ１
＝１）。第１のハーフ・バンド・フィルタ３は、伝達関
数Ｈ２（ｆ）を有し、因数を２としてサンプリング・レ
ートを増加させる（アップ−サンプリング・ファクタｕ
ｐ２＝２）。第１のハーフ・バンド・フィルタ３は、中
間信号シーケンスｚ（ｋ）を生成する。
【００１３】第１のハーフ・バンド・フィルタ３の下流
には、多相フィルタ（ＰＰＦ）５が接続されている。図
４を参照するとわかるが、多相フィルタ５は、第１の多
相フィルタ５ａ及び第２の多相フィルタ５ｂに更に分割
され、それぞれの場合において、伝達関数Ｈ３（ｆ）を
有し、例えば、因数を１２８（アップ−サンプリング・
ファクタｕｐ３＝３）としてサンプリング・レートを増
加させる。
には、多相フィルタ（ＰＰＦ）５が接続されている。図
４を参照するとわかるが、多相フィルタ５は、第１の多
相フィルタ５ａ及び第２の多相フィルタ５ｂに更に分割
され、それぞれの場合において、伝達関数Ｈ３（ｆ）を
有し、例えば、因数を１２８（アップ−サンプリング・
ファクタｕｐ３＝３）としてサンプリング・レートを増
加させる。
【００１４】多相フィルタ５の下流には、伝達関数Ｈ４
（ｆ）を有する線形補間フィルタ（ＬＩＮＴ）６が接続
されている。出力信号シーケンスｙ（ｋ）は、この線形
補間フィルタ６の出力において得られる。
（ｆ）を有する線形補間フィルタ（ＬＩＮＴ）６が接続
されている。出力信号シーケンスｙ（ｋ）は、この線形
補間フィルタ６の出力において得られる。
【００１５】図２は、入力信号シーケンスｘ（ｋ）の−
帯域幅に関する−許容スペクトルＩｎ（ｆ）を、第１の
ハーフ・バンド・フィルタ３の伝達関数Ｈ２（ｆ）、多
相フィルタ５の伝達関数Ｈ３（ｆ）及び線形補間フィル
タ６の伝達関数Ｈ４（ｆ）とともに示している。出力信
号シーケンスｙ（ｋ）のスペクトルＯｕｔ（ｆ）は、入
力スペクトルＩｎ（ｆ）に伝達関数Ｈ２（ｆ）、Ｈ
３（ｆ）及びＨ４（ｆ）を乗ずることによって生成され
る。この場合においては、切り替えデバイス２が、第２
のハーフ・バンド・フィルタ４をバイパスするように切
り替えられている。
帯域幅に関する−許容スペクトルＩｎ（ｆ）を、第１の
ハーフ・バンド・フィルタ３の伝達関数Ｈ２（ｆ）、多
相フィルタ５の伝達関数Ｈ３（ｆ）及び線形補間フィル
タ６の伝達関数Ｈ４（ｆ）とともに示している。出力信
号シーケンスｙ（ｋ）のスペクトルＯｕｔ（ｆ）は、入
力スペクトルＩｎ（ｆ）に伝達関数Ｈ２（ｆ）、Ｈ
３（ｆ）及びＨ４（ｆ）を乗ずることによって生成され
る。この場合においては、切り替えデバイス２が、第２
のハーフ・バンド・フィルタ４をバイパスするように切
り替えられている。
【００１６】周知のように、ハーフ・バンド・フィルタ
３の伝達関数Ｈ２（ｆ）は、ｆ／ｆ ｒ２＝０．２５に関
して対称であり、０．３１・ｆｒ１又は０．１１５ｆ
ｒ２において勾配が始まる。これにおいて、ｆｒ１は、
入力信号シーケンスｘ（ｋ）のサンプリング周期であ
り、ｆｒ２は、第１のハーフ・バンド・フィルタ３の出
力における中間信号シーケンスｚ（ｋ）のサンプリング
周期である。入力信号シーケンスｘ（ｋ）のフーリエ変
換が間隔ｆｒ１において周期的に繰り返されるのに対
し、伝達関数Ｈ２（ｆ）は、間隔ｆｒ２において周期的
に繰り返される。
３の伝達関数Ｈ２（ｆ）は、ｆ／ｆ ｒ２＝０．２５に関
して対称であり、０．３１・ｆｒ１又は０．１１５ｆ
ｒ２において勾配が始まる。これにおいて、ｆｒ１は、
入力信号シーケンスｘ（ｋ）のサンプリング周期であ
り、ｆｒ２は、第１のハーフ・バンド・フィルタ３の出
力における中間信号シーケンスｚ（ｋ）のサンプリング
周期である。入力信号シーケンスｘ（ｋ）のフーリエ変
換が間隔ｆｒ１において周期的に繰り返されるのに対
し、伝達関数Ｈ２（ｆ）は、間隔ｆｒ２において周期的
に繰り返される。
【００１７】多相フィルタ５の伝達関数Ｈ３（ｆ）は、
同様に０．３１・ｆｒ１又は０．１１５・ｆｒ２におい
て開始し、ｆｒ３＝１２８・ｆｒ２において周期性を呈
する勾配を有する。寄生パスバンドが間に挟まれる形で
生じるが、それらは第１のハーフ・バンド・フィルタ３
の伝達関数Ｈ２（ｆ）がブロックするスペクトル範囲内
に落ちる。伝達関数Ｈ３（ｆ）のタスクには、Ｈ
２（ｆ）の反復スペクトルの抑圧が含まれている。
同様に０．３１・ｆｒ１又は０．１１５・ｆｒ２におい
て開始し、ｆｒ３＝１２８・ｆｒ２において周期性を呈
する勾配を有する。寄生パスバンドが間に挟まれる形で
生じるが、それらは第１のハーフ・バンド・フィルタ３
の伝達関数Ｈ２（ｆ）がブロックするスペクトル範囲内
に落ちる。伝達関数Ｈ３（ｆ）のタスクには、Ｈ
２（ｆ）の反復スペクトルの抑圧が含まれている。
【００１８】線形補間フィルタ６の伝達関数Ｈ４（ｆ）
は、連続的に下がり、ｆ／ｆｒ３＝１においてゼロ・ポ
イントに到達する。従って、線形補間フィルタ６の伝達
関数Ｈ４（ｆ）は、ｆ／ｆｒ３＝１において伝達関数Ｈ
２（ｆ）及びＨ３（ｆ）のパスバンドが一致する状態を
ブロックする。入力信号シーケンスｘ（ｋ）の帯域幅ｆ
ｐａｓｓが０．３１・ｆｒ１より小さい限り、入力信号
シーケンスｘ（ｋ）が、ひずみならびに干渉を受けるこ
とのない形で出力信号シーケンスｙ（ｋ）に写像され
る。
は、連続的に下がり、ｆ／ｆｒ３＝１においてゼロ・ポ
イントに到達する。従って、線形補間フィルタ６の伝達
関数Ｈ４（ｆ）は、ｆ／ｆｒ３＝１において伝達関数Ｈ
２（ｆ）及びＨ３（ｆ）のパスバンドが一致する状態を
ブロックする。入力信号シーケンスｘ（ｋ）の帯域幅ｆ
ｐａｓｓが０．３１・ｆｒ１より小さい限り、入力信号
シーケンスｘ（ｋ）が、ひずみならびに干渉を受けるこ
とのない形で出力信号シーケンスｙ（ｋ）に写像され
る。
【００１９】入力信号シーケンスｘ（ｋ）が帯域制限を
受けていない場合には、図３にその伝達関数Ｈ１（ｆ）
を示した第２のハーフ・バンド・フィルタ４が上流に接
続される。この第２のハーフ・バンド・フィルタ４の伝
達関数Ｈ１（ｆ）は、０．１９・ｆｒ１において開始
し、０．３１・ｆｒ１においてゼロ・ポイントに到達す
る勾配を有する。従って、第２のハーフ・バンド・フィ
ルタ４は、第１のハーフ・バンド・フィルタ３の伝達関
数Ｈ２（ｆ）が一定になる周波数範囲に帯域の制限を行
う。
受けていない場合には、図３にその伝達関数Ｈ１（ｆ）
を示した第２のハーフ・バンド・フィルタ４が上流に接
続される。この第２のハーフ・バンド・フィルタ４の伝
達関数Ｈ１（ｆ）は、０．１９・ｆｒ１において開始
し、０．３１・ｆｒ１においてゼロ・ポイントに到達す
る勾配を有する。従って、第２のハーフ・バンド・フィ
ルタ４は、第１のハーフ・バンド・フィルタ３の伝達関
数Ｈ２（ｆ）が一定になる周波数範囲に帯域の制限を行
う。
【００２０】図４は、第２のハーフ・バンド・フィルタ
４及び切り替えデバイス２を除いた、インターポーレー
タ１の、幾分か詳細なブロック図を示している。図４を
参照すると、第１の多相フィルタ５ａ及び第２の多相フ
ィルタ５ｂが、第１のハーフ・バンド・フィルタ３の下
流に接続されており、第１の多相フィルタ５ａの補間値
ｙＰＰＦ＿Ｌ（ｋ）及び第２の多相フィルタ５ｂの補間
値ｙＰＰＦ＿Ｒ（ｋ）が、ともに線形補間フィルタ６に
供給されていることがわかる。入力信号シーケンスｘ
（ｋ）のサンプリング周期Ｔｒ１＝１／ｆｒ１に相対的
な補間時点Δｔ／Ｔｒ１は、タイマ７が生成するコント
ロール信号Ｓによって指定される。
４及び切り替えデバイス２を除いた、インターポーレー
タ１の、幾分か詳細なブロック図を示している。図４を
参照すると、第１の多相フィルタ５ａ及び第２の多相フ
ィルタ５ｂが、第１のハーフ・バンド・フィルタ３の下
流に接続されており、第１の多相フィルタ５ａの補間値
ｙＰＰＦ＿Ｌ（ｋ）及び第２の多相フィルタ５ｂの補間
値ｙＰＰＦ＿Ｒ（ｋ）が、ともに線形補間フィルタ６に
供給されていることがわかる。入力信号シーケンスｘ
（ｋ）のサンプリング周期Ｔｒ１＝１／ｆｒ１に相対的
な補間時点Δｔ／Ｔｒ１は、タイマ７が生成するコント
ロール信号Ｓによって指定される。
【００２１】本発明による補間方法について、図５を参
照して説明する。時間の関数として表されるアナログ信
号が、時点ｋ・Ｔｒ１においてサンプリングされる。こ
れらのサンプルは、入力信号シーケンスｘ（ｋ）を構成
する。入力信号シーケンスｘ（ｋ）は、中黒の丸によっ
て図５に示されている。図示の例においては、サンプリ
ング時点が、リサンプラによって少なくなるように意図
されている。つまり、図５に図示されているように、サ
ンプリング時点間の間隔は、出力信号シーケンスｙ
（ｋ）の方が大きくなる。インターポーレータ１のタス
クは、出力信号シーケンスｙ（ｋ）のサンプリング時点
における振幅値を、これらは斜方形を用いて図５に示さ
れ、入力信号シーケンスｘ（ｋ）から補間することであ
る。入力信号シーケンスｘ（ｋ）の先行するサンプリン
グ時点を基準とした補間時点Δｔ／Ｔ ｒ１が、タイマ７
により、コントロール信号Ｓの形でインターポーレータ
１に伝えられる。更に、入力信号シーケンスｘ（ｋ）
の、それぞれのサンプリング間隔内において、出力信号
シーケンスｙ（ｋ）の値の補間を行うべきか否かを示す
イネーブル信号Ｅも送られる。
照して説明する。時間の関数として表されるアナログ信
号が、時点ｋ・Ｔｒ１においてサンプリングされる。こ
れらのサンプルは、入力信号シーケンスｘ（ｋ）を構成
する。入力信号シーケンスｘ（ｋ）は、中黒の丸によっ
て図５に示されている。図示の例においては、サンプリ
ング時点が、リサンプラによって少なくなるように意図
されている。つまり、図５に図示されているように、サ
ンプリング時点間の間隔は、出力信号シーケンスｙ
（ｋ）の方が大きくなる。インターポーレータ１のタス
クは、出力信号シーケンスｙ（ｋ）のサンプリング時点
における振幅値を、これらは斜方形を用いて図５に示さ
れ、入力信号シーケンスｘ（ｋ）から補間することであ
る。入力信号シーケンスｘ（ｋ）の先行するサンプリン
グ時点を基準とした補間時点Δｔ／Ｔ ｒ１が、タイマ７
により、コントロール信号Ｓの形でインターポーレータ
１に伝えられる。更に、入力信号シーケンスｘ（ｋ）
の、それぞれのサンプリング間隔内において、出力信号
シーケンスｙ（ｋ）の値の補間を行うべきか否かを示す
イネーブル信号Ｅも送られる。
【００２２】補間が行われる間の本発明による手順は、
次のようになる。即ち、第１のハーフ・バンド・フィル
タ３において、それぞれの場合に、入力信号シーケンス
ｘ（ｋ）の各サンプリング周期Ｔｒ１の中央における補
間が実行され、中間信号シーケンスｚ（ｋ）が生成され
る。補間が、必ずサンプリング周期Ｔｒ１の中央におい
てもたらされることから、言い換えると入力信号シーケ
ンスｘ（ｋ）に対して常に同一となる位相シフトを伴う
ことから、ハーフ・バンド・フィルタ３が固定係数を伴
って動作可能な限りはハーフ・バンド・フィルタ３の複
雑性が制限される。しかしながら、位相ステップ・サイ
ズＴｒ３が同一であることを前提とすれば、中間信号シ
ーケンスｚ（ｋ）のサンプリング周期Ｔｒ２に関する位
相ステップ数が、入力信号シーケンスｘ（ｋ）のサンプ
リング周期Ｔｒ１に関する位相ステップ数の１／２にし
かならない。従って、多相フィルタ５ａ及び５ｂの係数
メモリ内に用意しておかなければならない係数の数がわ
ずか１／２となり、それは、同一精度であればメモリの
コストが１／２になることを意味する。更に、多相フィ
ルタ５ａ及び５ｂ内において必要とされる乗算器の数が
はるかに少なくなる。
次のようになる。即ち、第１のハーフ・バンド・フィル
タ３において、それぞれの場合に、入力信号シーケンス
ｘ（ｋ）の各サンプリング周期Ｔｒ１の中央における補
間が実行され、中間信号シーケンスｚ（ｋ）が生成され
る。補間が、必ずサンプリング周期Ｔｒ１の中央におい
てもたらされることから、言い換えると入力信号シーケ
ンスｘ（ｋ）に対して常に同一となる位相シフトを伴う
ことから、ハーフ・バンド・フィルタ３が固定係数を伴
って動作可能な限りはハーフ・バンド・フィルタ３の複
雑性が制限される。しかしながら、位相ステップ・サイ
ズＴｒ３が同一であることを前提とすれば、中間信号シ
ーケンスｚ（ｋ）のサンプリング周期Ｔｒ２に関する位
相ステップ数が、入力信号シーケンスｘ（ｋ）のサンプ
リング周期Ｔｒ１に関する位相ステップ数の１／２にし
かならない。従って、多相フィルタ５ａ及び５ｂの係数
メモリ内に用意しておかなければならない係数の数がわ
ずか１／２となり、それは、同一精度であればメモリの
コストが１／２になることを意味する。更に、多相フィ
ルタ５ａ及び５ｂ内において必要とされる乗算器の数が
はるかに少なくなる。
【００２３】第１の多相フィルタ５ａは、コントロール
信号Ｓによって指定される補間時点Δｔの前の時点ｔＬ
において中間信号シーケンスｚ（ｋ）の補間を行うが、
この補間時点ｔＬは、多相フィルタについてあらかじめ
決定された、可能性のある補間時点のパターン内に含ま
れている。これに対して、第２の多相フィルタ５ｂは、
コントロール信号Ｓによって指定される補間時点Δｔの
後の時点ｔＲにおいて中間信号シーケンスｚ（ｋ）の補
間を行うが、この補間時点は、あらかじめ決定された、
可能性のある補間時点のパターン内に含まれている。
信号Ｓによって指定される補間時点Δｔの前の時点ｔＬ
において中間信号シーケンスｚ（ｋ）の補間を行うが、
この補間時点ｔＬは、多相フィルタについてあらかじめ
決定された、可能性のある補間時点のパターン内に含ま
れている。これに対して、第２の多相フィルタ５ｂは、
コントロール信号Ｓによって指定される補間時点Δｔの
後の時点ｔＲにおいて中間信号シーケンスｚ（ｋ）の補
間を行うが、この補間時点は、あらかじめ決定された、
可能性のある補間時点のパターン内に含まれている。
【００２４】最後に、それぞれｔＬ及びｔＲにおいて求
められたこれら２つの補間値ｙＰＰ Ｆ＿Ｌ及びｙ
ＰＰＦ＿Ｒの間の線形補間が、線形補間フィルタ６によ
ってもたらされる。続いて行われる線形補間により、最
終的な補間値ｙＬＩＮＴが求められる。
められたこれら２つの補間値ｙＰＰ Ｆ＿Ｌ及びｙ
ＰＰＦ＿Ｒの間の線形補間が、線形補間フィルタ６によ
ってもたらされる。続いて行われる線形補間により、最
終的な補間値ｙＬＩＮＴが求められる。
【００２５】図７は、多相フィルタ５ａの実施の形態を
例示しており、多相フィルタ５ｂについてもこれと同様
になる。図を参照すると、一連の遅延エレメント（レジ
スタ）８ａ、８ｂ、８ｃ及び８ｄが備わっていることが
わかる。ここでは、４つの遅延エレメント８ａ〜８ｄだ
けを備えた非常に簡略化された例を示した。遅延エレメ
ント８ａ〜８ｄは、それぞれ切り替えデバイス（マルチ
プレクサＭＵＸ）９ａ、９ｂ、９ｃ及び９ｄを介して、
対応する乗算器１１ａ、１１ｂ、１１ｃ及び１１ｄのそ
れぞれの第１の入力１０ａ、１０ｂ、１０ｃ及び１０ｄ
に接続される。乗算器１１ａ、１１ｂ、１１ｃ及び１１
ｄのそれぞれの第２の入力１２ａ、１２ｂ、１２ｃ及び
１２ｄは、係数メモリ１３ａ、１３ｂ、１３ｃ及び１３
ｄに接続されている。コントロール信号ｔＢ／Ｔ
ｒ２は、多相フィルタ５ａが補間を行うべき位相ステッ
プを指定する。
例示しており、多相フィルタ５ｂについてもこれと同様
になる。図を参照すると、一連の遅延エレメント（レジ
スタ）８ａ、８ｂ、８ｃ及び８ｄが備わっていることが
わかる。ここでは、４つの遅延エレメント８ａ〜８ｄだ
けを備えた非常に簡略化された例を示した。遅延エレメ
ント８ａ〜８ｄは、それぞれ切り替えデバイス（マルチ
プレクサＭＵＸ）９ａ、９ｂ、９ｃ及び９ｄを介して、
対応する乗算器１１ａ、１１ｂ、１１ｃ及び１１ｄのそ
れぞれの第１の入力１０ａ、１０ｂ、１０ｃ及び１０ｄ
に接続される。乗算器１１ａ、１１ｂ、１１ｃ及び１１
ｄのそれぞれの第２の入力１２ａ、１２ｂ、１２ｃ及び
１２ｄは、係数メモリ１３ａ、１３ｂ、１３ｃ及び１３
ｄに接続されている。コントロール信号ｔＢ／Ｔ
ｒ２は、多相フィルタ５ａが補間を行うべき位相ステッ
プを指定する。
【００２６】図５及び図７に例示した、非常に簡略化し
た実施の形態においては、中間信号シーケンスｚ（ｋ）
のサンプリング周期Ｔｒ２が８つの位相ステップに更に
分割されており、言い換えるとそれは、多相フィルタ５
ａが、可能性のある８つの補間時点のパターンで補間を
行うことができるということになる。従って、図６の左
端に示されているように、位相ステップ数を３ビットで
表すことができる。可能性のある８つの位相ステップの
それぞれに関して、それぞれの場合に関連付けされた係
数が係数メモリ１３ａ〜１３ｄから選択される。例を示
せば、位相ステップ００１の場合には、乗算器１１ａ用
に係数ａ２が選択され、乗算器１１ｂ用に係数ｂ２が選
択され、乗算器１２ｃ用に係数ｃ２が選択され、乗算器
１２ｄ用に係数ｄ２が選択される。最後の、７番目の位
相ステップ１１１の場合においては、係数のセット
ａ８、ｂ８、ｃ８及びｄ８が選択される。これら２つの
多相フィルタ５ａ及び５ｂは、図５を参照するとわかる
ように、それぞれの場合に、隣接する補間時点において
補間を行う。
た実施の形態においては、中間信号シーケンスｚ（ｋ）
のサンプリング周期Ｔｒ２が８つの位相ステップに更に
分割されており、言い換えるとそれは、多相フィルタ５
ａが、可能性のある８つの補間時点のパターンで補間を
行うことができるということになる。従って、図６の左
端に示されているように、位相ステップ数を３ビットで
表すことができる。可能性のある８つの位相ステップの
それぞれに関して、それぞれの場合に関連付けされた係
数が係数メモリ１３ａ〜１３ｄから選択される。例を示
せば、位相ステップ００１の場合には、乗算器１１ａ用
に係数ａ２が選択され、乗算器１１ｂ用に係数ｂ２が選
択され、乗算器１２ｃ用に係数ｃ２が選択され、乗算器
１２ｄ用に係数ｄ２が選択される。最後の、７番目の位
相ステップ１１１の場合においては、係数のセット
ａ８、ｂ８、ｃ８及びｄ８が選択される。これら２つの
多相フィルタ５ａ及び５ｂは、図５を参照するとわかる
ように、それぞれの場合に、隣接する補間時点において
補間を行う。
【００２７】独特な特徴が現れるケースがあり、中間信
号シーケンスｚ（ｋ）のサンプリング間隔の最後の位相
ステップにおいて、即ち、この例であれば７番目の位相
ステップ１１１で、多相フィルタ５ａは補間を行うが、
多相フィルタ５ｂは、既に、中間信号シーケンスｚ
（ｋ）の、その後に続く次のサンプリング間隔の最初の
位相ステップ０００において補間を行っている。図７に
例示した実施の形態においては、最初の位相ステップ０
００に関して、それぞれの場合に係数メモリ１３ａ〜１
３ｄから、中間信号シーケンスの最後のサンプルと相対
的な位相シフトを行わない係数０を読み出すことによっ
てこの問題を解決している。しかしながら、中間信号シ
ーケンスの次のサンプルｚ（ｋ＋１）は、切り替えデバ
イス９ａ〜９ｄを介してアクセスされる。図６を参照す
るとわかるが、多相フィルタ５ｂの係数が、それぞれの
場合に、多相フィルタ５ａの係数に対して１位相ステッ
プだけ循環シフトされており、即ち、多相フィルタ５ａ
に係数のセットａ８、ｂ８、ｃ ８及びｄ８が割り当てら
れる場合には、既に、多相フィルタ５ｂには、係数０、
１、０、０が割り当てられている。
号シーケンスｚ（ｋ）のサンプリング間隔の最後の位相
ステップにおいて、即ち、この例であれば７番目の位相
ステップ１１１で、多相フィルタ５ａは補間を行うが、
多相フィルタ５ｂは、既に、中間信号シーケンスｚ
（ｋ）の、その後に続く次のサンプリング間隔の最初の
位相ステップ０００において補間を行っている。図７に
例示した実施の形態においては、最初の位相ステップ０
００に関して、それぞれの場合に係数メモリ１３ａ〜１
３ｄから、中間信号シーケンスの最後のサンプルと相対
的な位相シフトを行わない係数０を読み出すことによっ
てこの問題を解決している。しかしながら、中間信号シ
ーケンスの次のサンプルｚ（ｋ＋１）は、切り替えデバ
イス９ａ〜９ｄを介してアクセスされる。図６を参照す
るとわかるが、多相フィルタ５ｂの係数が、それぞれの
場合に、多相フィルタ５ａの係数に対して１位相ステッ
プだけ循環シフトされており、即ち、多相フィルタ５ａ
に係数のセットａ８、ｂ８、ｃ ８及びｄ８が割り当てら
れる場合には、既に、多相フィルタ５ｂには、係数０、
１、０、０が割り当てられている。
【００２８】乗算器１１ａ〜１１ｄの出力は、従来的な
方法で加算器１４に渡される。加算器１４の出力１５
は、線形補間フィルタ６に接続されている。
方法で加算器１４に渡される。加算器１４の出力１５
は、線形補間フィルタ６に接続されている。
【００２９】図８は、多相フィルタ５ａ及び５ｂそれぞ
れの第２の例とする実施の形態を示している。中間信号
シーケンスｚ（ｋ）のサンプリング・レートｆｒ２は、
入力信号シーケンスｘ（ｋ）のサンプリング・レートｆ
ｒ１の２倍の大きさである。従って、図７に例示した多
相フィルタ５ａ及び５ｂの実施の形態は、２倍のクロッ
ク・レートで動作しなければならないことになる。しか
しながら、インターポーレータ１内において統一された
クロック・レートを使用すると有利である。これを達成
するため、図８に例示した実施の形態においては、遅延
エレメント８ａ、８ｂ、８ｃ．．．が、２つの系列１６
及び１７にそれぞれ配置されている。第１のハーフ・バ
ンド・フィルタ３の奇数番の出力値、つまり中間信号シ
ーケンスの奇数番の値ｚ（２ｋ＋１）は、遅延エレメン
ト８ａ、８ｃの第１の系列１７に送られる。これに対し
て、第１のハーフ・バンド・フィルタ３の偶数番の出力
値、つまり中間信号シーケンスの偶数番の値ｚ（２ｋ）
は、遅延エレメント８ｂ．．．を含む第２の系列１６に
渡される。続いて、クロックｆｒ１を伴う遅延エレメン
ト８ａ、８ｂ、８ｃの２つの系列１６及び１７をクロッ
クすることができる。それぞれの場合における中間信号
シーケンスｚ（ｋ）の値が、既に、２つの系列１６及び
１７に割り当てられていることから、切り替えデバイス
９ａ〜９ｄの接続割り当ては、図８に示されているよう
な形に修正されることになる。それぞれの場合におい
て、切り替えデバイス９ａ〜９ｄの一方の入力が第１の
系列１７に接続され、切り替えデバイス９ａ〜９ｄの他
方の入力が第２の系列１６に接続される。
れの第２の例とする実施の形態を示している。中間信号
シーケンスｚ（ｋ）のサンプリング・レートｆｒ２は、
入力信号シーケンスｘ（ｋ）のサンプリング・レートｆ
ｒ１の２倍の大きさである。従って、図７に例示した多
相フィルタ５ａ及び５ｂの実施の形態は、２倍のクロッ
ク・レートで動作しなければならないことになる。しか
しながら、インターポーレータ１内において統一された
クロック・レートを使用すると有利である。これを達成
するため、図８に例示した実施の形態においては、遅延
エレメント８ａ、８ｂ、８ｃ．．．が、２つの系列１６
及び１７にそれぞれ配置されている。第１のハーフ・バ
ンド・フィルタ３の奇数番の出力値、つまり中間信号シ
ーケンスの奇数番の値ｚ（２ｋ＋１）は、遅延エレメン
ト８ａ、８ｃの第１の系列１７に送られる。これに対し
て、第１のハーフ・バンド・フィルタ３の偶数番の出力
値、つまり中間信号シーケンスの偶数番の値ｚ（２ｋ）
は、遅延エレメント８ｂ．．．を含む第２の系列１６に
渡される。続いて、クロックｆｒ１を伴う遅延エレメン
ト８ａ、８ｂ、８ｃの２つの系列１６及び１７をクロッ
クすることができる。それぞれの場合における中間信号
シーケンスｚ（ｋ）の値が、既に、２つの系列１６及び
１７に割り当てられていることから、切り替えデバイス
９ａ〜９ｄの接続割り当ては、図８に示されているよう
な形に修正されることになる。それぞれの場合におい
て、切り替えデバイス９ａ〜９ｄの一方の入力が第１の
系列１７に接続され、切り替えデバイス９ａ〜９ｄの他
方の入力が第２の系列１６に接続される。
【００３０】図９は、線形補間フィルタ６の手順を示し
ている。多相フィルタ５ａは、補間値ｙ
ＰＰＦ＿Ｌ（ｋ）を生成する。多相フィルタ５ｂは、補
間値ｙＰＰＦ＿Ｒ（ｋ）を生成する。多相フィルタ５ｂ
は、補間値ｙＬＩＮＴ（ｋ）を生成する。線形補間フィ
ルタ６は、その時点で有効な時間オフセットΔｔｃ／Ｔ
ｒ３に従って補間を行い（図５及び９参照）、その結果
として最終的な補間値ｙＬＩＮＴ（ｋ）が求められる。
ている。多相フィルタ５ａは、補間値ｙ
ＰＰＦ＿Ｌ（ｋ）を生成する。多相フィルタ５ｂは、補
間値ｙＰＰＦ＿Ｒ（ｋ）を生成する。多相フィルタ５ｂ
は、補間値ｙＬＩＮＴ（ｋ）を生成する。線形補間フィ
ルタ６は、その時点で有効な時間オフセットΔｔｃ／Ｔ
ｒ３に従って補間を行い（図５及び９参照）、その結果
として最終的な補間値ｙＬＩＮＴ（ｋ）が求められる。
【００３１】コントロール信号Ｓの解釈においては、最
上位ビットが、サンプリング間隔Ｔ ｒ１の前半において
補間が行われるか、あるいは後半において補間が行われ
るかについて決定し、一連の中位のビットが、多相フィ
ルタ５ａ及び５ｂの位相ステップを定義し、まだ考慮さ
れていない最下位ビットが、線形補間フィルタ６をドラ
イブするといった態様でその手順を考えることができ
る。
上位ビットが、サンプリング間隔Ｔ ｒ１の前半において
補間が行われるか、あるいは後半において補間が行われ
るかについて決定し、一連の中位のビットが、多相フィ
ルタ５ａ及び５ｂの位相ステップを定義し、まだ考慮さ
れていない最下位ビットが、線形補間フィルタ６をドラ
イブするといった態様でその手順を考えることができ
る。
【００３２】本発明は、例示した実施の形態に限定され
ることなく、例えば、多相フィルタ５ａ及び５ｂの別の
実施の形態においても使用することが可能である。
ることなく、例えば、多相フィルタ５ａ及び５ｂの別の
実施の形態においても使用することが可能である。
【図１】 本発明によるインターポーレータのブロック
図である。
図である。
【図２】 入力信号及び出力信号のスペクトルを、第１
のハーフ・バンド・フィルタ、多相フィルタ及び線形補
間フィルタの伝達関数とともに示した説明図である。
のハーフ・バンド・フィルタ、多相フィルタ及び線形補
間フィルタの伝達関数とともに示した説明図である。
【図３】 入力信号及び出力信号のスペクトルを、第２
のハーフ・バンド・フィルタ、第１のハーフ・バンド・
フィルタ、多相フィルタ及び線形補間フィルタの伝達関
数とともに示した説明図である。
のハーフ・バンド・フィルタ、第１のハーフ・バンド・
フィルタ、多相フィルタ及び線形補間フィルタの伝達関
数とともに示した説明図である。
【図４】 本発明によるインターポーレータの別のブロ
ック図である。
ック図である。
【図５】 本発明による補間方法を説明するための説明
図である。
図である。
【図６】 ２つの多相フィルタの係数を位相ステップの
関数として示した説明図である。
関数として示した説明図である。
【図７】 本発明によるインターポーレータの多相フィ
ルタの、第１の例として示した実施の形態のブロック図
である。
ルタの、第１の例として示した実施の形態のブロック図
である。
【図８】 本発明によるインターポーレータの多相フィ
ルタの、第２の例として示した実施の形態のブロック図
である。
ルタの、第２の例として示した実施の形態のブロック図
である。
【図９】 線形補間を説明するための説明図である。
１ インターポーレータ ２ 切り替えデバイス ３ 第１のハーフ・バンド・フィルタ ４ 第２のハーフ・バンド・フィルタ ５ 多相フィルタ ５ａ 第１の多相フィルタ ５ｂ 第２の多相フィルタ ６ 線形補間フィルタ ８ａ 遅延エレメント（レジスタ） ８ｂ 遅延エレメント（レジスタ） ８ｃ 遅延エレメント（レジスタ） ８ｄ 遅延エレメント（レジスタ） ９ａ 切り替えデバイス（マルチプレクサＭＵＸ） ９ｂ 切り替えデバイス（マルチプレクサＭＵＸ） ９ｃ 切り替えデバイス（マルチプレクサＭＵＸ） ９ｄ 切り替えデバイス（マルチプレクサＭＵＸ） １０ａ 乗算器の第一の入力 １０ｂ 乗算器の第一の入力 １０ｃ 乗算器の第一の入力 １０ｄ 乗算器の第一の入力 １１ａ 乗算器 １１ｂ 乗算器 １１ｃ 乗算器 １１ｄ 乗算器 １２ａ 乗算器の第二の入力 １２ｂ 乗算器の第二の入力 １２ｃ 乗算器の第二の入力 １２ｄ 乗算器の第二の入力 １３ａ 係数メモリ １３ｂ 係数メモリ １３ｃ 係数メモリ １３ｄ 係数メモリ １４ 加算器（ｓｕｍｍｅｒ） １６ 遅延エレメントの第２の系列 １７ 遅延エレメントの第１の系列
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クルト シュミット ドイツ，グラフィング Ｄ−85567，ディ ートリヒ−ボンホエッフェル−シュトラー セ ２
Claims (10)
- 【請求項１】 ディジタル出力信号シーケンス（ｙ
（ｋ））を生成することを目的として、コントロール信
号（Ｓ）によって指定される補間時点（Δｔ／Ｔ ｒ１）
においてディジタル入力信号シーケンス（ｘ（ｋ））の
補間を行うインターポーレータにおいて、 それぞれの場合に、前記入力信号シーケンス（ｘ
（ｋ））の各サンプリング周期（Ｔｒ１）の中央におい
て前記入力信号シーケンス（ｘ（ｋ））の補間を行い、
それにより中間信号シーケンス（ｚ（ｋ））を生成する
第１のハーフ・バンド・フィルタ、 前記コントロール信号（Ｓ）によって指定される前記補
間時点（Δｔ／Ｔｒ１）の前の時点で、可能性のある補
間時点のあらかじめ決定されたパターン内にある時点
（ｔＬ）において前記中間信号シーケンス（ｚ（ｋ））
の補間を行う第１の多相フィルタ、 前記コントロール信号（Ｓ）によって指定される前記補
間時点（Δｔ／Ｔｒ１）の後の時点で、可能性のある補
間時点のあらかじめ決定されたパターン内にある時点
（ｔＲ）において前記中間信号シーケンス（ｚ（ｋ））
の補間を行う第２の多相フィルタ、及び前記第１及び第
２の多相フィルタの前記補間時点（ｔＬ、ｔＲ）に関連
する前記コントロール信号（Ｓ）によって指定される前
記補間時点（Δｔ／Ｔｒ１）の位置に依存するように前
記第１及び第２の多相フィルタの補間値（ｙＰＰＦ＿Ｌ
（ｋ）、ｙＰＰＦ＿Ｒ（ｋ））の間の線形補間を行う線
形補間フィルタを含むことを特徴とするインターポーレ
ータ。 - 【請求項２】 少なくとも１つの第２のハーフ・バンド
・フィルタが前記第１のハーフ・バンド・フィルタの上
流に接続されており、前記第１のハーフ・バンド・フィ
ルタの伝達関数（Ｈ２（ｆ））が概略で一定となる周波
数範囲への帯域制限を行うことを特徴とする請求項１記
載のインターポーレータ。 - 【請求項３】 前記多相フィルタが、それぞれの場合に
おいて直列に配置された複数の遅延エレメントの系列及
び複数の乗算器を有し、前記乗算器の第１の入力は、そ
れぞれの場合において割り当て済みの切り替えデバイス
を介して、割り当て済みの遅延エレメントの入力若しく
は出力に接続され得ることを特徴とする請求項１記載の
インターポーレータ。 - 【請求項４】 前記多相フィルタが、それぞれの場合に
おいて直列に配置された複数の遅延エレメントの第１の
系列であって、それに対して中間信号シーケンスの奇数
番の値（ｚ（２ｋ＋１））が供給される第１の系列、直
列に配置された複数の遅延エレメントの第２の系列であ
って、それに対して中間信号シーケンスの偶数番の値
（ｚ（２ｋ））が供給される第２の系列及び複数の乗算
器であって、その第１の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第１
の系列及び前記第２の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る請求項１記載のインターポーレータ。 - 【請求項５】 前記乗算器の第２の入力が、係数メモリ
に接続されており、それにおいて、コントロール信号
（Ｓ）に依存するように、それぞれの切り替えデバイス
に関する補間時点（ｔＬ、ｔＲ）に関連付けされた係数
（ａ、ｂ、ｃ、ｄ）が選択されることを特徴とする請求
項３記載のインターポーレータ。 - 【請求項６】 コントロール信号（Ｓ）によって指定さ
れる補間時点（Δｔ／Ｔｒ１）においてディジタル入力
信号シーケンス（ｘ（ｋ））の補間を行うことによって
ディジタル出力信号シーケンス（ｙ（ｋ））を生成する
補間方法において、 それぞれの場合に、前記入力信号シーケンス（ｘ
（ｋ））の各サンプリング周期（Ｔｒ１）の中央におい
て前記入力信号シーケンス（ｘ（ｋ））の補間を行うこ
と及びそれにより中間信号シーケンス（ｚ（ｋ））を生
成すること、 前記コントロール信号（Ｓ）によって指定される前記補
間時点（Δｔ／Ｔｒ１）の前の時点で、可能性のある補
間時点のあらかじめ決定されたパターン内にある第１の
時点（ｔＬ）で第１の多相フィルタの前記中間信号シー
ケンス（ｚ（ｋ））の補間を行うこと及びそれぞれの場
合において第１の補間値（ｙＰＰＦ＿Ｌ（ｋ））を生成
すること、 前記コントロール信号（Ｓ）によって指定される前記補
間時点（Δｔ／Ｔｒ１）の後の時点に、可能性のある補
間時点のあらかじめ決定されたパターン内にある第２の
時点（ｔＲ）で第２の多相フィルタにおける前記中間信
号シーケンス（ｚ（ｋ））の補間を行うこと及び第２の
補間値（ｙＰＰＦ＿Ｒ（ｋ））を生成すること並びに前
記第１及び第２の補間時点（ｔＬ、ｔＲ）に関連する前
記コントロール信号（Ｓ）によって指定される前記補間
時点（Δｔ／Ｔｒ１）の位置に依存するように前記第１
及び第２の補間値（ｙＰＰＦ＿Ｌ（ｋ）、ｙＰＰＦ＿Ｒ
（ｋ））の線形補間を行うことを含むことを特徴とする
方法。 - 【請求項７】 前記第２の時点（ｔＲ）が前記中間信号
シーケンス（ｚ（ｋ））のサンプリング時点と一致する
場合に、前記第２の補間値（ｙＰＰＦ＿Ｒ（ｋ））の生
成に関する補間が、サンプリング周期（Ｔｒ２）による
シフトが行われた中間信号シーケンス（ｚ（ｋ＋１））
を基礎としてもたらされることを特徴とする請求項６記
載の方法。 - 【請求項８】 前記多相フィルタが、それぞれの場合に
おいて直列に配置された複数の遅延エレメントの系列及
び複数の乗算器を有し、前記乗算器の第１の入力は、そ
れぞれの場合において割り当て済みの切り替えデバイス
を介して、割り当て済みの遅延エレメントの入力又は出
力に接続され得ることを特徴とする請求項２記載のイン
ターポーレータ。 - 【請求項９】 前記多相フィルタが、それぞれの場合に
おいて直列に配置された複数の遅延エレメントの第１の
系列であって、それに対して中間信号シーケンスの奇数
番の値（ｚ（２ｋ＋１））が供給される第１の系列、直
列に配置された複数の遅延エレメントの第２の系列であ
って、それに対して中間信号シーケンスの偶数番の値
（ｚ（２ｋ））が供給される第２の系列及び複数の乗算
器であって、その第１の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第１
の系列及び前記第２の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る請求項２記載のインターポーレータ。 - 【請求項１０】 前記乗算器の第２の入力が、係数メモ
リに接続されており、それにおいて、コントロール信号
（Ｓ）に依存するように、それぞれの切り替えデバイス
に関する補間時点（ｔＬ、ｔＲ）に関連付けされた係数
（ａ、ｂ、ｃ、ｄ）が選択されることを特徴とする請求
項４記載のインターポーレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10112275A DE10112275B4 (de) | 2001-03-14 | 2001-03-14 | Interpolator |
| DE10112275.6 | 2001-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368582A true JP2002368582A (ja) | 2002-12-20 |
| JP4249425B2 JP4249425B2 (ja) | 2009-04-02 |
Family
ID=7677443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070737A Expired - Lifetime JP4249425B2 (ja) | 2001-03-14 | 2002-03-14 | インターポーレータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6968353B2 (ja) |
| JP (1) | JP4249425B2 (ja) |
| DE (1) | DE10112275B4 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245237B2 (en) * | 2002-09-17 | 2007-07-17 | Intel Corporation | Digital sampling rate conversion using a poly-phase filter and a polynomial interpolator |
| DE10303248B8 (de) * | 2003-01-28 | 2011-04-14 | Rohde & Schwarz Gmbh & Co. Kg | Signalverzögerungseinrichtung und Verfahren zur dynamischen Verzögerung eines digital abgetasteten Signals |
| KR20040100735A (ko) * | 2003-05-24 | 2004-12-02 | 삼성전자주식회사 | 영상보간장치 및 영상보간방법 |
| US7196642B2 (en) * | 2005-08-24 | 2007-03-27 | Seiko Epson Corporation | Circuitry and method for sampling audio data |
| US20070076804A1 (en) * | 2005-09-30 | 2007-04-05 | Texas Instruments Inc. | Image-rejecting channel estimator, method of image-rejection channel estimating and an OFDM receiver employing the same |
| US8645441B2 (en) * | 2007-08-01 | 2014-02-04 | Pentomics, Inc. | Desensitized filters |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274372A (en) * | 1992-10-23 | 1993-12-28 | Tektronix, Inc. | Sampling rate conversion using polyphase filters with interpolation |
| US5717617A (en) * | 1993-04-16 | 1998-02-10 | Harris Corporation | Rate change filter and method |
| US5617088A (en) * | 1994-01-26 | 1997-04-01 | Sony Corporation | Sampling frequency converting device and memory address control device |
| DE69428987T2 (de) * | 1994-07-25 | 2002-04-04 | Matsushita Electric Ind Co Ltd | Digital/Digital-Abtastratenumsetzer |
| EP0696848B1 (de) * | 1994-08-08 | 2000-04-05 | Micronas Intermetall GmbH | Verfahren zur digitalen Interpolation von Signalen |
| DE19743663A1 (de) * | 1997-10-02 | 1999-04-08 | Bosch Gmbh Robert | Digitales Filter |
| DE19842421A1 (de) * | 1998-09-16 | 1999-12-23 | Siemens Ag | Digitale Filterstruktur |
| US6487573B1 (en) * | 1999-03-26 | 2002-11-26 | Texas Instruments Incorporated | Multi-rate digital filter for audio sample-rate conversion |
| DE19919575C1 (de) * | 1999-04-29 | 2001-01-11 | Siemens Ag | Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor |
| DE19940926A1 (de) * | 1999-08-27 | 2001-03-01 | Bosch Gmbh Robert | Filtereinrichtung mit Kernfilter, Dezimator und Interpolator |
-
2001
- 2001-03-14 DE DE10112275A patent/DE10112275B4/de not_active Expired - Lifetime
-
2002
- 2002-03-06 US US10/091,037 patent/US6968353B2/en not_active Expired - Lifetime
- 2002-03-14 JP JP2002070737A patent/JP4249425B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020133524A1 (en) | 2002-09-19 |
| US6968353B2 (en) | 2005-11-22 |
| DE10112275B4 (de) | 2005-01-20 |
| DE10112275A1 (de) | 2002-10-02 |
| JP4249425B2 (ja) | 2009-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0469159B1 (en) | Sampling rate conversion apparatus | |
| US7409417B2 (en) | Polyphase filter with optimized silicon area | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| KR100893740B1 (ko) | 데시메이션 필터 | |
| US20060212503A1 (en) | Multi-channel sample rate conversion method | |
| JP2006345508A (ja) | デジタル信号のサンプリング周波数を変換するための方法および装置 | |
| US20080012882A1 (en) | Digital Filter and Image Processing Apparatus Using the Same | |
| JPH05235699A (ja) | サンプリング周波数変換装置 | |
| JP2002368582A (ja) | インターポーレータ | |
| JP4242362B2 (ja) | 後処理を有する信号処理装置 | |
| US6625628B1 (en) | Method and apparatus for digital filter | |
| JP2008219560A (ja) | デシメーションフィルタ | |
| CN115085693B (zh) | 一种多通道多相内插处理架构 | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| KR100548362B1 (ko) | 고차 오버 샘플링 파형 정형 필터 | |
| JP2001177413A (ja) | オーバーサンプリング処理回路およびデジタル−アナログ変換器 | |
| JPH10322164A (ja) | ディジタルフィルタ | |
| JPH0837444A (ja) | オーバサンプルディジタルフィルタ | |
| JPH0372710A (ja) | デジタル信号処理回路 | |
| Basics | AN 623: Using the DSP Builder Advanced Blockset to Implement Resampling Filters | |
| Kumar | An efficient hardware implementation of delayed signals | |
| Lin et al. | A low-complexity B-spline based digital sample rate conversion circuit architecture | |
| JPH06112769A (ja) | ディジタルフィルタ | |
| JP2012085177A (ja) | デシメータ回路及びデシメータ回路の演算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4249425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |