JP2002368582A - インターポーレータ - Google Patents

インターポーレータ

Info

Publication number
JP2002368582A
JP2002368582A JP2002070737A JP2002070737A JP2002368582A JP 2002368582 A JP2002368582 A JP 2002368582A JP 2002070737 A JP2002070737 A JP 2002070737A JP 2002070737 A JP2002070737 A JP 2002070737A JP 2002368582 A JP2002368582 A JP 2002368582A
Authority
JP
Japan
Prior art keywords
interpolation
signal sequence
input
series
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002070737A
Other languages
English (en)
Other versions
JP4249425B2 (ja
Inventor
Kurt Schmidt
シュミット クルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of JP2002368582A publication Critical patent/JP2002368582A/ja
Application granted granted Critical
Publication of JP4249425B2 publication Critical patent/JP4249425B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/17Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 (修正有) 【課題】メモリ・コストを安くして、高度の補間精度を
得ることは困難であった。今回、上記2項を両立させる
ことを目的とした。 【解決手段】インターポーレータがハーフ・バンド・フ
ィルタ、第1の多相フィルタ、第2の多相フィルタ及び
線形補間フィルタ6を含んでいる。多相フィルタ5は、
それぞれ、コントロール信号(S)によって指定される
補間時点(Δt/Tr1)の前及び後において補間を行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本出願は、2001年3月1
4日に出願されたドイツ特許出願第101 1227
5.6号に対する優先権を主張するものであり、当該出
願の全内容は、参照を通じてこれに採り入れられてい
る。
【0002】本発明は、補間時点の微調整が可能なイン
ターポーレータに関する。例えば、その種のインターポ
ーレータは、リサンプラにおいて使用されている。
【0003】
【従来の技術】該当するインターポーレータを備えたリ
サンプラが、ヨーロッパ特許公報第0665 546
A2号に開示されている。それにおいては、インターポ
ーレータが、対応する係数メモリを伴う2つのFIRフ
ィルタを含む。周知のインターポーレータにおける欠点
は、1ステージの中だけで設計されていることである。
高い精度が要求される場合には、インターポーレータの
位相ステップ・サイズが比較的小さくなければならず、
その結果、係数メモリ内に比較的多数の係数を記憶(s
tore)、即ち、各位相ステップ・サイズに関する係
数の完全なセットを記憶しなければならない。これによ
ってメモリに係るコストが高くなり、リサンプラのモノ
リシック集積化が行われる場合には、係数メモリのため
のチップ・エリアが大きくなるという結果がもたらされ
る。更に、メモリ・アクセス時間が比較的長く、その結
果として処理速度が遅くなる。
【0004】
【発明が解決しようとする課題】本発明は、メモリ・コ
ストを比較的低く抑えつつ、高い補間精度を実現するこ
とができるインターポーレータ及び補間方法を明細に記
すという目的を基礎としている。
【0005】
【課題を解決するための手段】本発明のこの目的及びそ
の他の目的は、インターポーレータに関しては特許請求
の範囲の請求項1の特徴、即ち、入力信号シーケンスの
各サンプリング周期の中央において前記入力信号シーケ
ンスの補間を行い、それにより中間信号シーケンスを生
成する第1のハーフ・バンド・フィルタ、前記コントロ
ール信号によって指定される前記補間時点の前の時点
で、可能性のある補間時点のあらかじめ決定されたパタ
ーン内にある時点において前記中間信号シーケンスの補
間を行う第1の多相フィルタ、前記コントロール信号に
よって指定される前記補間時点の後の時点で、可能性の
ある補間時点のあらかじめ決定されたパターン内にある
時点において前記中間信号シーケンスの補間を行う第2
の多相フィルタ、及び前記第1及び第2の多相フィルタ
の前記補間時点に関連する前記コントロール信号によっ
て指定される前記補間時点の位置に依存するように前記
第1及び第2の多相フィルタの補間値の間の線形補間を
行う線形補間フィルタことを通じて達成され、補間方法
に関しては請求項6の特徴、即ち、入力信号シーケンス
の各サンプリング周期の中央において前記入力信号シー
ケンスの補間を行うこと及びそれにより中間信号シーケ
ンスを生成すること、前記コントロール信号によって指
定される前記補間時点の前の時点で、可能性のある補間
時点のあらかじめ決定されたパターン内にある第1の時
点で第1の多相フィルタの前記中間信号シーケンスの補
間を行うこと及びそれぞれの場合において第1の補間値
を生成すること、前記コントロール信号によって指定さ
れる前記補間時点の後の時点に、可能性のある補間時点
のあらかじめ決定されたパターン内にある第2の時点で
第2の多相フィルタにおける前記中間信号シーケンスの
補間を行うこと及び第2の補間値を生成すること並びに
前記第1及び第2の補間時点に関連する前記コントロー
ル信号によって指定される前記補間時点の位置に依存す
るように前記第1及び第2の補間値の線形補間を行うこ
とを含むことことを通じて達成される。従属請求項は、
本発明の追加の好適な発展に関連する。
【0006】本発明は、ハーフ・バンド・フィルタ内に
おいて、入力信号シーケンスのサンプリング周期の中央
における補間を行い、それにより入力信号シーケンスの
サンプリング周期を1/2にするアプローチを基礎とし
ている。従って、同一の精度を前提とした場合には、ハ
ーフ・バンド・フィルタを上流に接続していない場合に
比べて、下流に接続される多相フィルタの位相ステップ
数が、その1/2でなければならないことになる。多相
フィルタの係数のためのメモリ・コストは、この方法に
よって既に、1/2になる。下流に接続される線形補間
から、一層のメモリ・コストの削減がもたらされる。
【0007】2つの多相フィルタが使用され、それにお
いて一方の多相フィルタが、補間時点前のあらかじめ決
定された位相ステップのパターンにおいて補間を行い、
他方の多相フィルタが、補間時点後の位相ステップのパ
ターンにおいて補間を行うという事実、そして、線形補
間フィルタが、2つの多相フィルタの2つの補間の結果
の間における線形補間を行うという事実から精度の向上
が得られる。また、線形補間が下流に接続されているこ
とから、多相フィルタの位相ステップ幅を抑えることが
可能になり、その結果、メモリ・コストが下げられる。
更に、顕著な利点として、同一の補間精度を達成する場
合に、多相フィルタ内に備えられる乗算器の数が著しく
少なくなることが挙げられる。
【0008】帯域幅を制限するために、第2のハーフ・
バンド・フィルタを上流に接続してもよい。
【0009】第1のハーフ・バンド・フィルタ内におけ
るアップ−サンプリングにもかかわらず多相フィルタ内
のプロセッシング・クロック・レートの増加を行わなく
て済むようにするため、直列配置された遅延エレメント
の第1の系列に対して第1のハーフ・バンド・フィルタ
の偶数番の出力値を供給し、直列配置された遅延エレメ
ントの第2の系列に対して第1のハーフ・バンド・フィ
ルタの奇数番の出力値を供給する。多相フィルタの乗算
器は、切り替えデバイス(マルチプレクサ)を介して、
交互に遅延エレメントの第1及び第2の系列に接続され
る。
【0010】補間時点が、多相フィルタの最後の位相ス
テップと次のサンプリング時点の間に存在する場合に
は、サンプリング周期によるシフトがなされた第1のハ
ーフ・バンド・フィルタの出力信号シーケンスを2つの
多相フィルタの一方に供給しなければならない。これ
は、切り替えデバイス(マルチプレクサ)を用いて行う
ことが可能であり、この場合においては、それが、1遅
延エレメント分のオフセットがある態様の一連の遅延エ
レメントにアクセスする。
【0011】このように、本発明のインターポーレータ
は、請求項1に記載の通り、ディジタル出力信号シーケ
ンス(y(k))を生成することを目的として、コント
ロール信号(S)によって指定される補間時点(Δt/
r1)においてディジタル入力信号シーケンス(x
(k))の補間を行うインターポーレータにおいて、そ
れぞれの場合に、前記入力信号シーケンス(x(k))
の各サンプリング周期(Tr1)の中央において前記入
力信号シーケンス(x(k))の補間を行い、それによ
り中間信号シーケンス(z(k))を生成する第1のハ
ーフ・バンド・フィルタ、前記コントロール信号(S)
によって指定される前記補間時点(Δt/Tr1)の前
の時点で、可能性のある補間時点のあらかじめ決定され
たパターン内にある時点(t)において前記中間信号
シーケンス(z(k))の補間を行う第1の多相フィル
タ、前記コントロール信号(S)によって指定される前
記補間時点(Δt/Tr1)の後の時点で、可能性のあ
る補間時点のあらかじめ決定されたパターン内にある時
点(t)において前記中間信号シーケンス(z
(k))の補間を行う第2の多相フィルタ、及び前記第
1及び第2の多相フィルタの前記補間時点(t
)に関連する前記コントロール信号(S)によって
指定される前記補間時点(Δt/Tr1)の位置に依存
するように前記第1及び第2の多相フィルタの補間値
(yPPF_L(k)、yPPF_R(k))の間の線
形補間を行う線形補間フィルタを含むことを特徴とす
る。また、請求項2記載のインターポーレータは、請求
項1記載のインターポーレータにおいて、少なくとも1
つの第2のハーフ・バンド・フィルタが前記第1のハー
フ・バンド・フィルタの上流に接続されており、前記第
1のハーフ・バンド・フィルタの伝達関数(H
(f))が概略で一定となる周波数範囲への帯域制限
を行うことを特徴とする。また、請求項3記載のインタ
ーポーレータは、請求項1記載のインターポーレータに
おいて、前記多相フィルタが、それぞれの場合において
直列に配置された複数の遅延エレメントの系列及び複数
の乗算器を有し、前記乗算器の第1の入力は、それぞれ
の場合において割り当て済みの切り替えデバイスを介し
て、割り当て済みの遅延エレメントの入力若しくは出力
に接続され得ることを特徴とする。また、請求項4記載
のインターポーレータは、請求項1記載のインターポー
レータにおいて、前記多相フィルタが、それぞれの場合
において直列に配置された複数の遅延エレメントの第1
の系列であって、それに対して中間信号シーケンスの奇
数番の値(z(2k+1))が供給される第1の系列、
直列に配置された複数の遅延エレメントの第2の系列で
あって、それに対して中間信号シーケンスの偶数番の値
(z(2k))が供給される第2の系列及び複数の乗算
器であって、その第1の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第1
の系列及び前記第2の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る。また、請求項5記載のインターポーレータは、請求
項3記載のインターポーレータにおいて、前記乗算器の
第2の入力が、係数メモリに接続されており、それにお
いて、コントロール信号(S)に依存するように、それ
ぞれの切り替えデバイスに関する補間時点(t
)に関連付けされた係数(a、b、c、d)が選択
されることを特徴とする。本発明の方法は、請求項6記
載の通り、コントロール信号(S)によって指定される
補間時点(Δt/Tr1)においてディジタル入力信号
シーケンス(x(k))の補間を行うことによってディ
ジタル出力信号シーケンス(y(k))を生成する補間
方法において、それぞれの場合に、前記入力信号シーケ
ンス(x(k))の各サンプリング周期(Tr1)の中
央において前記入力信号シーケンス(x(k))の補間
を行うこと及びそれにより中間信号シーケンス(z
(k))を生成すること、前記コントロール信号(S)
によって指定される前記補間時点(Δt/Tr1)の前
の時点で、可能性のある補間時点のあらかじめ決定され
たパターン内にある第1の時点(t)で第1の多相フ
ィルタの前記中間信号シーケンス(z(k))の補間を
行うこと及びそれぞれの場合において第1の補間値(y
PPF_L(k))を生成すること、前記コントロール
信号(S)によって指定される前記補間時点(Δt/T
r1)の後の時点に、可能性のある補間時点のあらかじ
め決定されたパターン内にある第2の時点(t)で第
2の多相フィルタにおける前記中間信号シーケンス(z
(k))の補間を行うこと及び第2の補間値(y
PPF_R(k))を生成すること並びに前記第1及び
第2の補間時点(t、t)に関連する前記コントロ
ール信号(S)によって指定される前記補間時点(Δt
/Tr1)の位置に依存するように前記第1及び第2の
補間値(yPPF_L(k)、yPPF_R(k))の
線形補間を行うことを含むことを特徴とする。また、請
求項7記載の方法は、請求項6記載の方法において、前
記第2の時点(t)が前記中間信号シーケンス(z
(k))のサンプリング時点と一致する場合に、前記第
2の補間値(yPPF_R(k))の生成に関する補間
が、サンプリング周期(Tr2)によるシフトが行われ
た中間信号シーケンス(z(k+1))を基礎としても
たらされることを特徴とする。また、請求項8記載のイ
ンターポーレータは、請求項2記載のインターポーレー
タにおいて、前記多相フィルタが、それぞれの場合にお
いて直列に配置された複数の遅延エレメントの系列及び
複数の乗算器を有し、前記乗算器の第1の入力は、それ
ぞれの場合において割り当て済みの切り替えデバイスを
介して、割り当て済みの遅延エレメントの入力又は出力
に接続され得ることを特徴とする。また、請求項9記載
のインターポーレータは、請求項2記載のインターポー
レータにおいて、前記多相フィルタが、それぞれの場合
において直列に配置された複数の遅延エレメントの第1
の系列であって、それに対して中間信号シーケンスの奇
数番の値(z(2k+1))が供給される第1の系列、
直列に配置された複数の遅延エレメントの第2の系列で
あって、それに対して中間信号シーケンスの偶数番の値
(z(2k))が供給される第2の系列及び複数の乗算
器であって、その第1の入力が、それぞれの場合におい
て割り当て済みの切り替えデバイスを介して、前記第1
の系列及び前記第2の系列のうちの一方の遅延エレメン
トに接続され得る複数の乗算器を有することを特徴とす
る。
【0012】
【発明の実施の形態】以下、本発明の例として示す実施
の形態について、図面を参照して詳細に説明する。図1
は、本発明によるインターポーレータ1のブロック図を
表している。ディジタル入力信号シーケンスx(k)
は、オプションの1つとして、切り替えデバイス(マル
チプレクサMUX)2を介し、第1のハーフ・バンド・
フィルタ(HBF)3に直接渡すことも可能であり、
また第2のハーフ・バンド・フィルタ(HBF)4を
介して間接的に第1のハーフ・バンド・フィルタ3に渡
すこともできる。第2のハーフ・バンド・フィルタ4
は、伝達関数H(f)を有し、サンプリング・レート
を変更しない(アップ−サンプリング・ファクタup
=1)。第1のハーフ・バンド・フィルタ3は、伝達関
数H(f)を有し、因数を2としてサンプリング・レ
ートを増加させる(アップ−サンプリング・ファクタu
=2)。第1のハーフ・バンド・フィルタ3は、中
間信号シーケンスz(k)を生成する。
【0013】第1のハーフ・バンド・フィルタ3の下流
には、多相フィルタ(PPF)5が接続されている。図
4を参照するとわかるが、多相フィルタ5は、第1の多
相フィルタ5a及び第2の多相フィルタ5bに更に分割
され、それぞれの場合において、伝達関数H(f)を
有し、例えば、因数を128(アップ−サンプリング・
ファクタup=3)としてサンプリング・レートを増
加させる。
【0014】多相フィルタ5の下流には、伝達関数H
(f)を有する線形補間フィルタ(LINT)6が接続
されている。出力信号シーケンスy(k)は、この線形
補間フィルタ6の出力において得られる。
【0015】図2は、入力信号シーケンスx(k)の−
帯域幅に関する−許容スペクトルIn(f)を、第1の
ハーフ・バンド・フィルタ3の伝達関数H(f)、多
相フィルタ5の伝達関数H(f)及び線形補間フィル
タ6の伝達関数H(f)とともに示している。出力信
号シーケンスy(k)のスペクトルOut(f)は、入
力スペクトルIn(f)に伝達関数H(f)、H
(f)及びH(f)を乗ずることによって生成され
る。この場合においては、切り替えデバイス2が、第2
のハーフ・バンド・フィルタ4をバイパスするように切
り替えられている。
【0016】周知のように、ハーフ・バンド・フィルタ
3の伝達関数H(f)は、f/f r2=0.25に関
して対称であり、0.31・fr1又は0.115f
r2において勾配が始まる。これにおいて、fr1は、
入力信号シーケンスx(k)のサンプリング周期であ
り、fr2は、第1のハーフ・バンド・フィルタ3の出
力における中間信号シーケンスz(k)のサンプリング
周期である。入力信号シーケンスx(k)のフーリエ変
換が間隔fr1において周期的に繰り返されるのに対
し、伝達関数H(f)は、間隔fr2において周期的
に繰り返される。
【0017】多相フィルタ5の伝達関数H(f)は、
同様に0.31・fr1又は0.115・fr2におい
て開始し、fr3=128・fr2において周期性を呈
する勾配を有する。寄生パスバンドが間に挟まれる形で
生じるが、それらは第1のハーフ・バンド・フィルタ3
の伝達関数H(f)がブロックするスペクトル範囲内
に落ちる。伝達関数H(f)のタスクには、H
(f)の反復スペクトルの抑圧が含まれている。
【0018】線形補間フィルタ6の伝達関数H(f)
は、連続的に下がり、f/fr3=1においてゼロ・ポ
イントに到達する。従って、線形補間フィルタ6の伝達
関数H(f)は、f/fr3=1において伝達関数H
(f)及びH(f)のパスバンドが一致する状態を
ブロックする。入力信号シーケンスx(k)の帯域幅f
passが0.31・fr1より小さい限り、入力信号
シーケンスx(k)が、ひずみならびに干渉を受けるこ
とのない形で出力信号シーケンスy(k)に写像され
る。
【0019】入力信号シーケンスx(k)が帯域制限を
受けていない場合には、図3にその伝達関数H(f)
を示した第2のハーフ・バンド・フィルタ4が上流に接
続される。この第2のハーフ・バンド・フィルタ4の伝
達関数H(f)は、0.19・fr1において開始
し、0.31・fr1においてゼロ・ポイントに到達す
る勾配を有する。従って、第2のハーフ・バンド・フィ
ルタ4は、第1のハーフ・バンド・フィルタ3の伝達関
数H(f)が一定になる周波数範囲に帯域の制限を行
う。
【0020】図4は、第2のハーフ・バンド・フィルタ
4及び切り替えデバイス2を除いた、インターポーレー
タ1の、幾分か詳細なブロック図を示している。図4を
参照すると、第1の多相フィルタ5a及び第2の多相フ
ィルタ5bが、第1のハーフ・バンド・フィルタ3の下
流に接続されており、第1の多相フィルタ5aの補間値
PPF_L(k)及び第2の多相フィルタ5bの補間
値yPPF_R(k)が、ともに線形補間フィルタ6に
供給されていることがわかる。入力信号シーケンスx
(k)のサンプリング周期Tr1=1/fr1に相対的
な補間時点Δt/Tr1は、タイマ7が生成するコント
ロール信号Sによって指定される。
【0021】本発明による補間方法について、図5を参
照して説明する。時間の関数として表されるアナログ信
号が、時点k・Tr1においてサンプリングされる。こ
れらのサンプルは、入力信号シーケンスx(k)を構成
する。入力信号シーケンスx(k)は、中黒の丸によっ
て図5に示されている。図示の例においては、サンプリ
ング時点が、リサンプラによって少なくなるように意図
されている。つまり、図5に図示されているように、サ
ンプリング時点間の間隔は、出力信号シーケンスy
(k)の方が大きくなる。インターポーレータ1のタス
クは、出力信号シーケンスy(k)のサンプリング時点
における振幅値を、これらは斜方形を用いて図5に示さ
れ、入力信号シーケンスx(k)から補間することであ
る。入力信号シーケンスx(k)の先行するサンプリン
グ時点を基準とした補間時点Δt/T r1が、タイマ7
により、コントロール信号Sの形でインターポーレータ
1に伝えられる。更に、入力信号シーケンスx(k)
の、それぞれのサンプリング間隔内において、出力信号
シーケンスy(k)の値の補間を行うべきか否かを示す
イネーブル信号Eも送られる。
【0022】補間が行われる間の本発明による手順は、
次のようになる。即ち、第1のハーフ・バンド・フィル
タ3において、それぞれの場合に、入力信号シーケンス
x(k)の各サンプリング周期Tr1の中央における補
間が実行され、中間信号シーケンスz(k)が生成され
る。補間が、必ずサンプリング周期Tr1の中央におい
てもたらされることから、言い換えると入力信号シーケ
ンスx(k)に対して常に同一となる位相シフトを伴う
ことから、ハーフ・バンド・フィルタ3が固定係数を伴
って動作可能な限りはハーフ・バンド・フィルタ3の複
雑性が制限される。しかしながら、位相ステップ・サイ
ズTr3が同一であることを前提とすれば、中間信号シ
ーケンスz(k)のサンプリング周期Tr2に関する位
相ステップ数が、入力信号シーケンスx(k)のサンプ
リング周期Tr1に関する位相ステップ数の1/2にし
かならない。従って、多相フィルタ5a及び5bの係数
メモリ内に用意しておかなければならない係数の数がわ
ずか1/2となり、それは、同一精度であればメモリの
コストが1/2になることを意味する。更に、多相フィ
ルタ5a及び5b内において必要とされる乗算器の数が
はるかに少なくなる。
【0023】第1の多相フィルタ5aは、コントロール
信号Sによって指定される補間時点Δtの前の時点t
において中間信号シーケンスz(k)の補間を行うが、
この補間時点tは、多相フィルタについてあらかじめ
決定された、可能性のある補間時点のパターン内に含ま
れている。これに対して、第2の多相フィルタ5bは、
コントロール信号Sによって指定される補間時点Δtの
後の時点tにおいて中間信号シーケンスz(k)の補
間を行うが、この補間時点は、あらかじめ決定された、
可能性のある補間時点のパターン内に含まれている。
【0024】最後に、それぞれt及びtにおいて求
められたこれら2つの補間値yPP F_L及びy
PPF_Rの間の線形補間が、線形補間フィルタ6によ
ってもたらされる。続いて行われる線形補間により、最
終的な補間値yLINTが求められる。
【0025】図7は、多相フィルタ5aの実施の形態を
例示しており、多相フィルタ5bについてもこれと同様
になる。図を参照すると、一連の遅延エレメント(レジ
スタ)8a、8b、8c及び8dが備わっていることが
わかる。ここでは、4つの遅延エレメント8a〜8dだ
けを備えた非常に簡略化された例を示した。遅延エレメ
ント8a〜8dは、それぞれ切り替えデバイス(マルチ
プレクサMUX)9a、9b、9c及び9dを介して、
対応する乗算器11a、11b、11c及び11dのそ
れぞれの第1の入力10a、10b、10c及び10d
に接続される。乗算器11a、11b、11c及び11
dのそれぞれの第2の入力12a、12b、12c及び
12dは、係数メモリ13a、13b、13c及び13
dに接続されている。コントロール信号t/T
r2は、多相フィルタ5aが補間を行うべき位相ステッ
プを指定する。
【0026】図5及び図7に例示した、非常に簡略化し
た実施の形態においては、中間信号シーケンスz(k)
のサンプリング周期Tr2が8つの位相ステップに更に
分割されており、言い換えるとそれは、多相フィルタ5
aが、可能性のある8つの補間時点のパターンで補間を
行うことができるということになる。従って、図6の左
端に示されているように、位相ステップ数を3ビットで
表すことができる。可能性のある8つの位相ステップの
それぞれに関して、それぞれの場合に関連付けされた係
数が係数メモリ13a〜13dから選択される。例を示
せば、位相ステップ001の場合には、乗算器11a用
に係数aが選択され、乗算器11b用に係数bが選
択され、乗算器12c用に係数cが選択され、乗算器
12d用に係数dが選択される。最後の、7番目の位
相ステップ111の場合においては、係数のセット
、b、c及びdが選択される。これら2つの
多相フィルタ5a及び5bは、図5を参照するとわかる
ように、それぞれの場合に、隣接する補間時点において
補間を行う。
【0027】独特な特徴が現れるケースがあり、中間信
号シーケンスz(k)のサンプリング間隔の最後の位相
ステップにおいて、即ち、この例であれば7番目の位相
ステップ111で、多相フィルタ5aは補間を行うが、
多相フィルタ5bは、既に、中間信号シーケンスz
(k)の、その後に続く次のサンプリング間隔の最初の
位相ステップ000において補間を行っている。図7に
例示した実施の形態においては、最初の位相ステップ0
00に関して、それぞれの場合に係数メモリ13a〜1
3dから、中間信号シーケンスの最後のサンプルと相対
的な位相シフトを行わない係数0を読み出すことによっ
てこの問題を解決している。しかしながら、中間信号シ
ーケンスの次のサンプルz(k+1)は、切り替えデバ
イス9a〜9dを介してアクセスされる。図6を参照す
るとわかるが、多相フィルタ5bの係数が、それぞれの
場合に、多相フィルタ5aの係数に対して1位相ステッ
プだけ循環シフトされており、即ち、多相フィルタ5a
に係数のセットa、b、c 及びdが割り当てら
れる場合には、既に、多相フィルタ5bには、係数0、
1、0、0が割り当てられている。
【0028】乗算器11a〜11dの出力は、従来的な
方法で加算器14に渡される。加算器14の出力15
は、線形補間フィルタ6に接続されている。
【0029】図8は、多相フィルタ5a及び5bそれぞ
れの第2の例とする実施の形態を示している。中間信号
シーケンスz(k)のサンプリング・レートfr2は、
入力信号シーケンスx(k)のサンプリング・レートf
r1の2倍の大きさである。従って、図7に例示した多
相フィルタ5a及び5bの実施の形態は、2倍のクロッ
ク・レートで動作しなければならないことになる。しか
しながら、インターポーレータ1内において統一された
クロック・レートを使用すると有利である。これを達成
するため、図8に例示した実施の形態においては、遅延
エレメント8a、8b、8c...が、2つの系列16
及び17にそれぞれ配置されている。第1のハーフ・バ
ンド・フィルタ3の奇数番の出力値、つまり中間信号シ
ーケンスの奇数番の値z(2k+1)は、遅延エレメン
ト8a、8cの第1の系列17に送られる。これに対し
て、第1のハーフ・バンド・フィルタ3の偶数番の出力
値、つまり中間信号シーケンスの偶数番の値z(2k)
は、遅延エレメント8b...を含む第2の系列16に
渡される。続いて、クロックfr1を伴う遅延エレメン
ト8a、8b、8cの2つの系列16及び17をクロッ
クすることができる。それぞれの場合における中間信号
シーケンスz(k)の値が、既に、2つの系列16及び
17に割り当てられていることから、切り替えデバイス
9a〜9dの接続割り当ては、図8に示されているよう
な形に修正されることになる。それぞれの場合におい
て、切り替えデバイス9a〜9dの一方の入力が第1の
系列17に接続され、切り替えデバイス9a〜9dの他
方の入力が第2の系列16に接続される。
【0030】図9は、線形補間フィルタ6の手順を示し
ている。多相フィルタ5aは、補間値y
PPF_L(k)を生成する。多相フィルタ5bは、補
間値yPPF_R(k)を生成する。多相フィルタ5b
は、補間値yLINT(k)を生成する。線形補間フィ
ルタ6は、その時点で有効な時間オフセットΔt/T
r3に従って補間を行い(図5及び9参照)、その結果
として最終的な補間値yLINT(k)が求められる。
【0031】コントロール信号Sの解釈においては、最
上位ビットが、サンプリング間隔T r1の前半において
補間が行われるか、あるいは後半において補間が行われ
るかについて決定し、一連の中位のビットが、多相フィ
ルタ5a及び5bの位相ステップを定義し、まだ考慮さ
れていない最下位ビットが、線形補間フィルタ6をドラ
イブするといった態様でその手順を考えることができ
る。
【0032】本発明は、例示した実施の形態に限定され
ることなく、例えば、多相フィルタ5a及び5bの別の
実施の形態においても使用することが可能である。
【図面の簡単な説明】
【図1】 本発明によるインターポーレータのブロック
図である。
【図2】 入力信号及び出力信号のスペクトルを、第1
のハーフ・バンド・フィルタ、多相フィルタ及び線形補
間フィルタの伝達関数とともに示した説明図である。
【図3】 入力信号及び出力信号のスペクトルを、第2
のハーフ・バンド・フィルタ、第1のハーフ・バンド・
フィルタ、多相フィルタ及び線形補間フィルタの伝達関
数とともに示した説明図である。
【図4】 本発明によるインターポーレータの別のブロ
ック図である。
【図5】 本発明による補間方法を説明するための説明
図である。
【図6】 2つの多相フィルタの係数を位相ステップの
関数として示した説明図である。
【図7】 本発明によるインターポーレータの多相フィ
ルタの、第1の例として示した実施の形態のブロック図
である。
【図8】 本発明によるインターポーレータの多相フィ
ルタの、第2の例として示した実施の形態のブロック図
である。
【図9】 線形補間を説明するための説明図である。
【符号の説明】
1 インターポーレータ 2 切り替えデバイス 3 第1のハーフ・バンド・フィルタ 4 第2のハーフ・バンド・フィルタ 5 多相フィルタ 5a 第1の多相フィルタ 5b 第2の多相フィルタ 6 線形補間フィルタ 8a 遅延エレメント(レジスタ) 8b 遅延エレメント(レジスタ) 8c 遅延エレメント(レジスタ) 8d 遅延エレメント(レジスタ) 9a 切り替えデバイス(マルチプレクサMUX) 9b 切り替えデバイス(マルチプレクサMUX) 9c 切り替えデバイス(マルチプレクサMUX) 9d 切り替えデバイス(マルチプレクサMUX) 10a 乗算器の第一の入力 10b 乗算器の第一の入力 10c 乗算器の第一の入力 10d 乗算器の第一の入力 11a 乗算器 11b 乗算器 11c 乗算器 11d 乗算器 12a 乗算器の第二の入力 12b 乗算器の第二の入力 12c 乗算器の第二の入力 12d 乗算器の第二の入力 13a 係数メモリ 13b 係数メモリ 13c 係数メモリ 13d 係数メモリ 14 加算器(summer) 16 遅延エレメントの第2の系列 17 遅延エレメントの第1の系列
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クルト シュミット ドイツ,グラフィング D−85567,ディ ートリヒ−ボンホエッフェル−シュトラー セ 2

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル出力信号シーケンス(y
    (k))を生成することを目的として、コントロール信
    号(S)によって指定される補間時点(Δt/T r1
    においてディジタル入力信号シーケンス(x(k))の
    補間を行うインターポーレータにおいて、 それぞれの場合に、前記入力信号シーケンス(x
    (k))の各サンプリング周期(Tr1)の中央におい
    て前記入力信号シーケンス(x(k))の補間を行い、
    それにより中間信号シーケンス(z(k))を生成する
    第1のハーフ・バンド・フィルタ、 前記コントロール信号(S)によって指定される前記補
    間時点(Δt/Tr1)の前の時点で、可能性のある補
    間時点のあらかじめ決定されたパターン内にある時点
    (t)において前記中間信号シーケンス(z(k))
    の補間を行う第1の多相フィルタ、 前記コントロール信号(S)によって指定される前記補
    間時点(Δt/Tr1)の後の時点で、可能性のある補
    間時点のあらかじめ決定されたパターン内にある時点
    (t)において前記中間信号シーケンス(z(k))
    の補間を行う第2の多相フィルタ、及び前記第1及び第
    2の多相フィルタの前記補間時点(t、t)に関連
    する前記コントロール信号(S)によって指定される前
    記補間時点(Δt/Tr1)の位置に依存するように前
    記第1及び第2の多相フィルタの補間値(yPPF_L
    (k)、yPPF_R(k))の間の線形補間を行う線
    形補間フィルタを含むことを特徴とするインターポーレ
    ータ。
  2. 【請求項2】 少なくとも1つの第2のハーフ・バンド
    ・フィルタが前記第1のハーフ・バンド・フィルタの上
    流に接続されており、前記第1のハーフ・バンド・フィ
    ルタの伝達関数(H(f))が概略で一定となる周波
    数範囲への帯域制限を行うことを特徴とする請求項1記
    載のインターポーレータ。
  3. 【請求項3】 前記多相フィルタが、それぞれの場合に
    おいて直列に配置された複数の遅延エレメントの系列及
    び複数の乗算器を有し、前記乗算器の第1の入力は、そ
    れぞれの場合において割り当て済みの切り替えデバイス
    を介して、割り当て済みの遅延エレメントの入力若しく
    は出力に接続され得ることを特徴とする請求項1記載の
    インターポーレータ。
  4. 【請求項4】 前記多相フィルタが、それぞれの場合に
    おいて直列に配置された複数の遅延エレメントの第1の
    系列であって、それに対して中間信号シーケンスの奇数
    番の値(z(2k+1))が供給される第1の系列、直
    列に配置された複数の遅延エレメントの第2の系列であ
    って、それに対して中間信号シーケンスの偶数番の値
    (z(2k))が供給される第2の系列及び複数の乗算
    器であって、その第1の入力が、それぞれの場合におい
    て割り当て済みの切り替えデバイスを介して、前記第1
    の系列及び前記第2の系列のうちの一方の遅延エレメン
    トに接続され得る複数の乗算器を有することを特徴とす
    る請求項1記載のインターポーレータ。
  5. 【請求項5】 前記乗算器の第2の入力が、係数メモリ
    に接続されており、それにおいて、コントロール信号
    (S)に依存するように、それぞれの切り替えデバイス
    に関する補間時点(t、t)に関連付けされた係数
    (a、b、c、d)が選択されることを特徴とする請求
    項3記載のインターポーレータ。
  6. 【請求項6】 コントロール信号(S)によって指定さ
    れる補間時点(Δt/Tr1)においてディジタル入力
    信号シーケンス(x(k))の補間を行うことによって
    ディジタル出力信号シーケンス(y(k))を生成する
    補間方法において、 それぞれの場合に、前記入力信号シーケンス(x
    (k))の各サンプリング周期(Tr1)の中央におい
    て前記入力信号シーケンス(x(k))の補間を行うこ
    と及びそれにより中間信号シーケンス(z(k))を生
    成すること、 前記コントロール信号(S)によって指定される前記補
    間時点(Δt/Tr1)の前の時点で、可能性のある補
    間時点のあらかじめ決定されたパターン内にある第1の
    時点(t)で第1の多相フィルタの前記中間信号シー
    ケンス(z(k))の補間を行うこと及びそれぞれの場
    合において第1の補間値(yPPF_L(k))を生成
    すること、 前記コントロール信号(S)によって指定される前記補
    間時点(Δt/Tr1)の後の時点に、可能性のある補
    間時点のあらかじめ決定されたパターン内にある第2の
    時点(t)で第2の多相フィルタにおける前記中間信
    号シーケンス(z(k))の補間を行うこと及び第2の
    補間値(yPPF_R(k))を生成すること並びに前
    記第1及び第2の補間時点(t、t)に関連する前
    記コントロール信号(S)によって指定される前記補間
    時点(Δt/Tr1)の位置に依存するように前記第1
    及び第2の補間値(yPPF_L(k)、yPPF_R
    (k))の線形補間を行うことを含むことを特徴とする
    方法。
  7. 【請求項7】 前記第2の時点(t)が前記中間信号
    シーケンス(z(k))のサンプリング時点と一致する
    場合に、前記第2の補間値(yPPF_R(k))の生
    成に関する補間が、サンプリング周期(Tr2)による
    シフトが行われた中間信号シーケンス(z(k+1))
    を基礎としてもたらされることを特徴とする請求項6記
    載の方法。
  8. 【請求項8】 前記多相フィルタが、それぞれの場合に
    おいて直列に配置された複数の遅延エレメントの系列及
    び複数の乗算器を有し、前記乗算器の第1の入力は、そ
    れぞれの場合において割り当て済みの切り替えデバイス
    を介して、割り当て済みの遅延エレメントの入力又は出
    力に接続され得ることを特徴とする請求項2記載のイン
    ターポーレータ。
  9. 【請求項9】 前記多相フィルタが、それぞれの場合に
    おいて直列に配置された複数の遅延エレメントの第1の
    系列であって、それに対して中間信号シーケンスの奇数
    番の値(z(2k+1))が供給される第1の系列、直
    列に配置された複数の遅延エレメントの第2の系列であ
    って、それに対して中間信号シーケンスの偶数番の値
    (z(2k))が供給される第2の系列及び複数の乗算
    器であって、その第1の入力が、それぞれの場合におい
    て割り当て済みの切り替えデバイスを介して、前記第1
    の系列及び前記第2の系列のうちの一方の遅延エレメン
    トに接続され得る複数の乗算器を有することを特徴とす
    る請求項2記載のインターポーレータ。
  10. 【請求項10】 前記乗算器の第2の入力が、係数メモ
    リに接続されており、それにおいて、コントロール信号
    (S)に依存するように、それぞれの切り替えデバイス
    に関する補間時点(t、t)に関連付けされた係数
    (a、b、c、d)が選択されることを特徴とする請求
    項4記載のインターポーレータ。
JP2002070737A 2001-03-14 2002-03-14 インターポーレータ Expired - Lifetime JP4249425B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10112275A DE10112275B4 (de) 2001-03-14 2001-03-14 Interpolator
DE10112275.6 2001-03-14

Publications (2)

Publication Number Publication Date
JP2002368582A true JP2002368582A (ja) 2002-12-20
JP4249425B2 JP4249425B2 (ja) 2009-04-02

Family

ID=7677443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070737A Expired - Lifetime JP4249425B2 (ja) 2001-03-14 2002-03-14 インターポーレータ

Country Status (3)

Country Link
US (1) US6968353B2 (ja)
JP (1) JP4249425B2 (ja)
DE (1) DE10112275B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245237B2 (en) * 2002-09-17 2007-07-17 Intel Corporation Digital sampling rate conversion using a poly-phase filter and a polynomial interpolator
DE10303248B8 (de) * 2003-01-28 2011-04-14 Rohde & Schwarz Gmbh & Co. Kg Signalverzögerungseinrichtung und Verfahren zur dynamischen Verzögerung eines digital abgetasteten Signals
KR20040100735A (ko) * 2003-05-24 2004-12-02 삼성전자주식회사 영상보간장치 및 영상보간방법
US7196642B2 (en) * 2005-08-24 2007-03-27 Seiko Epson Corporation Circuitry and method for sampling audio data
US20070076804A1 (en) * 2005-09-30 2007-04-05 Texas Instruments Inc. Image-rejecting channel estimator, method of image-rejection channel estimating and an OFDM receiver employing the same
US8645441B2 (en) * 2007-08-01 2014-02-04 Pentomics, Inc. Desensitized filters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274372A (en) * 1992-10-23 1993-12-28 Tektronix, Inc. Sampling rate conversion using polyphase filters with interpolation
US5717617A (en) * 1993-04-16 1998-02-10 Harris Corporation Rate change filter and method
US5617088A (en) * 1994-01-26 1997-04-01 Sony Corporation Sampling frequency converting device and memory address control device
DE69428987T2 (de) * 1994-07-25 2002-04-04 Matsushita Electric Ind Co Ltd Digital/Digital-Abtastratenumsetzer
EP0696848B1 (de) * 1994-08-08 2000-04-05 Micronas Intermetall GmbH Verfahren zur digitalen Interpolation von Signalen
DE19743663A1 (de) * 1997-10-02 1999-04-08 Bosch Gmbh Robert Digitales Filter
DE19842421A1 (de) * 1998-09-16 1999-12-23 Siemens Ag Digitale Filterstruktur
US6487573B1 (en) * 1999-03-26 2002-11-26 Texas Instruments Incorporated Multi-rate digital filter for audio sample-rate conversion
DE19919575C1 (de) * 1999-04-29 2001-01-11 Siemens Ag Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
DE19940926A1 (de) * 1999-08-27 2001-03-01 Bosch Gmbh Robert Filtereinrichtung mit Kernfilter, Dezimator und Interpolator

Also Published As

Publication number Publication date
US20020133524A1 (en) 2002-09-19
US6968353B2 (en) 2005-11-22
DE10112275B4 (de) 2005-01-20
DE10112275A1 (de) 2002-10-02
JP4249425B2 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
EP0469159B1 (en) Sampling rate conversion apparatus
US7409417B2 (en) Polyphase filter with optimized silicon area
JPH0828649B2 (ja) ディジタルフィルタ
KR100893740B1 (ko) 데시메이션 필터
US20060212503A1 (en) Multi-channel sample rate conversion method
JP2006345508A (ja) デジタル信号のサンプリング周波数を変換するための方法および装置
US20080012882A1 (en) Digital Filter and Image Processing Apparatus Using the Same
JPH05235699A (ja) サンプリング周波数変換装置
JP2002368582A (ja) インターポーレータ
JP4242362B2 (ja) 後処理を有する信号処理装置
US6625628B1 (en) Method and apparatus for digital filter
JP2008219560A (ja) デシメーションフィルタ
CN115085693B (zh) 一种多通道多相内插处理架构
JP2628506B2 (ja) ディジタルフィルタ
JP3258938B2 (ja) デシメーションフィルタ
KR100548362B1 (ko) 고차 오버 샘플링 파형 정형 필터
JP2001177413A (ja) オーバーサンプリング処理回路およびデジタル−アナログ変換器
JPH10322164A (ja) ディジタルフィルタ
JPH0837444A (ja) オーバサンプルディジタルフィルタ
JPH0372710A (ja) デジタル信号処理回路
Basics AN 623: Using the DSP Builder Advanced Blockset to Implement Resampling Filters
Kumar An efficient hardware implementation of delayed signals
Lin et al. A low-complexity B-spline based digital sample rate conversion circuit architecture
JPH06112769A (ja) ディジタルフィルタ
JP2012085177A (ja) デシメータ回路及びデシメータ回路の演算方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4249425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term