KR20050013180A - 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터 - Google Patents

디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터

Info

Publication number
KR20050013180A
KR20050013180A KR10-2005-7000649A KR20057000649A KR20050013180A KR 20050013180 A KR20050013180 A KR 20050013180A KR 20057000649 A KR20057000649 A KR 20057000649A KR 20050013180 A KR20050013180 A KR 20050013180A
Authority
KR
South Korea
Prior art keywords
filter
unit
pass
digital filter
filters
Prior art date
Application number
KR10-2005-7000649A
Other languages
English (en)
Inventor
고야나기유키오
Original Assignee
유겐가이샤 뉴로솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유겐가이샤 뉴로솔루션 filed Critical 유겐가이샤 뉴로솔루션
Publication of KR20050013180A publication Critical patent/KR20050013180A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/026—Averaging filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Networks Using Active Elements (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

소정의 기본적인 수치열을 필터 계수로 하는 기본 유닛 필터에 기초하여, 중심 주파수(Fc)가 공통의 통과대역을 가지는 고역 통과 유닛 필터 H15와 저역 통과 유닛 필터 L13를 만들고, 이들을 종속 접속하여 대역 통과 필터를 설계함으로써, 수 종류의 유닛 필터를 조합한 특성치끼리의 상쇄에 의해 필요한 주파수 대역을 뽑아내도록 하지 않고, 고역 통과 유닛 필터 H15와 저역 통과 유닛 필터 L13의 종속 접속만으로, 서로 중첩된 부분을 대역 통과 필터의 통과대역으로서 추출 가능하도록 한다.

Description

디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램, 디지털 필터 {DIGITAL FILTER DESIGNING METHOD, DIGITAL FILTER DESIGNING PROGRAM, DIGITAL FILTER}
통신, 계측, 음성·화상 신호 처리, 의료, 지진학 등의 여러 가지 분야에서 제공되고 있는 각종 전자 기기에서는 그 내부에서 무엇인가 디지털 신호 처리를 행하고 있는 것이 보통이다. 디지털 신호 처리의 가장 중요한 기본 조작에, 각종 신호나 잡음이 혼재하고 있는 입력 신호 중에서 필요한 주파수 대역의 신호만을 꺼내는 필터링 처리가 있다. 이를 위해, 디지털 신호 처리를 행하는 전자 기기에서는, 디지털 필터가 이용되는 경우가 많다.
디지털 필터로는 IIR(Infinite Impulse Response: 무한길이 임펄스 응답) 필터나 FIR(Finite Impulse Response: 유한길이 임펄스 응답) 필터가 많이 이용된다. 이 중 FIR 필터는 복수 개의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각탭의 신호를 각각 수 배로 한 후, 가산하여 출력하는 타입의 필터이며, 다음과 같은 이점을 가진다. 첫째, FIR 필터의 전달 함수의 극은 z 평면의 원점에만 있으므로 회로는 항상 안정하다. 둘째, 완전히 정확한 직선 위상 특성을 실현할 수 있다.
필터를 통과대역과 저지대역의 배치에 따라 분류하면, 주로 저역 통과 필터, 고역 통과 필터, 대역 통과 필터, 대역 소거 필터의 4개로 나눌 수 있다. IIR 필터나 FIR 필터로 기본이 되는 것은 저역 통과 필터이며, 그 외의 고역 통과 필터, 대역 통과 필터, 대역 소거 필터는 저역 통과 필터로부터 주파수 변환 등의 처리를 행함으로써 유도된다.
종래, 기본이 되는 저역 통과 필터를 설계할 때는 샘플링 주파수와 절단 주파수의 비율을 기초로 창 함수나 체비세브(Chevishev) 근사법 등을 사용한 컨벌루션 연산 등을 행함으로써, FIR 필터의 각 탭에 대한 계수를 구한다. 그리고, 그 구한 필터 계수를 사용하여 시뮬레이션을 행함으로써 주파수 특성을 확인하면서 계수치를 적절히 수정하고, 필요로 하는 특성의 저역 통과 필터를 얻고 있었다.
또, 고역 통과 필터, 대역 통과 필터, 대역 소거 필터 등의 다른 필터를 설계할 때는, 먼저 전술한 같은 순서로 기본으로 되는 저역 통과 필터를 복수 설계한다. 그리고, 이들을 조합시켜 주파수 변환 등의 조작을 행함으로써, 원하는 주파수 특성을 가지는 FIR 필터를 설계하고 있었다.
그러나, 상기 종래의 필터 설계법에서는 숙련된 기술자가 시간과 수고를 들여 설계할 필요가 있고, 원하는 특성의 FIR 필터를 용이하게는 설계할 수 없다는문제가 있었다.
또, 설령 원하는 특성에 가까운 FIR 필터를 설계할 수 있다고 해도, 설계된 필터의 탭수는 방대해지고, 게다가 그 계수치는 매우 복잡하고 랜덤인 값으로 된다. 그러므로, 그 탭수 및 계수치를 실현하기 위해서는 대규모 회로 구성(가산기, 승산기)이 필요하게 된다는 문제도 있었다. 또, 설계된 FIR 필터를 실제로 사용할 때, 그 연산량이 매우 많아지고, 처리 부하가 가중되는 문제도 있었다.
그래서 본 출원인은 이와 같은 문제점을 감안하여, 원하는 주파수 특성을 가지는 FIR 디지털 필터를 간이적으로 설계할 수 있고, 또한 희망하는 주파수 특성을 작은 회로 규모로 고정밀도에 실현할 수 있는 필터 설계법을 고안하고, 특허 출원했다(일본 특허출원 제2001-400673호).
본 발명은 이 기출원의 내용을 더욱 개량하는 것이며, 원하는 주파수 특성을더욱 고정밀도에 실현할 수 있으며, 나아가 그러한 주파수 특성을 가지는 FIR 디지털 필터를 보다 간이적으로 설계할 수 있도록 하는 것을 목적으로 한다.
본 발명은 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램, 디지털 필터에 관한 것이며, 특히 복수 개의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를 각각 수 배(數倍)한 후, 가산하여 출력하는 FIR 필터의 설계법에 관한 것이다.
도 1은 본 실시예의 필터 설계법에서 가장 기본이 되는 4종류의 기본 유닛필터 F0 ∼ F3의 회로 구성 및 필터 계수의 수치열을 나타낸 도면이다.
도 2는 저역 통과 유닛 필터 L10의 생성 알고리즘 및 회로 구성을 나타낸 도면이다.
도 3은은 저역 통과 유닛 필터 L11의 생성 알고리즘 및 회로 구성을 나타낸 도면이다.
도 4는 저역 통과 유닛 필터 L10, L11의 주파수-이득 특성을 나타낸 도면이다.
도 5는 저역 통과 유닛 필터(L10)m의 주파수-이득 특성을 나타낸 도면이다.
도 6은 고역 통과 유닛 필터 H10의 생성 알고리즘 및 회로 구성을 나타낸 도면이다.
도 7은 고역 통과 유닛 필터 H10, H11의 주파수-이득 특성을 나타낸 도면이다.
도 8은 고역 통과 유닛 필터(H10)m의 주파수-이득 특성을 나타낸 도면이다.
도 9는 본 실시예에 의한 대역 통과 필터의 설계법을 모식적으로 나타낸 도면이다.
도 10은 본 실시예에 의한 대역 통과 필터의 구체적인 설계예를 나타낸 도면이다.
도 11은 본 실시예에 의한 대역 통과 필터의 구체적인 설계예를 나타낸 도면이다.
도 12는 본 실시예에 의한 대역 통과 필터의 회로 구성예를 나타낸 도면이다.
도 13은 도 12에 나타낸 대역 통과 필터의 주파수-이득 특성을 나타낸 도면이다.
도 14는 대역폭을 좁히는 수단을 모식적으로 나타낸 도면이다.
도 15는 대역폭을 넓히는 수단을 모식적으로 나타낸 도면이다.
도 16은 고역 통과 유닛 필터 H18의 대역폭을 조정한 결과의 주파수-이득 특성의 예를 나타낸 도면이다.
도 17은 대역폭을 미세 조정하는 수단을 모식적으로 나타낸 도면이다.
상기 과제를 해결하기 위해, 본 발명에서는 복수개의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를 소정의 기본적인 수치열(數値列)로 이루어지는 필터 계수에 의해 각각 수배로 한 후, 그 곱셈 결과를 가산하여 출력하도록 이루어진 기본 유닛 필터에 기초하여 서로 공통의 통과대역을 가지는 1 이상의 유닛 필터를 만들고, 상기 1 이상의 유닛 필터(unit filter)를 종속(縱續) 접속함으로써 디지털 필터의 설계를 행한다.
상기 기본 유닛 필터의 필터 계수는 예를 들면, 절대치가 1, 1, 8, 8, 1, 1의 비율의 수치열 또는 1, 0, 9, 16, 9, 0, 1의 비율의 수치열로 이루어지는 것이다.
또, 상기 1 이상의 유닛 필터는 예를 들면, 대략 같은 중심 주파수를 가지는 고역 통과(high-pass) 유닛 필터와 저역 통과(low-pass) 유닛 필터를 포함한다.
본 발명의 다른 양태에서는, 상기 각 탭의 사이에 수 클록분의 지연을 삽입함으로써, 상기 유닛 필터의 통과대역의 대역폭을 좁게 한다.
본 발명의 다른 양태에서는 상기 유닛 필터를 YF로 나타낸 경우,
a * YFi- b * YFj
다만, YF에 대한 곱셈은 상기 유닛 필터의 종속 접속을 나타내고, a, b, i, j는 상기 유닛 필터의 종속 접속 수를 나타내는 계수이며, a ＞ b, i ＜ j의 관계가 성립되도록 상기 유닛 필터를 종속 접속함으로써, 상기 유닛 필터의 통과대역의 대역폭을 넓게 한다.
본 발명의 다른 양태에서는 복수의 지연기로 이루어지는 탭 부착 지연선에 서의 각 탭의 신호를 소정의 기본적인 수치열로 이루어지는 필터 계수에 의해 각각 수 배로 한 후, 그들의 곱셈 결과를 가산하여 출력하도록 이루어진 기본 유닛 필터에 기초하여 비교적 넓은 통과대역을 가지는 유닛 필터를 만들고, 상기 유닛 필터의 통과대역 중에서 각각의 통과대역이 서로 중복되도록 고역 통과 필터와 저역 통과 필터를 설계하고, 상기 유닛 필터, 상기 고역 통과 필터, 및 상기 저역 통과 필터를 종속 접속함으로써 각각의 통과대역의 중첩된 부분이 통과대역으로 되는 대역 통과 필터(band-pass filter)를 설계한다.
본 발명의 다른 양태에서는 상기 고역 통과 필터 및 상기 저역 통과 필터의 어느 한쪽 또는 양쪽에 대해, 청구의 범위 제3항 및 청구의 범위 제4항의 어느 한쪽 또는 양쪽의 조작을 행함으로써, 상기 대역 통과 필터의 통과대역을 미세 조정한다.
본 발명의 다른 양태에서는 전술한 설계 방법을 이용하여 생성한 필터 열을 1개 이상의 블록으로 분할하고, 블록마다의 최종 생성 계수인 1개 이상의 필터를 종속 접속함으로써 디지털 필터의 설계를 행한다.
상기와 같이 본 발명에서는 소정의 기본적인 수치열을 필터 계수로 하는 기본 유닛 필터로부터 만들어진 1 이상의 유닛 필터를 종속 접속함으로써 디지털 필터를 설계하도록 했다. 또는 비교적 넓은 통과대역을 가지는 유닛 필터의 해당 통과대역 중에서 각각의 통과대역이 서로 중복되도록 고역 통과 필터와 저역 통과 필터를 설계하고, 상기 유닛 필터, 고역 통과 필터, 및 저역 통과 필터를 종속 접속함으로써 디지털 필터를 설계하도록 했으므로, 대부분 유닛 필터의 조합만으로 디지털 필터의 복잡한 필터 계수를 얻을수 있고, 숙련된 기술자가 아니어도 필터 설계를 극히 간단하게 행할 수 있다.
또, 본 발명에 의하면 설계되는 디지털 필터에 필요한 탭수는 매우 작은 수로 족하며, 또 각 탭 출력에 대해서 필요한 필터 계수의 종류도 매우 작아지므로, 디지털 필터의 구성을 극히 간단하게 할 수 있다. 따라서, 회로 소자수(특히 승산기)를 대폭 삭감하여 회로 규모를 작게 할 수 있는 동시에, 소비 전력의 저감, 연산 부하의 경감 등을 도모할 수 있다. 또, 설계되는 디지털 필터는 유닛 필터라는 동일 패턴의 반복으로 이루어지는 극히 단순한 구성이므로 집적화할 때 공정수를 단축할 수 있고, IC화를 용이하게 할 수도 있다.
또, 본 발명의 다른 특징에 의하면 각 탭 사이에 삽입하는 지연의 수(필터 계수 사이에 삽입하는 "0"의 수)가 더 많은 유닛 필터를 종속 접속하여 디지털 필터를 설계함으로써, 필터의 종속 단수나 탭수를 증가시키지 않고, 대역폭을 임의로 좁힐 수가 있다.
또, 본 발명의 다른 특징에 의하면,
a * YFi- b * YFj(a, b, i, j는 계수. a ＞ b, i ＜ j)
의 관계를 충족시키도록 유닛 필터를 종속 접속하는 것만으로, 대역폭을 임의로 넓힐 수가 있다.
또, 본 발명의 다른 특징에 의하면, 비교적 넓은 통과대역을 가지는 유닛 필터의 해당 통과대역 중에서 각각의 통과대역이 서로 중복되도록 고역 통과 필터와 저역 통과 필터를 설계하고, 그 고역 통과 필터 및 저역 통과 필터의 어느 한쪽 또는 양쪽에 대해서 전술한 대역폭을 좁히는 조작 또는 대역폭을 넓히는 조작을 행하도록 했으므로, 대역폭을 간단하게 미세 조정할 수 있다.
먼저, 본 발명의 실시예를 설명하기 전에 본 출원인이 이미 출원한 일본 특허출원 제2001-400673호(이하, 기출원이라 한다)의 개요를 이하에 설명한다. 이 기출원은 이하에 설명하는 4종류의 기본 유닛 필터 F0, F1, F2, F3를 사용하여 4종류의 유닛 필터 L1n, L2n, H1n, H2n를 만들며, 이들의 조합만으로 원하는 주파수 특성을 가지는 FIR 필터를 설계 가능하도록 한 것이다.
도 1은 상기 4종류의 기본 유닛 필터(F0 ∼ F3)를 도면이며, (a)는 회로 구성을 나타내고, (b)는 필터 계수의 수치열을 나타내고 있다. 도 1 (a)에 나타낸 바와 같이, 기본 유닛 필터(F0 ∼ F3)에서는 종속 접속된 5개의 D형 플립플롭(1-1∼ 1-5)에 의해 입력 신호를 1 클록(CK)씩 순차 지연시킨다. 그리고, 각 D형 플립플롭 (1-1∼ 1-5)의 입출력 탭으로부터 꺼낸 신호에 대해 필터 계수를 16배한 결과인 정수치 h1 ∼ h6를 6개의 계수기(2-1∼ 2-6)로 각각 곱셈하고, 그들의 곱셈 결과를 모두 5개의 가산기(3-1∼ 3-5)로 가산한다. 또한, 최종단의 가산기(3-5)의 출력단에 설치된 승산기(4)에서 가산 출력을 1/16배 함으로써, 진폭을 원래로 되돌려 출력한다.
4종류의 기본 유닛 필터(F0 ∼ F3)는 모두 회로 구성은 도 1 (a)와 같이 되어 있고, 필터 계수(계수기 2-1∼ 2-6의 승수치 h1 ∼ h6)만이 도 1 (b)와 같이 상이하다. 도 1 (b)로부터 알 수 있듯이, 기본 유닛 필터(F0 ∼ F3)의 필터 계수는 그 절대치로 "1" 또는 "8"만을 사용한 극히 단순한 수치열로 이루어지고, 정(+) 또는 부(-)의 부호를 부가하여 그 배열을 다르게 한 것이다. 단, 어느 기본 유닛 필터(F0 ∼ F3)의 계수도 중앙 부근의 탭에 대한 승수치 h3, h4는 절대치가 "8", 그 양측의 탭에 대한 승수치 h1, h2, h5, h6는 절대치가 "1"로 되어 있다.
유닛 필터 L1n, L2n, H1n, H2n는 이들 기본 유닛 필터(F0 ∼ F3)를 사용하여 생성한다. 그리고, 유닛 필터를 나타내는 부호의 뒤에 붙인 "n"의 문자는 각 탭 사이에 삽입하는 지연의 클록 수, 즉 각 필터 계수의 사이에 삽입하는 "0"의 수를 나타내고 있다(상세하게는 후술한다).
도 2는 저역 통과 유닛 필터 L10을 나타낸 도면이며, (a)는 저역 통과 유닛 필터 L10의 생성법을 나타내고, (b)는 회로 구성을 나타내고 있다. 도 2 (a)에 나타낸 바와 같이, 저역 통과 유닛 필터 L10은 기본 유닛 필터 F0의 필터 계수에 대해서 1회의 이동평균 연산을 행함으로써 생성한다.
회로 구성에서는 도 2 (b)에 나타낸 바와 같이, 기본 유닛 필터(F0)(11)의 후단에 접속된 D형 플립플롭(12)에 의해, 기본 유닛 필터(11)의 출력 신호를 1클록 (CK)만 지연시킨다. 그리고, D형 플립플롭(12)에 의해 지연을 받는 전후의 신호를 가산기(13)으로 가산하고, 그 가산 출력을 승산기(14)로 1/2배 함으로써 진폭을 원래로 되돌려 출력한다.
도 3은 저역 통과 유닛 필터 L11를 나타낸 도면이며, (a)는 저역 통과 유닛 필터 L11의 생성법을 나타내고, (b)는 회로 구성을 나타내고 있다. 저역 통과 유닛 필터 L11의 필터 계수는 상기 저역 통과 유닛 필터 L10의 각 필터 계수의 사이에 "0"을 1개씩 삽입하여 생성한다. 즉, 저역 통과 유닛 필터 L11의 필터 계수는 도 3 (a)에 나타낸 바와 같이, 기본 유닛 필터 F01의 필터 계수에 대해 1회의 이동평균 연산을 행함으로써 생성한다.
저역 통과 유닛 필터 L11의 회로 구성에서, 도 3 (b)에 나타낸 바와 같이, 기본 유닛 필터(F01)(21)의 후단에 종속 접속된 2개의 D형 플립플롭(22-1, 22-2)에 의해 기본 유닛 필터(21)의 출력 신호를 1클록(CK)씩 순차 지연시킨다. 그리고, 2개의 D형 플립플롭(22-1, 22-2)에 의해 지연을 받는 전후의 신호를 가산기(23)로 가산하고, 그 가산 출력을 승산기(24)로 1/2배 함으로써 진폭을 원래로 되돌려 출력한다.
마찬가지로, 저역 통과 유닛 필터 L1n (n = 2, 3, ···)의 필터 계수는 저역 통과 유닛 필터 L10의 각 필터 계수의 사이에 "0"을 n개씩 삽입함으로써 생성한다.
도 4는 저역 통과 유닛 필터 L10, L11의 주파수-이득 특성을 나타낸 도면이다. 여기서는 이득 및 주파수를 "1"로 기준화하고 있다. 이 도 4로부터 알 수 있듯이, 필터 계수 사이에 삽입하는 "0"의 수를 n으로 하면, 그 주파수-이득 특성의 주파수축(주파수 방향에 대한 주기)은 1/n이 된다.
다음에, 유닛 필터의 종속 접속에 대하여 설명한다. 저역 통과 유닛 필터를 종속 접속함으로써 각 유닛 필터의 계수 끼리가 곱셈·가산되어 새로운 필터 계수가 만들어 진다. 이하에서는, 예를 들면 저역 통과 유닛 필터 L10의 종속수(縱續 數)를 m으로 할 때, 이것을 (L10)m으로 기술하기로 한다.
도 5는 저역 통과 유닛 필터 L10, (L10)2, (L10)4, (L10)8의 주파수-이득 특성을 나타낸 도면이다. 이 도 5에서도 이득 및 주파수를 "1"로 기준화하고 있다. 저역 통과 유닛 필터 L10이 1개만 있는 경우, 진폭이 0.5로 되는 위치의 클록은 0.25이다. 이것에 대해 종속수 m가 많아지면, 필터의 통과 대역폭이 좁아진다. 예를 들면 m = 8의 경우, 진폭이 0.5로 되는 위치의 클록은 0.125로 된다.
도 6은 고역 통과 유닛 필터 H10를 나타낸 도면이며, (a)는 고역 통과 유닛 필터 H10의 생성법을 나타내고, (b)는 회로 구성을 나타내고 있다. 고역 통과 유닛 필터 H10의 필터 계수는 도 6 (a)에 나타낸 바와 같이, 기본 유닛 필터 F2, F3의 필터 계수를 사용하여 1회 이동평균 연산을 행함으로써 생성한다.
회로 구성에서는 도 6 (b)에 나타낸 바와 같이, 입력 신호가 2개의 기본 유닛 필터(F2, F3)(41, 42)를 통과하고, 한쪽의 기본 유닛 필터(42)의 출력 신호는 그 후단에 접속된 D형 플립플롭(43)에 의해 1 클록(CK)만 지연된다. 그리고, 기본 유닛 필터(41)의 출력 신호와 D형 플립플롭(43)에 의해 1 클록 지연된 기본 유닛 필터(42)의 출력 신호를 가산기(44)로 가산하고, 그 가산 출력을 승산기(45)로 1/ 2배 함으로써 진폭을 원래로 되돌려 출력한다.
전술한 저역 통과 유닛 필터 L1n의 경우와 마찬가지로, 고역 통과 유닛 필터 H1n (n ≥ 1)의 필터 계수는 고역 통과 유닛 필터 H10의 각 필터 계수의 사이에 "0"을 n개씩 삽입함으로써 생성한다. 또, m개의 고역 통과 유닛 필터 H1n를 종속 접속함으로써 새로운 필터 계수를 만드는 것이 가능하다. 고역 통과 유닛 필터(H 1n)m의 주파수-이득 특성은 종속수 m이 많아 질수록 통과 대역폭이 좁아지고, 고주파 대역에서도 극히 깊게 스트레이트하게 떨어지는 특성을 얻을 수 있다.
도 7은 고역 통과 유닛 필터 H10, H11의 주파수-이득 특성을 나타낸 도면이다. 이 도 7에서도 이득 및 주파수를 "1"로 기준화하고 있다. 이 도 7로부터 알 수 있듯이, 고역 통과 유닛 필터 H1n의 경우도 필터 계수 사이에 n개의 "0"을 삽입하면, 그 주파수-이득 특성의 주파수축(주파수 방향에 대한 주기)은 1/n로 된다.
또, 도 8은 고역 통과 유닛 필터 H10, (H10)2, (H10)4, (H10)8의 주파수-이득 특성을 나타낸 도면이다. 이 도 8에서도 이득 및 주파수를 "1"로 기준화하고 있다. 고역 통과 유닛 필터 H10가 1개만 있는 경우, 진폭이 0.5로 되는 위치의 클록은 0.25이다. 이것에 대해 종속수 m이 많아지면 필터의 통과 대역폭이 좁아진다. 예를 들면 m = 8의 경우, 진폭이 0.5로 되는 위치의 클록은 0.375로 된다.
이상이 기출원의 기본적인 내용이다. 이하에, 본 실시예에 의한 필터 설계법에 대하여 설명한다. 여기서는 전술한 저역 통과 유닛 필터 L1n와 고역 통과 유닛 필터 H1n를 조합함으로써, 원하는 주파수 대역을 통과대역으로 하는 대역 통과 필터를 설계하는 예에 대하여 설명한다.
대역 통과 필터의 중심 주파수(Fc) 또는 신호의 샘플링 주파수(Fs) 중 어느 쪽을 자유롭게 결정할 수 있을 때는 주파수를 빼내는(추출하는) 조건을 최적화함으로써, 필터의 구성을 더욱 간소화할 수 있다. 지금, 대역 통과 필터의 중심 주파수(Fc)와 신호의 샘플링 주파수(Fs)의 관계가
Fs = Fc * (4 + 2k) (k = 0, 1, 2, ···)
인 것으로 한다.
이 경우에, Fc = 450KHz인 때, Fs = 1.8MHz, 2.7MHz, 3.6MHz, ···이다. 이와 같은 설정의 경우에는 고역 통과 유닛 필터 H1(5 + 3k)와 저역 통과 유닛 필터 L1(3 + 2k)를 종속 접속하는 것만으로 대역 통과 필터를 설계할 수 있다. 이들 고역 통과 유닛 필터 H1(5 + 3k), 저역 통과 유닛 필터 L1(3 + 2k)는 모두 중심 주파수(Fc)가 450KHz로 되는 통과대역을 가지고 있다.
예를 들면, k = 0 (Fs = 4Fc)의 경우, 고역 통과 유닛 필터 H15와 저역 통과 유닛 필터 L13의 종속 접속에 의해 대역 통과 필터를 설계할 수 있다. 또, k = 1(Fs = 6Fc)의 경우, 고역 통과 유닛 필터 H18와 저역 통과 유닛 필터 L15의 종속접속에 의해 대역 통과 필터를 설계할 수 있다.
도 9는 전술한 대역 통과 필터의 설계법을 모식적으로 나나낸 도면이며, (a)는 k = 0의 경우, (b)는 k = 1의 경우를 나타내고 있다. 예를 들면 도 9 (a)에 있어서, 고역 통과 유닛 필터 H15와 저역 통과 유닛 필터 L13를 종속 접속하면, 각각의 통과대역 ①, ② 그리고 서로 중첩된 부분만을 통과대역 ③으로서 꺼낼 수가 있다.
도 9 (b)에 있어서도 마찬가지로, 고역 통과 유닛 필터 H18와 저역 통과 유닛 필터 L15를 종속 접속하면 각각의 통과대역 ①, ② 그리고 서로 중첩된 부분만을 통과대역 ③으로서 꺼낼 수가 있다. k ＞ 0의 경우, 구하는 대역 통과 필터의 중심 주파수(Fc) 이외에도 통과대역이 생기므로, 이것을 저역 통과 필터(LPF1) ④에 의해 추출한다.
대역 통과 필터의 대역폭은 고역 통과 유닛 필터(H1n)m또는 저역 통과 유닛 필터(L1n)m의 종속 접속의 단수(m의 수)에 의해 조정할 수 있다. 도 9 (b)에 나타낸 예에서는, 고역 통과 유닛 필터 H18 및 저역 통과 유닛 필터 L15의 양쪽 다 m = 1로 하고 있지만, 이들 모두를 m = 8로 한 경우의 주파수 특성을 도 10 및 도 11에 나타낸다.
도 10은 고역 통과 유닛 필터(H18)8및 저역 통과 유닛 필터(L15)8의 주파수 특성을 중첩시켜 나타낸 것이며, 이들 필터를 종속 접속함으로써 서로 중첩된 부분 만을 꺼낼 수가 있다. 또, 도 11은 LPF1 또는 LPF2에 의한 통과대역의 추출을 나타낸 것이며, 도 10과 같이 꺼낸 3개의 대역 통과에 대해서 LPF1 또는 LPF2를 걸치는 것으로, 양단의 통과대역 만을 꺼낼 수가 있다.
다음에, 실제의 회로예를 나타낸다. 목표 규격은 중심 주파수 Fc = 450KHz, -3dB 대역폭 = 100KHz, -80dB 대역폭 = 200KHz로 한다. 도 12는 이 목표 규격을 실현하는 대역 통과 필터의 회로예를 나타낸 도면이다.
대역 통과의 감쇠량은 종속 접속하는 필터의 개수에 의존한다. 도 12에 나타낸 회로에서는 80dB 이상의 감쇠량을 확보하기 위해, 8개의 고역 통과 유닛 필터 H18와 8개의 저역 통과 유닛 필터 L15의 후단에 4개의 저역 통과 유닛 필터 L111를 추가로 종속 접속하고 있다. 이로써 뒤에 접속되어 있는 저역 통과 유닛 필터(L10)2, L11, L12, D형 플립플롭(D9, D6) 및 수 개의 승가산기는 LPF1를 구성한다. 그리고, D9, D6는 각각 9 클록, 6 클록의 지연을 의미한다.
이 도 12로부터 알 수 있듯이, 본 실시예의 필터 설계법에 의하면 거의 같은 유닛 필터의 반복으로 이루어지는 극히 단순한 구성으로 원하는 특성의 대역 통과 필터를 얻을수 있다. 또, 각 유닛 필터의 내부 구성은 전술한 대로이며, 전체적으로 필요한 탭수는 144탭으로 매우 적다. 게다가, 각 탭 출력에 대해 필요한 필터 계수는 -1/16, 1/16, -8/16, 8/16의 4종류 뿐이며, 특히 -8/16 = -1/2, 8/16 = 1/2이므로 연산 회로를 현격히 간소화할 수 있다.
도 13은 도 12와 같이 구성한 대역 통과 필터의 주파수-이득 특성을 나타낸 도면이며, (a)는 전체의 주파수 특성을 나타내고, 이득을 대수 눈금으로 나타내고있다. 또, (b) 및 (c)는 통과대역의 부분을 확대하여 나타낸 도면이며, (b)는 이득을 대수 눈금으로 나타내고, (c)는 이득을 직선 눈금으로 나타내고 있다.
도 13 (a)로부터 알 수 있듯이, 도 12와 같이 구성한 대역 통과 필터는 80dB 이상의 감쇠량을 실현할 수 있다. 그러나, -3dB의 대역폭은 약 63KHz, -80dB의 대역폭은 약 145KHz이며, 요구 사양을 충족시키지 못한다. 도 12의 회로에서는 k =1(Fs = 6Fc)로 하고 있지만, 더욱 큰 대역폭을 필요로 할 때는 k ≥ 2로 하여 샘플링 주파수(Fs)를 크게 하면 된다.
다음에, 대역폭을 좁게 조정하기 위한 수단에 대하여 설명한다. 도 5 및 도 8을 사용하여 전술한 바와 같이, 대역폭을 좁게 하기 위해서는 필터의 종속 단수를 늘리면 되지만, 이것에는 한계가 있다. 여기서는, 한층 효율적으로 대역폭을 좁게 할 수 있는 방법에 대하여 설명한다. 도 14는 그 방법을 모식적으로 나타낸 도면이다.
도 14 (a)는 도 9 (b)와 같은 것이다. 이것으로 좁은 대역폭을 얻고 싶은 경우는, 도 14 (b)에 나타낸 바와 같이 고역 통과 유닛 필터 H18 대신에 고역 통과 유닛 필터 H114를 사용한다. 고역 통과 유닛 필터 H114는 고역 통과 유닛 필터 H18와 마찬가지로 중심 주파수(Fc)가 450KHz으로 되는 통과대역을 가지고 있고, 또한 대역폭이 고역 통과 유닛 필터 H18의 9/15 = 3/5으로 되어 있다.
따라서, 이 고역 통과 유닛 필터 H114를 사용함으로써 필터의 종속 단수를 증가시키지 않고, 대역폭을 효율적으로 좁힐 수가 있다. 또, 고역 통과 유닛 필터 H114는 각 필터 계수의 사이에 삽입하는 "0"의 수를 늘렸을 뿐이므로 계수로서 실제로 꺼내는 탭수는 전혀 증가하지 않고, 회로 규모가 커지는 것도 아니다. 그리고, 여기서는 고역 통과 유닛 필터 H114를 사용하는 예에 대하여 설명했지만, 같은 중심 주파수 Fc = 450KHz에 통과대역을 가지는 유닛 필터이면, 마찬가지로 사용할 수 있다.
다음에, 대역폭을 넓게 조정하기 위한 수단에 대하여 설명한다. 도 15는, 경사를 포함한 대역폭의 조정 수법을 설명하기 위한 주파수-이득 특성도이다. 이 도 15에서도 이득을 "1"로 기준화하고 있다. 여기서는, 조정 전의 유닛 필터의 주파수 특성을 YF로 나타내기로 한다. 전술한 바와 같이, ①에 나타낸 유닛 필터 YF를 2개 종속 접속하면, 경사가 급준하게 되어 대역폭이 좁아지는(-6dB의 클록 위치가 저주파측으로 이동함)(②).
그리고, 이득의 중심치(= 0.5)를 축으로 하여 ②에 나타낸 유닛 필터 YF2의 주파수-이득 특성을 반전시킨다(③). 이것은 지연을 맞추어 기준 이득치 "1"의 유닛 펄스(중심치가 1이고, 그 외는 모두 0인 필터 계수에 상당)로부터 유닛 필터 YF2의 필터 계수를 빼서 구할 수 있다(1 - YF2). 여기서는, 이것을 반전 유닛 필터라고 부르기로 한다.
또한, ③에 나타낸 반전 유닛 필터를 2개 종속 접속한다. 이것에 의해 얻어지는 주파수-이득 특성의 경사는 더욱 급준하게 되고, 대역폭도 또한 좁아진다(-6dB의 클록 위치가 고주파 측으로 이동함)(④). 여기서는, 종속 접속하는 반전 유닛 필터의 개수를 ②의 경우와 같은 2개로 하고 있지만, 이것보다 많게 함으로써고주파 측으로의 이동량을 조금 전의 저주파 측으로의 이동량 보다 크게 할 수 있다.
마지막으로, 이득의 중심치(= 0.5)를 축으로 하여, ④에 나타낸 주파수-이득 특성을 반전시킨다(⑤). 이것은 지연을 맞추어 기준 이득치 "1"의 유닛 펄스로부터 ④의 필터 계수를 빼서 구할 수 있다(1- (1 - YF2)2). 원 데이터 ①의 주파수 특성과 조정 후 데이터 ⑤의 주파수 특성을 비교하여 보면, 조정 후 데이터 ⑤의 주파수 특성은 원 데이터 ①보다 경사가 급준하게 되는 것과 동시에, 대역폭이 넓어져 있다.
조정 후 데이터 ⑤의 식을 전개하면, 다음과 같이 된다.
1 - (1 - YF2)2)
= 1 - 1 + 2YF2- YF4
= 2YF2- YF4···(식 1)
이 식 1은 ①의 유닛 필터 및 ③의 반전 유닛 필터를 각각 2개 종속 접속한 경우에 얻어지는 식이지만, 종속 접속하는 단수는 이것에 한정되지 않는다. 단, 대역폭을 넓히기 위해서는 ①의 종속 단수보다 ③의 종속 단수 쪽을 많게 하는 것이 바람직하다.
이 경우, 전술한 식 1은 다음의 식 2와 같이 일반화할 수 있다.
a * YFi－ b * YFj···(식 2)
다만, a, b는 계수( a ＞ b), i ＜ j이며, *는 종속 접속을 나타낸다. 도 16은 조정 전의 원 데이터로서 고역 통과 유닛 필터 H18를 사용하고, 이 대역폭을 조정한 결과의 예를 나타낸다. 여기서는, 조정 후의 필터를
2 * (H18)5- (H18)9
로 하고 있다. 이 조정에 의해 -3dB의 대역폭은 약 100KHz, -50dB의 대역폭은 약 200KHz로 된다.
다음에, 대역폭의 주파수를 미세 조정하기 위한 수단에 대하여 설명한다. 도 17은 주파수의 미세 조정 수법을 설명하기 위한 주파수-이득 특성도이다. 이 도 17에서도 이득을 "1"로 기준화하고 있다.
도 17에 나타낸 바와 같이, 고역 통과 유닛 필터 H18의 비교적 넓은 통과대역 중에서 통과대역이 서로 중첩되도록 고역 통과 필터(HPF)와 저역 통과 필터(LPF)를 설계한다. 이들 각 필터 H18, HPF, LPF를 종속 접속함으로써, 각각의 통과대역의 중첩된 부분(사선 부분)이 통과대역으로 되는 대역 통과 필터를 얻을수 있이다.
이 때, 고역 통과 필터(HPF) 및 저역 통과 필터(LPF) 중 어느 한쪽 또는 그 양쪽에 대해, 도 5 및 도 8 또는 도 14로 나타낸 같은 통과대역을 좁히는 조작 또는 도 15 및 도 16에 나타낸 같은 통과대역을 넓히는 조작을 함으로써, 대역 통과 필터의 대역폭을 임의로 미세 조정할 수 있다.
도 17 (a)에서는, 저역 통과 필터(LPF)에 대해서 통과대역을 넓히는 조작을함으로써 대역 통과 필터의 한쪽만을 고주파 측에 이동시키는 예를 나타내고 있다. 또, 도 17 (b)에서는 고역 통과 필터(HPF)에 대해서 통과대역을 넓히는 조작을 하는 동시에, 저역 통과 필터(LPF)에 대해서 통과대역을 좁히는 조작을 함으로써, 대역폭을 바꾸지 않고 대역 통과 필터의 양측을 저주파 측으로 이동하는 예를 나타내고 있다.
이상에서 설명한 본 실시예에 의한 디지털 필터의 설계 방법을 실현하기 위한 장치는 하드웨어 구성, DSP, 소프트 웨어 중 어느 것에 의해서도 실현 가능하다. 예를 들면 소프트 웨어에 의해 실현되는 경우, 본 실시예의 필터 설계 장치는 실제로는 컴퓨터의 CPU 또는 MPU, RAM, ROM 등으로 구성되며, RAM이나 ROM 또는 하드 디스크 등에 기억된 프로그램이 동작함으로써 실현 가능하다.
따라서, 컴퓨터가 상기 본 실시예의 기능을 달성하도록 동작시키는 프로그램을 예를 들면 CD－ROM와 같은 기록 매체에 기록하고, 이것을 컴퓨터에 읽어들여서 실현할 수 있는 것이다. 상기 프로그램을 기록하는 기록 매체로는 CD－ROM 이외에 플렉시블 디스크, 하드 디스크, 자기 테이프, 광 디스크, 광자기 디스크, DVD, 불휘발성 메모리 카드 등을 사용할 수 있다. 또, 상기 프로그램을 인터넷 등의 네트워크를 통하여 컴퓨터에 다운로드함으로써도 실현할 수 있다.
즉, 각종의 유닛 필터 L1n, H1n 등에 관한 필터 계수를 정보로서 RAM 또는 ROM 등의 메모리로 유지해 두고, 사용자가 유닛 필터 L1n, H1n 등에 관한 임의의 조합을 지시하면, CPU가 상기 메모리에 유지되어 있는 필터 계수의 정보를 사용하여 지시된 조합에 대응하는 필터 계수를 연산하여 구하도록 할 수 있다.
예를 들면, 각종의 유닛 필터 L1n, H1n를 아이콘화해 두고(각 아이콘에 대응하여 필터 계수를 정보로서 유지하고 있다), 사용자가 이들 아이콘을 디스플레이 화면 위에서 임의로 조합시켜 배치함으로써, CPU가 그 배열에 대응하는 필터 계수를 자동적으로 연산하여 구하도록 할 수도 있다. 또, 구한 필터 계수를 자동적으로 FFT 변환하고, 그 결과를 주파수-이득 특성도로서 표시하도록 하면, 설계한 필터의 특성을 확인할 수 있고 필터 설계를 보다 용이하게 행할 수 있다.
그리고, 컴퓨터가 공급된 프로그램을 실행함으로써 전술한 실시예의 기능이 실현될 뿐만 아니라, 그 프로그램이 컴퓨터에서 가동하고 있는 OS(operating system) 또는 다른 어플리케이션 소프트웨어 등과 공동하여 전술한 실시예의 기능이 실현되는 경우나, 공급된 프로그램의 처리의 전부 또는 일부가 컴퓨터의 기능 확장 보드나 기능 확장 유닛에 의해 행해져, 전술한 실시예의 기능이 실현되는 경우도 그 프로그램은 본 발명의 실시예에 포함된다.
이상 자세하게 설명한 것처럼 본 실시예에서는 소정의 기본적인 수치열을 필터 계수로 하는 기본 유닛 필터를 베이스로 한 1 이상의 유닛 필터를 사용하여, 이들을 종속 접속함으로써 원하는 주파수 특성을 가지는 FIR 필터를 설계하도록 했으므로, 거의 유닛 필터의 조합만으로 대역 통과 필터의 복잡한 필터 계수를 생성할 수 있다. 따라서, 필터 설계법이 단순해 생각하기 쉽고, 숙련된 기술자가 아니어도 필터 설계를 극히 간단하게 행할 수 있다.
또, 본 실시예를 적용하여 설계되는 필터 회로에 필요한 탭수는 매우 적은 수로 족하고, 또한, 각 탭 출력에 대해서 필요한 필터 계수는 -1/16, 1/16, -8/16,8/16의 4종류 뿐이므로, 필터 회로의 구성을 극히 간단하게 할 수 있다. 따라서, 회로 소자수(특히 승산기)를 대폭 삭감하여 필터 회로의 규모를 줄일 수 있는 동시에, 소비 전력의 저감, 연산 부하의 경감 등을 도모할 수 있었다.
또, 본 실시예를 적용하여 설계되는 필터 회로는 거의 동일 패턴의 반복으로 이루어지는 극히 단순한 구성이므로, 집적화할 때 공정수를 단축할 수 있고, IC화를 용이하게 할 수 있다는 이점도 있다. 또, 특성면에서는 차단 특성의 극히 큰 개선이 가능해져, 위상 특성도 직선으로 우수한 필터 특성을 얻을수 있다.
또, 본 실시예에서는 대역 통과 필터의 중심 주파수(Fc) 또는 신호의 샘플링 주파수(Fs) 중 어느 것을 자유롭게 결정할 수 있을 때는 고역 통과 유닛 필터 H1( 5 + 3k)와 저역 통과 유닛 필터 L1(3 + 2k)를 종속 접속하는 것만으로, 대역 통과 필터를 설계할 수 있다. 이로써, 수 종류의 유닛 필터를 조합한 특성치 끼리의 상쇄에 의해 필요한 주파수 대역을 뽑아 낼 필요도 없고, 대역 통과 필터의 설계를 극히 간단하게 행할 수 있는 동시에 필터의 구성을 한층 간소화할 수 있다.
이 경우에 있어서, 필터의 중심 주파수(Fc)가 동일하고, 또 필터 계수 사이에 삽입하는 "0"의 수가 더 많은(k의 값이 크다) 유닛 필터를 종속 접속하여 대역 통과 필터를 설계함으로써, 필터의 종속 단수나 탭수를 증가시키지 않고, 대역폭을 효율적으로 좁힐 수가 있다. 즉, 필터의 회로 규모를 크게 하지 않고, 대역폭을 간단하게 좁힐 수 있게 된다.
또한, 본 실시예에서는
a * (H1n)i- b * (H1n)j또는
a * (L1n)i- b * (L1n)j
(a, b, i, j는 계수. a ＞ b, i ＜ j)
의 관계를 충족시키도록 유닛 필터를 종속 접속하는 것만으로, 대역폭을 임의로 넓힐 수도 있다.
또, 이와 같이 대역폭을 넓히는 조작과 전술한 대역폭을 좁히는 조작을 사용함으로써, 대역폭을 간단하게 미세 조정할 수도 있다. 이로써, 원하는 주파수 특성을 더욱 고정밀도에 실현할 수 있고, 또한 그와 같은 주파수 특성을 가지는 FIR 디지털 필터를 더욱 간이적으로 설계할 수 있게 된다.
그리고, 상기 실시예에서는 기본 유닛 필터의 예로서 L0 ∼ L3를 나타냈지만, 이것으로 한정되는 것은 아니다. 즉, 절대치가 "1"과 "8"의 수치를 사용하여 도 1 (b)와 다른 수치열을 기본 유닛 필터의 필터 계수로 할 수도 있다. 또, 상기 실시예에서는 유닛 필터의 예로서 L1n, H1n의 2 종류를 나타냈지만, 이것으로 한정되지 않는다.
또, 상기 실시예에서는 기본 유닛 필터의 필터 계수로서, 절대치가 1, 1, 8, 8, 1, 1의 비율로 이루어지는 수치열을 사용하였지만, 이것을 1회 이동평균하여 얻어지는 절대치가 1, 0, 9, 16, 9, 0, 1의 비율로 이루어지는 수치열을 사용할 수도 있다.
또, 상기 실시예에서는 대역 통과 필터를 설계하는 예에 대하여 주로 설명했지만, 마찬가지의 수법에 의해 고역 통과 필터, 저역 통과 필터, 대역 소거 필터 등을 설계할 수도 있다. 이하에 이들 각 필터를 설계하는 경우의 수법을 간단하게 설명한다.
＜대역 통과 필터를 만드는 경우＞
① 고역 통과 유닛 필터 H11를 종속 접속한다(Fs = 4 * Fc로 한정한다).
② 고역 통과 필터(HPF)와 저역 통과 필터(LPF)를 사용한다.
③ 통과대역이 서로 중첩된 고역 통과 필터와 저역 통과 필터를 만든다.
(서로 중첩된 대역 통과 필터도 가능)
＜고역 통과 필터를 만드는 경우＞
① 고역 통과 유닛 필터 H10를 종속 접속한다.
② (H10)m1* (H11)m2를 만든다.
＜저역 통과 필터를 만드는 경우＞
① 저역 통과 유닛 필터 L10를 종속 접속한다.
② (L10)m1* (L11)m2를 만든다.
＜대역 소거 필터를 만드는 경우＞
① 이득의 중심치를 축으로 하여 대역 통과 필터의 주파수-이득 특성을 반전시킨다. 구체적으로는, 대역 통과 필터의 계수의 최대치를 기준 이득치 "1"에서 감산하는 동시에 다른 계수의 극성을 반전한다. 이것은, 지연을 맞추어 기준 이득치 "1"의 유닛 펄스로부터 대역 통과 필터의 필터 계수를 빼서 구할 수 있다.
또, 전술한 설계 방법을 이용하여 생성한 필터 열을 1개 이상의 블록으로 분할하고, 블록마다의 최종 생성 계수인 1개 이상의 필터를 종속 접속함으로써 디지털 필터의 설계를 행할 수도 있다.
그 외, 상기 실시예는 어느 것도 본 발명을 실시함에 있어 구체화의 일례를 나타낸 것에 지나지 않고, 이것에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안된다. 즉, 본 발명은 그 사상, 또는 그 주요한 특징으로부터 일탈하지 않고, 여러 가지 형태로 실시할 수 있다.
본 발명은 원하는 주파수 특성을 한층 고정밀도에 실현할 수 있고, 또 그러한 주파수 특성을 가지는 FIR 디지털 필터를 더욱 간이적으로 설계 가능할 수 있도록 하는 데 유용하다.

Claims (22)

  1. 복수개의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를 소정의 기본적인 수치열로 이루어지는 필터 계수에 의해 각각 수 배(數倍)로 한 후, 그들의 곱셈 결과를 가산하여 출력하도록 이루어진 기본 유닛 필터에 기초하여, 서로 공통의 통과대역을 가지는 1 이상의 유닛 필터를 만들고, 상기 1 이상의 유닛 필터를 종속 접속함으로써 디지털 필터의 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  2. 제1항에 있어서,
    상기 1 이상의 유닛 필터는 대략 같은 중심 주파수를 가지는 고역 통과 유닛 필터와 저역 통과 유닛 필터를 포함하는 것을 특징으로 하는 디지털 필터의 설계 방법.
  3. 제1항에 있어서,
    상기 각 탭의 사이에 수 클록분의 지연을 삽입함으로써, 상기 유닛 필터의 통과대역의 대역폭을 좁히도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  4. 제1항에 있어서,
    상기 유닛 필터를 YF로 나타낸 경우
    a * YFi- b * YFj
    이고, YF에 대한 곱셈은 상기 유닛 필터의 종속 접속을 나타내고, a, b, i, j는 상기 유닛 필터의 종속 접속 수를 나타내는 계수이며,
    a ＞ b, i ＜ j의 관계가 성립되도록 상기 유닛 필터를 종속 접속함으로써, 상기 유닛 필터의 통과대역의 대역폭을 넓히도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  5. 제1항에 있어서,
    비교적 넓은 통과대역을 가지는 유닛 필터의 해당 통과대역 중에서 각각의 통과대역이 서로 중복되도록 고역 통과 필터와 저역 통과 필터를 설계하고, 상기 유닛 필터, 상기 고역 통과 필터, 및 상기 저역 통과 필터를 종속 접속함으로써, 각각의 통과대역의 중첩된 부분이 통과대역으로 되는 대역 통과 필터를 설계하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  6. 복수의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를 소정의 기본적인 수치열로 이루어지는 필터 계수에 의해 각각 수 배로 한 후, 그들의 곱셈 결과를 가산하여 출력하도록 이루어진 기본 유닛 필터에 기초하여, 비교적 넓은 통과대역을 가지는 유닛 필터를 만들고,
    상기 유닛 필터의 통과대역 중에서, 각각의 통과대역이 서로 중복되도록 고역 통과 필터와 저역 통과 필터를 설계하고, 상기 유닛 필터, 상기 고역 통과 필터 및 상기 저역 통과 필터를 종속 접속함으로써, 각각의 통과대역의 중첩된 부분이 통과대역으로 되는 대역 통과 필터를 설계하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  7. 제5항에 있어서,
    상기 고역 통과 필터 및 상기 저역 통과 필터의 어느 한쪽 또는 양쪽에 대해 상기 각 탭의 사이에 수 클록분의 지연을 삽입함으로써 상기 유닛 필터의 통과대역의 대역폭을 좁히는 처리, 및 a * YFi- b * YFj(다만, 상기 유닛 필터 YF에 대한 곱셈은 상기 유닛 필터의 종속 접속을 나타내고, a, b, i, j는 상기 유닛 필터의 종속 접속 수를 나타내는 계수이며, a ＞ b, i ＜ j)의 관계가 성립되도록 상기 유닛 필터를 종속 접속함으로써 상기 유닛 필터의 통과대역의 대역폭을 넓히는 처리의 어느 한쪽 또는 양쪽의 조작을 행함으로써, 상기 대역 통과 필터의 통과대역을 미세 조정하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  8. 제6항에 있어서,
    상기 고역 통과 필터 및 상기 저역 통과 필터의 어느 한쪽 또는 양쪽에 대해 상기 각 탭의 사이에 수 클록분의 지연을 삽입함으로써 상기 유닛 필터의 통과대역의 대역폭을 좁히는 처리, 및 a * YFi - b * YFj(다만, 상기 유닛 필터 YF에 대한곱셈은 상기 유닛 필터의 종속 접속을 나타내고, a, b, i, j는 상기 유닛 필터의 종속 접속 수를 나타내는 계수이며, a ＞ b, i ＜ j)의 관계가 성립되도록 상기 유닛 필터를 종속 접속함으로써 상기 유닛 필터의 통과대역의 대역폭을 넓히는 처리의 어느 한쪽 또는 양쪽의 조작을 행함으로써, 상기 대역 통과 필터의 통과대역을 미세 조정하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  9. 제1항에 있어서,
    상기 기본 유닛 필터의 필터 계수는 절대치가 1, 1, 8, 8, 1, 1의 비율의 수치열 또는 1, 0, 9, 16, 9, 0, 1의 비율의 수치열로 이루어지는 것을 특징으로 하는 디지털 필터의 설계 방법.
  10. 제6항에 있어서,
    상기 기본 유닛 필터의 필터 계수는 절대치가 1, 1, 8, 8, 1, 1의 비율의 수치열 또는 1, 0, 9, 16, 9, 0, 1의 비율의 수치열로 이루어지는 것을 특징으로 하는 디지털 필터의 설계 방법.
  11. 제1항에 기재된 디지털 필터의 설계 방법에 관한 처리 과정을 컴퓨터에 실행시키기 위한 디지털 필터 설계용 프로그램.
  12. 제6항에 기재된 디지털 필터의 설계 방법에 관한 처리 과정을 컴퓨터에 실행시키기 위한 디지털 필터 설계용 프로그램.
  13. 제1항에 기재된 디지털 필터의 설계 방법을 이용하여 설계된 것을 특징으로 하는 디지털 필터.
  14. 제6항에 기재된 디지털 필터의 설계 방법을 이용하여 설계된 것을 특징으로 하는 디지털 필터.
  15. 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를 제1항에 기재된 필터 설계 방법에 의해 구한 필터 계수에 의해 각각 수 배로 한 후, 가산하여 출력하는 것을 특징으로 하는 디지털 필터.
  16. 복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를 제6항에 기재된 필터 설계 방법에 의해 구한 필터 계수에 의해 각각 수 배로 한 후, 가산하여 출력하는 것을 특징으로 하는 디지털 필터.
  17. 소정의 기본적인 수치열을 필터 계수로 하는 기본 유닛 필터에 기초하여 만들어진 서로 공통의 통과대역을 가지는 1 이상의 유닛 필터를 종속 접속함으로써 구성되어 있는 디지털 필터.
  18. 소정의 기본적인 수치열을 필터 계수로 하는 기본 유닛 필터에 기초하여 만들어진 비교적 넓은 통과대역을 가지는 유닛 필터와, 상기 유닛 필터의 통과대역 중에서 각각의 통과대역이 서로 중복되도록 만들어진 고역 통과 필터 및 저역 통과 필터를 종속 접속함으로써 구성되어 있는 디지털 필터.
  19. 제1항에 기재된 디지털 필터의 설계 방법을 이용하여 생성한 필터 열을 1개 이상의 블록으로 분할하고, 블록마다의 최종 생성 계수인 1개 이상의 필터를 종속 접속함으로써 디지털 필터의 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  20. 제6항에 기재된 디지털 필터의 설계 방법을 이용하여 생성한 필터 열을 1개 이상의 블록으로 분할하고, 블록마다의 최종 생성 계수인 1개 이상의 필터를 종속 접속함으로써 디지털 필터의 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.
  21. 제1항에 기재된 디지털 필터의 설계 방법을 이용하여 생성한 필터 열을 1개 이상의 블록으로 분할하고, 블록마다의 최종 생성 계수인 1개 이상의 필터의 종속 접속으로 이루어지는 디지털 필터.
  22. 제6항에 기재된 디지털 필터의 설계 방법을 이용하여 생성한 필터 열을 1개이상의 블록으로 분할하고, 블록마다의 최종 생성 계수인 1개 이상의 필터의 종속 접속으로 이루어지는 디지털 필터.
KR10-2005-7000649A 2002-07-15 2003-07-14 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터 KR20050013180A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002205014 2002-07-15
JPJP-P-2002-00205014 2002-07-15
PCT/JP2003/008922 WO2004008637A1 (ja) 2002-07-15 2003-07-14 デジタルフィルタの設計方法、デジタルフィルタ設計用プログラム、デジタルフィルタ

Publications (1)

Publication Number Publication Date
KR20050013180A true KR20050013180A (ko) 2005-02-02

Family

ID=30112747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2005-7000649A KR20050013180A (ko) 2002-07-15 2003-07-14 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터

Country Status (6)

Country Link
EP (1) EP1533898A1 (ko)
JP (1) JPWO2004008637A1 (ko)
KR (1) KR20050013180A (ko)
CN (1) CN1669220A (ko)
TW (1) TW200404234A (ko)
WO (1) WO2004008637A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938947A (zh) * 2004-02-17 2007-03-28 神经网路处理有限公司 数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器
JP5054324B2 (ja) * 2006-04-19 2012-10-24 沖電気工業株式会社 音声通信端末の雑音除去装置
JP4968850B2 (ja) * 2008-06-10 2012-07-04 独立行政法人科学技術振興機構 フィルタ、フィルタの設計システム及び設計方法及び設計プログラム
WO2009150949A1 (ja) * 2008-06-10 2009-12-17 独立行政法人科学技術振興機構 フィルタ
DE102016103995B4 (de) * 2016-03-04 2018-03-01 Infineon Technologies Ag Spektral geformtes Zufallssignal
CN106533392B (zh) * 2016-10-31 2023-09-08 杭州士兰微电子股份有限公司 用于脉宽调制信号的数字滤波器及方法
CN108204857B (zh) * 2016-12-17 2020-11-03 中国石油天然气股份有限公司 振动信号检测系统及其装配方法
CN111211759B (zh) * 2019-12-31 2022-03-25 京信网络系统股份有限公司 滤波器系数确定方法、装置和数字das系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63103509A (ja) * 1986-10-20 1988-05-09 Sony Corp デジタルフイルタ
JPS63269613A (ja) * 1987-04-28 1988-11-07 Kenwood Corp デジタル・フイルタ
SE467680B (sv) * 1990-12-19 1992-08-24 Johan Hellgren Digital filterbank med minskad effektfoerbrukning
JPH05243908A (ja) * 1991-12-06 1993-09-21 Nec Corp ろ波器
GB9226536D0 (en) * 1992-12-21 1993-02-17 Unilever Plc Foodstuffs and other compositions

Also Published As

Publication number Publication date
JPWO2004008637A1 (ja) 2005-11-17
EP1533898A1 (en) 2005-05-25
TW200404234A (en) 2004-03-16
WO2004008637A1 (ja) 2004-01-22
CN1669220A (zh) 2005-09-14

Similar Documents

Publication Publication Date Title
Goodman et al. Nine digital filters for decimation and interpolation
US7529788B2 (en) Digital filter design method and device, digital filter design program, and digital filter
Jiang et al. Efficient digital filtering architectures using pipelining/interleaving
JPH0828649B2 (ja) ディジタルフィルタ
JP4300272B2 (ja) デジタルフィルタおよびその設計方法
Lim et al. On the synthesis of very sharp decimators and interpolators using the frequency-response masking technique
JPH06244679A (ja) ディジタルフィルタ回路
KR20050013180A (ko) 디지털 필터의 설계 방법, 디지털 필터 설계용 프로그램,디지털 필터
US20050289206A1 (en) Digital filter design method and device, digital filter design program, digital filter
EP1557947A1 (en) Digital filter design method and device, digital filter design program, and digital filter
JP3210219B2 (ja) 櫛形フィルタとそれを用いた送受信装置
JPWO2005078925A1 (ja) デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ
EP1557946A1 (en) Digital filter design method and device, digital filter design program, and digital filter
WO2003047097A1 (fr) Procede de conception d'un filtre numerique, appareil de projet, programme de projet pour la realisation d'un tel filtre, et filtre numerique y relatif
US20050120067A1 (en) Digital filter designing method, digital filter designing program, digital filter
Gustafsson et al. Single filter frequency masking high-speed recursive digital filters
US20050171988A1 (en) Digital filter design method and device, digital filter design program, and digital filter
WO2005002051A1 (ja) デジタルフィルタ
EP1164703B1 (en) Digital/analog converter
JP3090043B2 (ja) ディジタル補間フィルタ回路
KR20040029470A (ko) 음질 조정 장치 및 이것에 사용되는 필터 장치, 음질 조정방법, 및 필터 설계 방법
JP2012085177A (ja) デシメータ回路及びデシメータ回路の演算方法
Syed et al. Investigation of Area-Timing Trade off for Merged Delay Transformed Interpolator
JPS62172809A (ja) デジタルフイルタ
JPS63300616A (ja) ディジタル補間器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid