JPS62172809A - デジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明はデジタル信号処理において例えば標本化周波
数変換等に用いられるデジタルフィルタに関する。

［発明の技術的背景］ 周知のように、デジタルフィルタはデジタル信号のイコ
ライジング、標本化周波数変換、エコーキャンセル、残
響付加等、多方面で利用されている。デジタル・オーデ
ィオの分野でもこのデジタルフィルタは用いられており
、特にデジタルフィルタを用いた標本化周波数変換は最
近注目されている技術で、音質の向上に貢献している。

第６図に一例として非巡回（Ｆ　Ｉ　Ｒ：　Ｆｉｎｉｔ
ｅＩｍｐｕｌｓｅ　　Ｒｅ５ｐｏｎｃｅ　）型のデジタ
ルフィルタの基本構成を示し、その動作について説明す
る。尚、ここでは説明を簡単にするため、係数長を１３
とする。

すなわち、入力端子１１にデジタル信号ｘ　（ｔ）が供
給されると、このデジタル信号ｘ　（ｔ）は直列に接続
された１３個のシフトレジスタ１２〜２４によって一標
本間隔（サンプリング周波数間隔）毎に遅延され、時間
領域データｘ（０）　、　　ｘ（１）　、　　ｘ（２）
　。

・・・、ｘ（１２）に時分割される。各シフトレジスタ
１２〜２４から出力される時間領域データｘ　（０）、
ｘ　（１）　。

ｘ（２）、・・・、ｘ（１２）はそれぞれ乗算器２５〜
３７に供給され、各乗算器２５〜３７の有する係数ｈ　
（１２）。

ｈ　（１１）、　　ｈ　（１０）、・・・、ｈ（ｏ）と
乗算された後、加算器３８によって加算されてデジタル
信号ｙ　（ｔ）に変換され、出力端子３９から出力され
る。

すなわち、上記のようなＦＩＲ型デジタルフィルタは、
入力デジタル信号をｘ（ｔ）、係数列（フィルタの伝達
関数）をｈ（ｔ）、出力デジタル信号をｙ　（ｔ＞とす
ると、 ｙ　（ｔ）−Σｘ　（ｔ−ｋ）　ｈ　（ｋ）　　　　　
　　・・・（１）し＋Ｏ と表わされる特性を有する。つまり、第６図の場合デー
タ数は１３個であるから、 ｙ　（ｔ）　−ｘ　（ｔ）　ｈ　（０）＋　ｘ　（ｔ−
１）　ｈ　（１） 十ｘ　（ｔ−２）　ｈ　（２） −＋　ｘ　（ｔ−１２）　ｈ　（１２）　　　　　−（
２）と表わされる。

ここで、上記デジタルフィルタをローパスフィルタ（Ｌ
　Ｐ　Ｆ）として用いる場合、まず時間軸ｔ−θ〜１２
に対する各係数値ｈ　（ｔ）を第１表に示すように設定
する。このときの係数ｈ　（ｔ）の時間軸特性は第７図
（ａ）に示すようになり、また周波数特性は第７図（ｂ
）に示すようになる。尚、（ｂ）図において、ｆｓは標
本化周波数であり、ここでは帯域内リップルが±０．１
８　［ｄＢ］となっている。

第　　１　　表 ここで、第７図（ａ）、（ｂ）かられかるように、ＦＩ
Ｒ型デジタルフィルタで、例えば２倍の標本化周波数変
換を実現するには出力ｙ　（ｔ）の標本化周波数ｆｓの
１／４をカットオフとするローパスフィルタ特性を持つ
伝達関数を係数ｈ　（ｔ）に用い、入力ｘ　（ｔ）の時
間領域データの１個おきにゼロデータを詰めればよい。

［背景技術の問題点］ ところで、上記のようなデジタルフィルタをハードウェ
アで実現する場合には、演算速度、回路規模等の制約に
より乗算器、加算器といった演算ユニットに固定小数点
型のものを使用することが多い。この場合、最も問題と
なるのが切捨て誤差である。つまり、デジタルフィルタ
は累積加算を行なうので、これら切捨て誤差が蓄積され
ると精度が落ちることになる。例えば、第１表に示した
係数ｈ　（ｔ）を８ビツト、４ビツトに丸めると、第２
表に示すようになる。尚、第２表では係数ｈ　（ｔ）を
１６進で表示しである。

第　　２　　表 このような丸め誤差はリップルの増加、減衰量の減少等
、フィルタの特性に悪影響を与える他、巡回（Ｉ　Ｉ　
Ｒ：　Ｉｎｆｉｎｉｔｅ　　Ｉｍｐｕｌｓｅ　　Ｒｅ５
ｐｏｎｓｅ　）型デジタルフィルタにおいてはリミット
サイクルなる現象を生じてしまう。したがって、ハード
ウェアの制約から係数を４ビツトに丸める必要がある場
合、上記のような従来の丸め方ではデジタルフィルタの
周波数特性が第８図に示すようになってしまう。特に、
乗算器として４ビツト×４ビツトのものしか用いること
ができない場合、上記の特性のフィルタを用いるより術
がなかった。

以上のことから、従来より限られたハードウェアでより
精度の高い特性が得られるデジタルフィルタの出現が強
く望まれている。

［発明の目的］ この発明は上記のような事情を考慮してなされたもので
、限られたハードウェアでより精度の高いフィルタ特性
を有するデジタルフィルタを提供することを目的とする
。

［発明の概要］ すなわち、この発明に係るデジタルフィルタは、入力デ
ジタル信号を一標本間隔で時分割して時間領域データ列
を生成する時分割手段と、前記時間領域データ列と係数
データ列とを乗算した後、その乗算結果を順次加算する
累積加算手段とを有し、前記係数データ列を所望のフィ
ルタ特性から求まるインパルス応答値に対応させること
により所望のフィルタ特性を得るものにおいて、前記イ
ンパルス応答値が低レベルの値であるとき許容ビット内
で大きくして前記係数データを設定しておき、前記時間
領域データと乗算した後に大きくした分だけ小さくする
演算手段を具備したことを特徴とするものである。

［発明の実施例］ 以下、第１図乃至第２図を参照してこの発明の一実施例
を詳細に説明する。但し、第１図において第６図と同一
部分には同一符号を付して示し、ここでは異なる部分に
ついてのみ述べる。

第１図は第６図に示したＦＩＲ型デジタルフィルタにこ
の発明を適用した場合の構成を示すもので、前記乗算器
２５〜３７のうち係数ｈ　（１２）、　ｈ　（１１）。

・・・、ｈ（ａ）を有する乗算器２５〜２９及びｈ（４
）。

ｈ（３）、・・・、ｈ（ｏ）を有する乗算器３３〜３７
の各係数をそれぞれ第６図に示したフィルタの場合に設
定した係数のｎ倍に設定し、各乗算器２５〜２９及び３
３〜３７の出力をそれぞれレベルシフト回路４０．４１
によって１　／　ｎ倍した後、乗算器３０〜３２の出力
と共に前記加算器３８に供給するようにしたものである
。尚、シフトレジスタ１２〜２４の代りにＲＡＭを用い
てもよい。

ここで、デジタルフィルタに入力されるデータは次に両
力ｉ来るか容易に予想がつかないのに対し、係数は一定
であることが多いので、この係数一定に着目して累積加
算時の切捨て誤差を少なくすることが有用であると考え
られる。また、第２表において、係数を４ビツトとした
とき実際に４ビツトを全て使用しているのはｈ（６）の
みであり、他のｈ　（５）　、　ｈ　（７）は３ビツト
、ｈ（０）〜ｈ（４）。

ｈ（８）〜ｈ　（１２）は０または１ビツトである。こ
れでは係数の精度が落ちて当然である。

そこで、係数を２つのグループに別けてそれぞれに重み
をかける。例えば、第１図においてｎ　−２３とする。

つまり、乗算器３０〜３２の係数ｈ（７）〜ｈ（５〉は
そのままとし、乗算器２５〜２９及び３３〜３７の係数
ｈ　（１２）〜ｈ　（８）　、　　ｈ　（４）〜ｈ（０
）は２３を乗じて設定し、レベルシフト回路４０．４１
のシフト量を１／２３に設定する。このときの乗算器２
５〜２９．３３〜３７に設定される係数は第３表に示す
ようになる。

第　　３　　表 この表に示した係数値を設定した場合のデジタルフィル
タの周波数特性は第２図に示すようになる。この特性図
を第８図に示した特性図と比較してみると、減衰量が約
６［ｄＢ］以上改善され、リップルが±０．６　　［ｄ
Ｂ］から±０．３３　［ｄＢコに半減されることがわか
る。ここで、上記レベルシフト回路４０．４１は、上記
の場合、単に３ビット分シフトするものでよい。このた
め、ハードウェア上での回路の増加はほとんどなく、配
線のみによって処理することも可能である。

したがって、上記のように構成したデジタルフィルタは
、乗算器のビット数が少なくても精度の高いフィルタ特
性を得ることができる。

次に、他の実施例として２倍の標本化周波数変換を行な
うデジタルフィルタにこの発明を適用した場合について
説明する。

第３図はその構成を示すもので、図中４２はデジタル信
号ｘ　（ｔ）が供給される入力端子、４３〜４８は入力
端子４２からのデジタル信号を時分割して時間領域デー
タとするシフトレジスタ、４９〜５２はそれぞれ所定の
係数データを有し、該係数データをそれぞれシフトレジ
スタ４３．４４．４７．４８の出力データと乗算する乗
算器、５３は乗算器４９〜５２の各出力データ及びシフ
トレジスタ４５．４８の各データを加算する加算器、５
４は加算器５３の出力データをｌ／ａ倍するレベルシフ
ト回路、５５はシフトレジスタ４Ｂの出力データとレベ
ルシフト回路５４のの出力データとをデジタル信号ｘ　
（ｔ）の２倍の標本化周波数で切換導出する電子スイッ
チ、５６は出力デジタル信号ｙ　（ｔ）を出力する出力
端子である。上記乗算器４９〜５２は、係数データｈ　
（５）　、　　ｈ　（７）を１　（フルスケール）とし
たとき、それに合うように他の係数データｘ（１１）、
　　ｈ（９）　、　　ｈ（３）　、　　ｈ（１）をそれ
ぞれ８倍して設定している。

上記構成のデジタルフィルタの動作を説明するに先立ち
、２倍の標本化周波数変換について説明する。

まず第４図（ａ）に示すように、入力デジタル信号ｘ　
（ｔ）に対して各時間領域データ間にゼロデータを挿入
する。尚、図中黒丸は実データ、白丸はゼロデータを示
している。このような入力デジタル信号に対し、各実デ
ータ及びゼロデータに対して同図（ｂ）、（ｃ）に示す
２つの係数データ列を設定し、それぞれの係数データ列
によって１標本間隔で交互に累積加算する。そして各演
算結果を交互に取出すことにより、２倍の周波数で標本
化されたデジタル信号を取出すことができる。

第４図では（ｂ）図の係数データ列によりｙ　（ｒ＋＋
８）、（ｃ）図の係数データ列によりｙ　（ｎ＋７）の
値を求めている。ところが２倍の標本化周波数変換の場
合、係数データｈ（０）　、　ｈ（２）　。

ｈ　（４）　、　　ｈ　（８）　、　　ｈ　（１０）、
　　ｈ　（１２）はほとんど０に近い。このため、（ｂ
）の係数データ列はｈ（６）（但しこれは１）を除いて
無視することができる。

すなわち、上記構成において２倍の標本化周波数変換を
行なう場合には、先の係数を例にとると、ｘ　（ｔ）は
１個おきに０データであるから、例えばｔ−ｎ＋６．ｔ
＝ｎ＋７に対するｙ　（ｎ＋６）　。

ｙ　（ｎ＋７）の値は、 ｙ　（ｎ＋［ｉ）−Σｘ　（ｎ＋１２−ｋ）　ｈ　（ｋ
）ｋ−。

−ｘ　（ｎ＋６） ｙ　（ｎ＋７）　−’Ｅ　ｘ　（ｎ＋１３−ｋ）ｈ　（
ｋ）ｋ＝。

＝　Ｘ　（ｎ＋１２）ｈ　（１）　　＋　ｘ　（ｎ＋１
Ｏ）ｈ　（３）＋　ｘ　（ｎ＋８）　　ｈ　（５）　　
＋　ｘ　（ｎ＋８）　　ｈ　（７）＋　ｘ　（ｎ＋４）
ｈ　（９）＋　ｘ　（ｎ＋２）ｈ　（Ｉｆ）という乗算
回数の少ない演算で求めることができる。この場合、使
用する係数はピーク値以外なので、フルスケールに対し
て約１ビツトの余裕を持っている。このことを利用して
、ｈ（５）　、　　ｈ（７）を１（フルスケール）とし
く仮りにｈ（５）−。

ｈ（７）−とする）、それに合わせて他の係数を所定倍
（ａ倍）すれば、先の実施例と同様に精度の高いフィル
タ特性が得られると考えられる。

このとき、第３図に示したように、ｈ（５）＝。

ｈ（７）”はいずれも１であるから乗算を省略すること
ができる。乗数ａはｈ　（５）　、　　ｈ　（７）を１
とするために与えたもので、したがってａ−ｈ（５）−
ａ＊ｈ（７）＝１であり、ここでは各乗算器４９〜５２
によってレベル合わせを行ない、加算器５３で加算した
後にレベルシフト回路５４で１　／　ａ倍することによ
りレベルを戻している。ここで、レベルシフトは累積加
算と異なり、誤差が蓄積されないので、ビット数は少な
くて良い。このため、前記実施例の場合と同様に乗算回
路を少なくすることができ、さらには精度の向上を図る
ことができる。

上式を用いて、第３図のフィルタ出力ｙ　（ｎ＋［ｉ）
　。

ｙ　（ｎ＋７）を表わすと、 ｙ　（ｎ＋６）　−ｘ　（ｎ＋８） ｙ　　（ｎ＋７）　　−ｘ　　（ｎ＋１２）ｈ　　（１
）＋　ｘ　（ｎ＋１Ｏ）ｈ　（３） ＋　ｘ　（ｎ＋８）　ｈ　（５） ＋　　ｘ　　（ｎ＋６）　　ｈ　　（７）＋　ｘ　（ｎ
＋４）　ｈ　（９） 十ｘ　（ｎ＋２）　ｈ　（１１） −ｈ　（５）　　ｉ　ｘ　（ｎ＋１２）ｈ　（１）　／
　ｈ　（５）＋　ｘ　（ｎ＋１０）ｈ　（３）　／　ｈ
　（５）＋　ｘ　（ｎ＋８）　＋　ｘ　（ｎ＋６）＋　
ｘ　（ｎ＋４）　ｈ　（９）　／　ｈ　（５）＋　　ｘ
　　（ｎ＋２）　　ｈ　　（１１）／　ｈ　　（５）　
　）（但しｌ　ｈ（５）　−ｈ（７）　　＋　＜　１と
する）となる。

ここで、ｈ　（１）　／ｈ　（５）　、　　ｈ　（３）
　／ｈ　（５）　、・・・は予め求めておくことができ
るので、実際の累積加算の乗算は４回で済むことになる
。

さらに高精度化するために、第３図の回路を第５図に示
すように構成してもよい。この回路は第３図の乗算器４
９．５２の係数データをさらに５倍して設定し、これら
乗算器４９．５２の出力データを加算器５７で加算した
後、レベルシフト回路５８で１／ｂ倍して前記加算器５
３にて乗算器５０．５１の出力データ及びシフトレジス
タ４５．４６の出力データと加算するようにしたもので
ある。この場合、係数データとして値の小さいｈ　（１
１）、　　ｈ　（１）を大きくしておき、累積加算した
後に元にレベルシフトさせているので、さらに誤差を小
さくすることができる。

このように、この発明は上記実施例に限定されるもので
はなく、その発明の要旨を逸脱しない範囲で種々変形す
ることが可能である。

［発明の効果コ 以上詳述したようにこの発明によれば、限られたハード
ウェアでより精度の高いフィルタ特性を有するデジタル
フィルタを提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタルフィルタの一実施例を
示すブロック回路構成図、第２図は同実施例の効果を説
明するための特性図、第３図乃至第５図はそれぞれこの
発明に係る他の実施例を説明するための図、第６図乃至
第８図はそれぞれ従来のデジタルフィルタについて説明
するための図である。 １１、４２・・・入力端子、１２〜２４．４３〜４８・
・・シフトレジスタ、２５〜３７．４９〜５２・・・乗
算器、？１８．５３．５７・・・加算器、３９．５６・
・・出力端子、４０．４１．５４．５８・・・レベルシ
フト回路、５５・・・電子スイッチ。

Claims (1)

【特許請求の範囲】
1. 入力デジタル信号を一標本間隔で時分割して時間領域デ
   ータ列を生成する時分割手段と、前記時間領域データ列
   と係数データ列とを乗算しその乗算結果を順次加算する
   累積加算手段とを有し、前記係数データ列を所望のフィ
   ルタ特性から求まるインパルス応答値に対応させること
   により所望のフィルタ特性を得るデジタルフィルタにお
   いて、前記インパルス応答値が低レベルの値であるとき
   許容ビット内で大きくして前記係数データを設定してお
   き、前記時間領域データと乗算した後に大きくした分だ
   け小さくする演算手段を具備したことを特徴とするデジ
   タルフィルタ。