JPH0624397B2 - 直流補償回路 - Google Patents
直流補償回路Info
- Publication number
- JPH0624397B2 JPH0624397B2 JP19492288A JP19492288A JPH0624397B2 JP H0624397 B2 JPH0624397 B2 JP H0624397B2 JP 19492288 A JP19492288 A JP 19492288A JP 19492288 A JP19492288 A JP 19492288A JP H0624397 B2 JPH0624397 B2 JP H0624397B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- fixed
- coefficient
- variable coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流補償回路に関し、例えば、ディジタル加入
者線伝送方式において、低域遮断による波形歪みを低減
するようにした直流補償回路に関するものである。
者線伝送方式において、低域遮断による波形歪みを低減
するようにした直流補償回路に関するものである。
従来から、例えばディジタル加入者線伝送方式において
低域遮断による波形歪みを低減するものとして、第５図
に示すような構成例の量子化帰還型の直流補償回路があ
った。
低域遮断による波形歪みを低減するものとして、第５図
に示すような構成例の量子化帰還型の直流補償回路があ
った。
図において、例えばディジタル加入者線伝送方式におけ
る伝送路（図示せず）から入力端子１１に供給される入
力信号１３には加算回路１５で補償信号１７が加えられ
て出力信号１９となると共に、この出力信号１９は識別
回路２１に供給される。ここで、伝送側（図示せず）か
ら伝送されるべき元のデータが識別再生されて識別結果
信号２３が得られる。しかる後、識別結果信号２３は遅
延回路２５で１タイムスロット（Ｔ）遅延された後、適
応型ＦＩＲ（Finite Impulse Response）フィルタ２７
に入力される。適応型ＦＩＲフィルタ２７は、低域遮断
歪みを補償する補償信号１７を出力し、加算回路１５に
供給する。
る伝送路（図示せず）から入力端子１１に供給される入
力信号１３には加算回路１５で補償信号１７が加えられ
て出力信号１９となると共に、この出力信号１９は識別
回路２１に供給される。ここで、伝送側（図示せず）か
ら伝送されるべき元のデータが識別再生されて識別結果
信号２３が得られる。しかる後、識別結果信号２３は遅
延回路２５で１タイムスロット（Ｔ）遅延された後、適
応型ＦＩＲ（Finite Impulse Response）フィルタ２７
に入力される。適応型ＦＩＲフィルタ２７は、低域遮断
歪みを補償する補償信号１７を出力し、加算回路１５に
供給する。
この適応型ＦＩＲフィルタ２７の構成例を第６図に示
す。図において、遅延回路２５からの出力は、ｎ個の遅
延回路３１（遅延回路３１１，３１２，……，３１ｎ）
の直列接続における最初の遅延回路３１１に供給される
ようになっている。ここで、遅延回路３１１，３１１，
……，３１ｎのそれぞれは１タイムスロット（Ｔ）だけ
時間的に遅らせて、その出力を次段の遅延回路３１に供
給する。また、（ｎ＋１）個の可変係数乗算器３３（可
変係数乗算器３３１，３３２，……，３３ｎ，３３
ｎ＋１）が具わっており、それらの入力はｎ個の遅延回
路３１（遅延回路３１１，３１２，……，３１ｎ）の各
タップに接続され、且つ、出力は加算回路３５に供給さ
れる。この加算回路３５の出力は、補償信号１７として
加算回路１５に供給されるようになっている。
す。図において、遅延回路２５からの出力は、ｎ個の遅
延回路３１（遅延回路３１１，３１２，……，３１ｎ）
の直列接続における最初の遅延回路３１１に供給される
ようになっている。ここで、遅延回路３１１，３１１，
……，３１ｎのそれぞれは１タイムスロット（Ｔ）だけ
時間的に遅らせて、その出力を次段の遅延回路３１に供
給する。また、（ｎ＋１）個の可変係数乗算器３３（可
変係数乗算器３３１，３３２，……，３３ｎ，３３
ｎ＋１）が具わっており、それらの入力はｎ個の遅延回
路３１（遅延回路３１１，３１２，……，３１ｎ）の各
タップに接続され、且つ、出力は加算回路３５に供給さ
れる。この加算回路３５の出力は、補償信号１７として
加算回路１５に供給されるようになっている。
ところで、上述した従来の直流補償回路において、例え
ば、孤立応答波形に対する伝送路のインパルス応答に対
する補償の例をみておく。
ば、孤立応答波形に対する伝送路のインパルス応答に対
する補償の例をみておく。
第７図は孤立波形入力に対する伝送路のインパルス応答
の例を示す。図示するとおり、伝送路での孤立応答波形
として、伝送路から得られる入力信号１３の孤立応答波
形は低域遮断に因って、１００タイムスロット以上にわ
たって歪む。
の例を示す。図示するとおり、伝送路での孤立応答波形
として、伝送路から得られる入力信号１３の孤立応答波
形は低域遮断に因って、１００タイムスロット以上にわ
たって歪む。
ところが、上述した適応型ＦＩＲフィルタ２７において
は１タップについて１タイムスロットだけしか対応（補
償）できない。従って、第７図に示すように１００タイ
プスロット以上にわたる歪み波形を補償するには、歪み
が及ぶタイムスロット数と同等のタップ数が適応型ＦＩ
Ｒフィルタ２７に必要となる。そのため、直流補償回路
としては、大規模のハードウェア構成となるという問題
点があった。
は１タップについて１タイムスロットだけしか対応（補
償）できない。従って、第７図に示すように１００タイ
プスロット以上にわたる歪み波形を補償するには、歪み
が及ぶタイムスロット数と同等のタップ数が適応型ＦＩ
Ｒフィルタ２７に必要となる。そのため、直流補償回路
としては、大規模のハードウェア構成となるという問題
点があった。
本発明は、このような点にかんがみて創作されたもので
あり、小さなハードウェア規模で実現できるようにした
直流補償回路を提供することを目的としている。
あり、小さなハードウェア規模で実現できるようにした
直流補償回路を提供することを目的としている。
このような目的を達成するために、本発明にあっては、
入力端子からの入力信号と複数の可変係数乗算回路の出
力信号とを加算し、その加算出力を出力端子に得る加算
回路が具わっており、当該加算回路の出力信号から元の
データを識別再生する識別回路を介し、複数の固定ＩＩ
Ｒ（Infinite Impulse Response）フィルタの直列接続
回路で成る第１手段に供給される。これら複数の固定Ｉ
ＩＲフィルタのそれぞれの出力は対応する可変係数乗算
回路に供給されるようになっている。ここで、識別回路
の入出力間で所望の演算を行ない、その結果に基づいて
複数の可変係数乗算回路の各係数を可変的に制御するよ
うに構成している。
入力端子からの入力信号と複数の可変係数乗算回路の出
力信号とを加算し、その加算出力を出力端子に得る加算
回路が具わっており、当該加算回路の出力信号から元の
データを識別再生する識別回路を介し、複数の固定ＩＩ
Ｒ（Infinite Impulse Response）フィルタの直列接続
回路で成る第１手段に供給される。これら複数の固定Ｉ
ＩＲフィルタのそれぞれの出力は対応する可変係数乗算
回路に供給されるようになっている。ここで、識別回路
の入出力間で所望の演算を行ない、その結果に基づいて
複数の可変係数乗算回路の各係数を可変的に制御するよ
うに構成している。
本発明にあっては、加算回路から得られる直流補償回路
の出力信号に基づき識別回路によって元のデータが再生
され、それが複数の固定ＩＩＲフィルタの直列回路で成
る第１手段に供給される。複数の固定ＩＩＲフィルタの
それぞれの出力は、対応する各可変係数乗算回路に供給
され、それらの出力は加算回路に供給されて入力信号と
加算される。この加算出力が直流補償回路の出力とな
る。ここで、識別回路に入力，出力によって得られる演
算結果に基づいて、第２手段により複数の可変係数乗算
回路の各係数が可変的に制御される。
の出力信号に基づき識別回路によって元のデータが再生
され、それが複数の固定ＩＩＲフィルタの直列回路で成
る第１手段に供給される。複数の固定ＩＩＲフィルタの
それぞれの出力は、対応する各可変係数乗算回路に供給
され、それらの出力は加算回路に供給されて入力信号と
加算される。この加算出力が直流補償回路の出力とな
る。ここで、識別回路に入力，出力によって得られる演
算結果に基づいて、第２手段により複数の可変係数乗算
回路の各係数が可変的に制御される。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
Ｉ．実施例の構成 第１図は、本発明の一実施例における直流補償回路の構
成を示す。ここで、第５図と同一な符号は同一な回路等
を示すものであり、それらの詳細は省略する。
成を示す。ここで、第５図と同一な符号は同一な回路等
を示すものであり、それらの詳細は省略する。
第１図において、例えば、ディジタル加入者線伝送方式
において伝送路（図示せず）からの入力端子１１に供給
される入力信号１３は加算回路４１で、ｎ個の可変係数
乗算器４９（可変係数乗算器４９１，４９２，……，４
９ｎ）の出力信号と加えられ、その加算結果たる出力信
号４３が出力端子２９から得られる。
において伝送路（図示せず）からの入力端子１１に供給
される入力信号１３は加算回路４１で、ｎ個の可変係数
乗算器４９（可変係数乗算器４９１，４９２，……，４
９ｎ）の出力信号と加えられ、その加算結果たる出力信
号４３が出力端子２９から得られる。
また、出力信号４３は識別回路２１に供給され、ここで
元のデータが識別再生されて識別結果信号４５が得られ
る。この識別結果信号４５は、ｎ個の固定ＩＩＲ（Infi
nite Impulse Response）フィルタ４７（固定ＩＩＲフ
ィルタ４７１，４７２，……，４７ｎ）の直列接続回路
に供給される。
元のデータが識別再生されて識別結果信号４５が得られ
る。この識別結果信号４５は、ｎ個の固定ＩＩＲ（Infi
nite Impulse Response）フィルタ４７（固定ＩＩＲフ
ィルタ４７１，４７２，……，４７ｎ）の直列接続回路
に供給される。
ｎ個の固定ＩＩＲフィルタ４７１〜４７ｎの各共通接続
点（タップ）は、それぞれ対応する可変係数乗算器４９
（可変係数乗算器４９１，４９２，……，４９ｎ）に接
続されている。
点（タップ）は、それぞれ対応する可変係数乗算器４９
（可変係数乗算器４９１，４９２，……，４９ｎ）に接
続されている。
また、識別回路２１の入力端子と出力端子との間におけ
る両信号の減算を行なう減算回路５１が具わっており、
その出力信号が、複数の相関器５３（相関器５３１，５
３２，……，５３ｎ）に共通に供給されている。更に、
これら複数の相関器５３（相関器５３１，５３２，…
…，３ｎ）の各他端は、対応する固定ＩＩＲフィルタ４
７の各共通接続点（タップ）に接続されている。
る両信号の減算を行なう減算回路５１が具わっており、
その出力信号が、複数の相関器５３（相関器５３１，５
３２，……，５３ｎ）に共通に供給されている。更に、
これら複数の相関器５３（相関器５３１，５３２，…
…，３ｎ）の各他端は、対応する固定ＩＩＲフィルタ４
７の各共通接続点（タップ）に接続されている。
第２図に固定ＩＩＲフィルタ４７の構成例を示す。ここ
で、固定ＩＩＲフィルタ４７は、第１図に示す複数個の
うちの１つを示す。１つの固定ＩＩＲフィルタ４７にあ
っては、識別回路２１からの識別結果信号４５あるいは
前段の固定ＩＩＲフィルタ４７からの出力信号が加算回
路６１に入力され、その出力は１タイムスロットだけ時
間遅延させる遅延回路６３に供給され、その遅延出力信
号が係数ａの固定係数乗算器６５および係数ｂの固定係
数乗算器６７にそれぞれ共通に供給される。この固定係
数乗算器６７の出力信号が加算回路６１に供給される。
また、固定係数乗算器６５の出力信号が、対応する可変
係数乗算器４９および相関器５３に入力されるようにな
っている。
で、固定ＩＩＲフィルタ４７は、第１図に示す複数個の
うちの１つを示す。１つの固定ＩＩＲフィルタ４７にあ
っては、識別回路２１からの識別結果信号４５あるいは
前段の固定ＩＩＲフィルタ４７からの出力信号が加算回
路６１に入力され、その出力は１タイムスロットだけ時
間遅延させる遅延回路６３に供給され、その遅延出力信
号が係数ａの固定係数乗算器６５および係数ｂの固定係
数乗算器６７にそれぞれ共通に供給される。この固定係
数乗算器６７の出力信号が加算回路６１に供給される。
また、固定係数乗算器６５の出力信号が、対応する可変
係数乗算器４９および相関器５３に入力されるようにな
っている。
II．実施例の動作 次に、上述した構成による本発明実施例の動作を説明す
る。
る。
第２図に示すように固定ＩＩＲフィルタ４７につき、第
ｉタイムスロットにおいての孤立波形に対する応答ｑ
（ｉ）は、 ｑ（ｉ）＝ａｅibT……(1) として表される。ここで、ａは固定係数乗算器６５の固
定係数，ｂは固定係数乗算器６７の固定係数，Ｔはタイ
ムスロットである。上記(1)式における孤立応答波形は
無限時間にわたって持続することが分かる。
ｉタイムスロットにおいての孤立波形に対する応答ｑ
（ｉ）は、 ｑ（ｉ）＝ａｅibT……(1) として表される。ここで、ａは固定係数乗算器６５の固
定係数，ｂは固定係数乗算器６７の固定係数，Ｔはタイ
ムスロットである。上記(1)式における孤立応答波形は
無限時間にわたって持続することが分かる。
ところで、固定ＩＩＲフィルタ４７を一次ＩＩＲフィル
タとしたときの各タップの孤立波形応答ｐｋの一例を第
３図に示す。ここで、縦軸に固定ＩＩＲフィルタ４７１
〜４７ｎにおける出力信号ｐｋの振幅を、また、横軸に
タイムスロットＴの整数倍で示す時間をとっている。こ
のような孤立波形応答ｐｋを組み合わせることにより、
第７図に示すような歪み波形を補償することができる。
タとしたときの各タップの孤立波形応答ｐｋの一例を第
３図に示す。ここで、縦軸に固定ＩＩＲフィルタ４７１
〜４７ｎにおける出力信号ｐｋの振幅を、また、横軸に
タイムスロットＴの整数倍で示す時間をとっている。こ
のような孤立波形応答ｐｋを組み合わせることにより、
第７図に示すような歪み波形を補償することができる。
歪み波形の補償のためには、可変係数乗算器４９の係数
ａｋ（ｋ＝１，２，……，ｎ）の可変制御（更新）は、
以下のようにして行なう。
ａｋ（ｋ＝１，２，……，ｎ）の可変制御（更新）は、
以下のようにして行なう。
ａｋ←ａｋ−Ｃ・Ｒ（ｐｋ(i)，ｅ(i)）……(2) ここで、Ｃは定数、Ｒは相関器５３の相関関数、ｐ
ｋ(i)は第ｉタイムスロットにおける第ｋ番目固定ＩＩ
Ｒフィルタ４７の出力である。また、ｅ(i)は、次の(3)
式で与えられる第ｉタイムスロットにおける識別誤差
（減算回路５１で得られる）である。
ｋ(i)は第ｉタイムスロットにおける第ｋ番目固定ＩＩ
Ｒフィルタ４７の出力である。また、ｅ(i)は、次の(3)
式で与えられる第ｉタイムスロットにおける識別誤差
（減算回路５１で得られる）である。
ｅ(i)＝ｒ(i)−ｄ(i)……(3) ここで、ｒ(i)，ｄ(i)はそれぞれ第ｉタイムスロットに
おける出力（出力信号４３），識別結果（識別結果信号
４５）である。
おける出力（出力信号４３），識別結果（識別結果信号
４５）である。
このように、上記(3)式に基づいて、可変係数乗算器４
９の係数ａｋ（ｋ＝１，２，……，ｎ）の可変制御（更
新）は行なわれ得る。
９の係数ａｋ（ｋ＝１，２，……，ｎ）の可変制御（更
新）は行なわれ得る。
ところで、第ｉタイムスロットにおける固定ＩＩＲフィ
ルタ４７の出力ｐｋ(i)および第ｉタイムスロットにお
ける識別誤差ｅ(i)は本実施例の構成によって得られる
ものであり、これらに基づいて可変係数乗算器４９の係
数ａｋの更新は可能である。そのため、可変係数ａｋを
更新するのに、特別な制御回路は不要である。この係数
ａｋを更新する制御回路としては相関器５３だけでよ
い。また、符号(sgn)だけの相関を取る場合には、排他
的論理和ゲートのみで構成できるので、相関器５３の回
路構成は極めて簡単となる。
ルタ４７の出力ｐｋ(i)および第ｉタイムスロットにお
ける識別誤差ｅ(i)は本実施例の構成によって得られる
ものであり、これらに基づいて可変係数乗算器４９の係
数ａｋの更新は可能である。そのため、可変係数ａｋを
更新するのに、特別な制御回路は不要である。この係数
ａｋを更新する制御回路としては相関器５３だけでよ
い。また、符号(sgn)だけの相関を取る場合には、排他
的論理和ゲートのみで構成できるので、相関器５３の回
路構成は極めて簡単となる。
次に、本発明実施例の効果をシミュレーションにより示
す。固定ＩＩＲフィルタ４７としては、同一の一次ＩＩ
Ｒフィルタを４個用いた。従って、ｋ＝１〜４である。
また、固定ＩＩＲフィルタの係数はｂ＝２-5とし、係数
更新は上記(2)式においてＣ＝２-11とし、次の(4)式で
与えられるような符号のみの相関を用いた。
す。固定ＩＩＲフィルタ４７としては、同一の一次ＩＩ
Ｒフィルタを４個用いた。従って、ｋ＝１〜４である。
また、固定ＩＩＲフィルタの係数はｂ＝２-5とし、係数
更新は上記(2)式においてＣ＝２-11とし、次の(4)式で
与えられるような符号のみの相関を用いた。
Ｒ（ｐｋ(i)，ｅ(i)＝sgnｐｋ(i)・sgnｅ(i)……(4) ここで、ｋ＝１，２，３，４である。また、符号は４値
符号とし伝送速度は８０キロボーとしている。
符号とし伝送速度は８０キロボーとしている。
第４図に可変係数乗算器４９の係数（ａ１，ａ２，
ａ３，ａ４）および出力信号４３（縦軸）の時間（横
軸）変化の一例を示す。ここで、可変係数乗算器４９１
〜４９４の係数ａ１〜ａ４は全て初期値ゼロから出発し
ているが、時間経過と共に一定値に収束することが分か
る。
ａ３，ａ４）および出力信号４３（縦軸）の時間（横
軸）変化の一例を示す。ここで、可変係数乗算器４９１
〜４９４の係数ａ１〜ａ４は全て初期値ゼロから出発し
ているが、時間経過と共に一定値に収束することが分か
る。
出力信号４３は、初め低域遮断により波形が歪んでいる
が、係数ａｋの収束と共に歪みは小さくなる。係数の収
束後、低域遮断歪みは０．２％（ＲＭＳ）まで低域され
た。このような構成によって、優れた補償を可能にする
ことが分かる。
が、係数ａｋの収束と共に歪みは小さくなる。係数の収
束後、低域遮断歪みは０．２％（ＲＭＳ）まで低域され
た。このような構成によって、優れた補償を可能にする
ことが分かる。
III．実施例のまとめ このように、本発明実施例にあっては、従来の技術の問
題点を解決するために、量子化帰還回路に、縦続接続さ
れた固定ＩＩＲフィルタ４７と可変係数乗算器４９とを
用いることを最も主要な特徴とし、従来の技術とは異な
る。
題点を解決するために、量子化帰還回路に、縦続接続さ
れた固定ＩＩＲフィルタ４７と可変係数乗算器４９とを
用いることを最も主要な特徴とし、従来の技術とは異な
る。
このように固定ＩＩＲフィルタ４７を用いることによ
り、低域遮断による長い歪み波形を少ないタップ数で補
償できる。また、この固定ＩＩＲフィルタ４７を一次と
すれば低域遮断歪みを補償するのに適した波形が得られ
る。従って、ハードウェア規模を簡単にできる。更に、
可変係数乗算器４９１〜４９ｎに対する係数ａ１〜ａｎ
に対する係数の可変制御を行なう回路は、相関器５３に
よって形成できるため、ハードウェア規模は小規模とな
る。
り、低域遮断による長い歪み波形を少ないタップ数で補
償できる。また、この固定ＩＩＲフィルタ４７を一次と
すれば低域遮断歪みを補償するのに適した波形が得られ
る。従って、ハードウェア規模を簡単にできる。更に、
可変係数乗算器４９１〜４９ｎに対する係数ａ１〜ａｎ
に対する係数の可変制御を行なう回路は、相関器５３に
よって形成できるため、ハードウェア規模は小規模とな
る。
IV．発明の変形態様 なお、本発明は、上述した実施例に限られることはな
く、各種の変形態様があることは当業者であれば容易に
推考できるであろう。
く、各種の変形態様があることは当業者であれば容易に
推考できるであろう。
上述したように、本発明によれば、低域遮断による長い
歪み波形を少ないタップ数で補償でき、ハードウェア規
模を簡単にできる。
歪み波形を少ないタップ数で補償でき、ハードウェア規
模を簡単にできる。
第１図は本発明の一実施例による直流補償回路の構成
図、 第２図は固定ＩＩＲフィルタの構成図、 第３図は孤立波形入力に対する固定ＩＩＲフィルタの応
答波形ｐｋの例を示す図、 第４図は可変係数乗算器の係数と出力信号との時間変化
の例を示す図、 第５図は従来の量子化帰還型直流補償回路の構成ブロッ
ク図、 第６図は適応型ＦＩＲフィルタの構成例を示す図、 第７図は孤立波形入力に対する伝送路のインパルス応答
の例の説明図である。 図において、 １１は入力端子、 １３は入力信号、 １５，３５，４１，６１は加算回路、 １７は補償信号、 １９，４３は出力信号、 ２１は識別回路、 ２３，４５は識別結果信号、 ２５，３１，６３は遅延回路、 ２７は適応型ＦＩＲフィルタ、 ２９は出力端子、 ３３，４９は可変係数乗算器、 ４７は固定ＩＩＲフィルタ、 ５１は減算回路、 ５３は相関器、 ６５，６７は固定係数乗算器である。
図、 第２図は固定ＩＩＲフィルタの構成図、 第３図は孤立波形入力に対する固定ＩＩＲフィルタの応
答波形ｐｋの例を示す図、 第４図は可変係数乗算器の係数と出力信号との時間変化
の例を示す図、 第５図は従来の量子化帰還型直流補償回路の構成ブロッ
ク図、 第６図は適応型ＦＩＲフィルタの構成例を示す図、 第７図は孤立波形入力に対する伝送路のインパルス応答
の例の説明図である。 図において、 １１は入力端子、 １３は入力信号、 １５，３５，４１，６１は加算回路、 １７は補償信号、 １９，４３は出力信号、 ２１は識別回路、 ２３，４５は識別結果信号、 ２５，３１，６３は遅延回路、 ２７は適応型ＦＩＲフィルタ、 ２９は出力端子、 ３３，４９は可変係数乗算器、 ４７は固定ＩＩＲフィルタ、 ５１は減算回路、 ５３は相関器、 ６５，６７は固定係数乗算器である。
Claims (1)
- 【請求項１】複数の可変係数乗算回路と、 伝送路から得られる入力信号と前記複数の可変係数乗算
回路の出力信号とを加算し、その加算出力を出力端子に
得る加算回路と、 前記加算回路による出力信号から、伝送されるべき元の
データを識別再生する識別回路と、 所望の時間遅延を有する複数の固定ＩＩＲフィルタを直
列に接続し、前記識別回路の出力を入力とし、前記複数
の固定ＩＩＲフィルタのそれぞれの出力を前記複数の可
変係数乗算回路の対応する回路に供給する第１手段と、 前記加算回路の出力と前記第１手段の入力との間で所望
の演算を行ない、その結果に基づいて前記複数の可変係
数乗算回路の各係数の可変的に制御する第２手段と、 を具えるように構成したことを特徴とする直流補償回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19492288A JPH0624397B2 (ja) | 1988-08-04 | 1988-08-04 | 直流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19492288A JPH0624397B2 (ja) | 1988-08-04 | 1988-08-04 | 直流補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244838A JPH0244838A (ja) | 1990-02-14 |
| JPH0624397B2 true JPH0624397B2 (ja) | 1994-03-30 |
Family
ID=16332576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19492288A Expired - Fee Related JPH0624397B2 (ja) | 1988-08-04 | 1988-08-04 | 直流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624397B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5747766B2 (ja) * | 2011-09-27 | 2015-07-15 | 富士通株式会社 | 信号整形回路および光送信装置 |
| JP2014053755A (ja) * | 2012-09-07 | 2014-03-20 | Hitachi Ltd | Ｄｃバランスオフセット調整回路およびそれを有する半導体装置 |
-
1988
- 1988-08-04 JP JP19492288A patent/JPH0624397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244838A (ja) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038536A (en) | Adaptive recursive least mean square error filter | |
| US5175747A (en) | Equalizer | |
| US5068873A (en) | Equalizer | |
| US5638439A (en) | Adaptive filter and echo canceller | |
| CA1288826C (en) | Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters | |
| JPH04332224A (ja) | 信号分散部分の除去装置及びその方法 | |
| US5535149A (en) | Duplex adaptive digital filter and method of operation | |
| US6546105B1 (en) | Sound image localization device and sound image localization method | |
| US5440583A (en) | Decision feedback equalizer with second-order recursive filter controlled with two feedback coefficients | |
| US3764914A (en) | High speed line equalizer | |
| JP5029355B2 (ja) | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム | |
| CA1289198C (en) | Line equalizer | |
| JPH0624397B2 (ja) | 直流補償回路 | |
| JPH0964791A (ja) | 波形等化装置 | |
| US4779217A (en) | Octave multiple filter | |
| GB2225883A (en) | Method of determining the tap weights of a decision feedback equaliser | |
| US4868775A (en) | Adaptive digital filter | |
| KR100252339B1 (ko) | 최소평균자승등화기에잇ㅅ어서수렴상수변환회로 | |
| JP5686752B2 (ja) | 逆フィルタ回路 | |
| US7408983B2 (en) | Digital filter | |
| JPS62172809A (ja) | デジタルフイルタ | |
| JP2511157B2 (ja) | 自動等化器 | |
| JPH03175748A (ja) | 等化器 | |
| JPS6329443B2 (ja) | ||
| JPH03117206A (ja) | 適応フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |