JPS62297934A - デイジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は、ディジタルデータを処理するディジタル信号
処理装置に関するものである。

従来の技術 近年、映像、音声の広い分野において、ディジタル信号
処理技術が用いられるようになった。ディジタル信号処
理の重要な一分野として、ディジタルフィルタがある。

、ディジタルフィルタは、大別して、リカーシブ形とノ
ンリカーシブ形がある。

このうち、リカーシブ形は、その伝達関数Ｈ（Ｚ）で表
わすとき、例えば、次式のようになる。

ここに、ａは１未満の正の実数である。（１１弐を実現
するブロック図は、第２図のようになる。入力端２１に
入力されたにビットのデータは、加算器２２に入力され
る。第２図のフィルタによる信号処理の後、Ｋビットの
データに対して、上位Ｌビットが増大する場合、加算器
２２の出力は（Ｌ　＋　Ｋ）ビットとなる。（Ｌ＋Ｋ）
ビットのデータは、単位遅延素子２４を経て、乗算器２
３に入力される。

発明が解決しようとする問題点 今、乗算器２３の乗算係数ａをＭビットのビットシフト
で実現するとすれば、乗算器２３の出力は（Ｌ＋Ｋ　　
Ｍ）ビットのデータとなり、加算器２２に入力される。

加算器２２は、Ｋビットと（Ｌ＋に−Ｍ）ビットの加算
演算を行なうことになるが、Ｍビットシフトにより、下
位Ｍビットのデータは消去され、出力に寄与しなくなる
。したがって、入力データのダイナミックレンジが小さ
い時、データが帰還ループを充分な回数通過せず、出力
の周波数特性の精度が悪化するという問題があった。

言い換えると、入力のダイナミックレンジにより、フィ
ルタのインパルス応答が変化してしまう問題があった。

問題点を解決するための手段 上記問題点を解決するために、本発明の信号処理回路は
、第１のリカーシブ形フィルタと、第２のリカーシブ形
フィルタが並列に接続され、第１のリカーシブ形フィル
タと、第２のリカーシブ形フィルタとの出力が加算され
て出力されるように構成されており、第１のリカーシブ
形フィルタに入力されたにビットのデータは、第１の加
算器を経て上位Ｌビットの付加された（Ｋ　＋　Ｌ）ビ
ットデータとなり、第１の単位遅延素子を経て、第１の
Ｍビットシフタを経て、第１の加算器に入力され、第１
のリカーシブ形フィルタの出力のうち、上位ビットから
Ｍビットのデータは、第２のリカーシブ形ディジタルフ
ィルタに入力され、第２の加算器を経て、Ｌ十Ｍビット
のデータとなり、第２の単位遅延素子を経て、第２のＭ
ビットシフタを通過して、第２の加算器に入力され、第
１のリカーシブ形フィルタと、第２のリカーシブ形フィ
ルタとの出力データが、第３の加算器で加算され、出力
されるように構成されている。

作用 本発明は、上記した構成をとることにより、従来、ビッ
トシフトにより無視していた下位Ｍビットのデータに対
しても、第２のリカーシブ形フィルタを用意することに
より、フィルタ処理を施すことができる。

実施例 以下、本発明のディジタル信号処理装置の一実施例につ
いて、図面を用いて説明する。第１図は、本発明におけ
るディジタル信号処理装置１９を示す。

入力端１０に、Ｋビットのデータが入力された場合を考
える。第１の加算器１１を通過してオーバーフロー、Ｌ
ビットの付加された（Ｌ　＋　Ｋ）ビットのデータは、
第１の単位遅延素子１２を経て、第１のＭビットシフタ
１３を通過して、（Ｌ＋Ｋ　　Ｍ）ビットのデータとな
り、第１の加算器１１に帰還する。

第１の遅延素子１２の出力のうち、下位Ｍビットは、従
来の手法では、帰還されなかった。しかし、本手法では
、上記、下位Ｍビットに対して、第２のリカーシブ形フ
ィルタ３１を用意することにより、下位Ｍビットに対し
ても、リカーシブ形フィルタをかける。第２のリカーシ
ブ形フィルタ３１に人力された、上記、Ｍビットデータ
は、第２の加算器１４を経て、オーバーフロー、Ｌビッ
トの付加された（Ｌ＋Ｍ）ピントデータとなる。上記（
Ｌ＋Ｍ）ビットデータは、第２の単位遅延素子１５を経
て、第２のＭビットシフタ１６を通過し、第２の加算器
１４に帰還される。第１のリカーシブ形フィルタ３０か
らの出力（Ｌ　＋　Ｋ）ビットに対し、第２のリカーシ
ブ形フィルタ３１の最上位ビットを、下位ビットからの
リップルキャリーとして、第３の加算器１７で加算して
出力する。この結果、従来、無視していた、下位Ｍビッ
トからの寄与を、リップルキャリーの形で加算すること
により、出力の周波数特性の精度を向上することができ
る。ここで、上記の例では、（１１弐の伝達関数で表わ
されるリカーシブ形ディジタルフィルタについて説明し
たが、より一般的なリカーシブ形フィルタにおいても同
様に動作する。

また、上述の説明では、乗算器として、ビットシフタを
使用したが、−ｉの乗算器を使用してもよい。その場合
、第１のリカーシブ形フィルタで、帰還のかからないデ
ータを、第２のリカーシブ形フィルタへ入力して処理す
ればよい。また、上述の説明では、第２のリカーシブ形
フィルタ３１へのデータ入力を、下位Ｍビットとしたが
、下位（Ｍ＋１）ビットを第２のリカーシブ形フィルタ
へ供給し、第１のリカーシブ形フィルタへの入力しとし
、（Ｌ＋に−Ｉ）ビットとしてもよい。この結果、第１
の加算器１１のゲート遅延量を軽減することができる。

また、上述の説明では、第２のリカーシブ形フィルタを
用意したが、同様の構成で、第３のリカーシブ形フィル
タ、あるいは、それ以上を用意しても、同様に動作する
。

発明の効果 本発明は、上記構成をとることにより、従来手法では周
波数特性精度に限界があったリカーシブ形フィルタに対
し、より高精度な特性が得られる手法を提供する。本手
法は、映像、音声、及びデータ処理の広い分野において
、適用可能である。

【図面の簡単な説明】

第１図は、本発明のディジタル信号処理装置の一例を示
したブロック図、第２図は、従来例を示すブロック図で
ある。 １０・・・・・・入力端、１１・・・・・・第１の加算
器、１２・・・・・・第１の単位遅延素子、１３・・・
・・・第１のＭビットシフタ、１４・・・・・・第２の
加算器、１５・・・・・・第２の単位遅延素子、１６・
・・・・・第２のＭビットシフタ、１７・・・・・・第
３の加算器、１８・・・・・・出力端、３０・・・・・
・第１のリカーシブ形フィルタ、３１・・・・・・第２
のリカーシブ形フィルタ、１９・・・・・・ディジタル
信号処理装置。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 第２図

Claims (1)

【特許請求の範囲】
1. 第１のリカーシブ形フィルタは、第１の加算器と、第１
   の単位遅延素子と、第１のＭビットシフタとを含み、第
   ２のリカーシブ形フィルタは、第２の加算器と、第２の
   単位遅延素子と、第２のＭビットシフタとを含み、第１
   のリカーシブ形フィルタと、第２のリカーシブ形フィル
   タが並列に接続され、第１のリカーシブ形フィルタと、
   第２のリカーシブ形フィルタとの出力が加算されて出力
   されるように構成されており、第１のリカーシブ形フィ
   ルタに入力されたにビットのデータは、第１の加算器を
   経て上位Ｌビットの付加された（Ｋ＋Ｌ）ビットデータ
   となり、第１の単位遅延素子を経て、第１のＭビットシ
   フタを経て、第１の加算器に入力され、第１のリカーシ
   ブ形フィルタの出力のうち、下位ビットからＭビットの
   データは、第２のリカーシブ形フィルタに入力され、第
   ２の加算器を経て、（Ｌ＋Ｍ）ビットのデータとなり、
   第２の単位遅延素子を経て、第２のＭビットシフタを通
   過して、第２の加算器に入力され、第１のリカーシブ形
   フィルタと、第２のリカーシブ形フィルタとの出力デー
   タが、第３の加算器で加算され、出力されることを特徴
   としたディジタル信号処理装置。