JP2002366539A - データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体 - Google Patents

データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体

Info

Publication number
JP2002366539A
JP2002366539A JP2001173883A JP2001173883A JP2002366539A JP 2002366539 A JP2002366539 A JP 2002366539A JP 2001173883 A JP2001173883 A JP 2001173883A JP 2001173883 A JP2001173883 A JP 2001173883A JP 2002366539 A JP2002366539 A JP 2002366539A
Authority
JP
Japan
Prior art keywords
data
interpolation
multiplier
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001173883A
Other languages
English (en)
Inventor
Yukio Koyanagi
裕喜生 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2001173883A priority Critical patent/JP2002366539A/ja
Priority to TW091110268A priority patent/TW564597B/zh
Priority to CNA02811499XA priority patent/CN1515073A/zh
Priority to PCT/JP2002/004988 priority patent/WO2002101925A1/ja
Priority to EP02728127A priority patent/EP1396936A1/en
Priority to KR10-2003-7015846A priority patent/KR20040007645A/ko
Publication of JP2002366539A publication Critical patent/JP2002366539A/ja
Priority to US10/725,311 priority patent/US6973468B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method

Abstract

(57)【要約】 【課題】 全域において１回以上微分可能な有限台の標
本化関数に基づく滑らかなデータ補間をより簡単な演算
で行うことができるようにする。 【解決手段】 順次入力される離散データを遅延させる
数段の遅延回路１-1，２ -1，３-1と、数段の遅延回路１
-1，２-1，３-1の各出力段から取り出されるそれぞれの
データに対して、デジタル基本関数（−１，１，８，
８，１，−１）の値に応じた重み付け加算をすることに
よって補間データを求める乗加算回路４-1〜１６-1とを
設け、全域において１回以上微分可能な有限台の標本化
関数を極めて簡単な四則演算のみで得ることができよう
にし、ローパスフィルタの位相歪みや打ち切り誤差のな
い良好な補間データを得るための演算時間を短縮化する
ことができるようにするとともに、その演算回路を簡素
化できるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ補間装置およ
び方法、標本化関数生成装置、データ補間プログラム、
記録媒体に関し、特に、音声や画像などの離散的なデー
タ間を補間するデータ補間方式に用いて好適なものであ
る。
【０００２】
【従来の技術】従来、あらかじめ与えられた標本値間の
値を求めるデータ補間方法として、様々な方法が提案さ
れている。最も簡単な方法は、直線補間である。この直
線補間では、例えば２つの標本値ｘ１，ｘ２の間を補間
する中間値として、（ｘ１＋ｘ２）／２で表される補間
データを求める。
【０００３】また、所定の標本化関数を用いてデータ補
間を行う方法も知られている。この場合のデータ補間に
は、通常、従来から知られているｓｉｎｃ関数と称され
る標本化関数が用いられる。
【０００４】図１４は、ｓｉｎｃ関数の説明図である。
ｓｉｎｃ関数は、ディラックのデルタ関数を逆フーリエ
変換したときに現れるものであり、標本化周波数をｆと
したときにｓｉｎ（πｆｔ）／（πｆｔ）で定義され
る。このｓｉｎｃ関数は、ｔ＝０のサンプル点のみで値
が１になり、他の全てのサンプル点では値が０となる。
【０００５】図１５は、図１４に示した標本化関数を用
いたデータ補間の説明図である。図１５において、等間
隔のサンプル点ｔ１，ｔ２，ｔ３，ｔ４のそれぞれにお
ける離散データの値をＹ（ｔ１），Ｙ（ｔ２），Ｙ（ｔ
３），Ｙ（ｔ４）とし、例えばサンプル点ｔ２とｔ３の
間の所定位置ｔ０（ｔ２から距離ａの位置）に対応した
補間値ｙ（ｔ０）を求める場合を考える。
【０００６】一般に、補間値ｙ（ｔ０）を標本化関数を
用いて求めるには、各サンプル点ｔ１〜ｔ４の離散デー
タ値Ｙ（ｔ１）〜Ｙ（ｔ４）に対応した振幅を有する複
数の標本化関数について、補間位置ｔ０における値（×
印で示す）を夫々求め、これらを畳み込み演算によって
全て加算すればよい。
【０００７】これらのデータ補間は、例えば、離散的な
デジタルデータを連続的なアナログ信号に変換するデジ
タル−アナログ変換処理や、圧縮時に離散化されたデー
タから補間によって連続的な元データを復元する伸長処
理などに利用される。その際には、与えられた離散的な
サンプル点間の値をできるだけ滑らかに補間することが
要求されることが多い。
【０００８】この要求に対応するために、補間処理によ
って擬似的にサンプリング周波数を上げる従来のデータ
補間方法では、求めた各補間値をサンプルホールド回路
によって保持して階段状の信号波形を生成した後に、そ
れをローパスフィルタに通すことによって滑らかな信号
を出力するようにしていた。
【０００９】ところが、この方法では、出力される連続
信号に、ローパスフィルタによる位相特性の劣化が生じ
るという問題があった。また、上述したｓｉｎｃ関数
は、±∞で０に収束する関数であるため、正確な補間値
を求めようとすると、全ての離散データ値に対応したｓ
ｉｎｃ関数の値を求めて加算する必要がある。ところが
実際には、処理能力や回路規模等の都合から、考慮する
離散データの範囲を限定して畳み込み演算が行われてい
た。そのため、得られる補間値には打ち切り誤差が含ま
れ、正確な補間値が得られないという問題があった。
【００１０】このような問題を解決するために、本出願
人は、ローパスフィルタによる位相特性の劣化や打ち切
り誤差がなく、歪みの少ない出力波形を得ることが可能
なデータ補間方式を発明し、既に特許出願した（特願平
１１−１７３２４５号）。この特願平１１−１７３２４
５号に記載の発明は、図１２に示すデジタル基本関数を
入力されるｎ個の離散データの値に応じた振幅に加工
し、それらをオーバーサンプリングおよび畳み込み演算
によって合成することにより、結果として図１３に示す
ような標本化関数に基づきデータ補間を行うようにした
ものである。
【００１１】この図１３に示す標本化関数は、全域にお
いて１回微分可能であって、横軸に沿った標本位置ｔが
有限の局所的な領域内でのみ０以外の有限な値を有し、
それ以外の領域では値が全て０となる有限台の関数であ
る。また、図１３の標本化関数は、サンプル点ｔ３のみ
で極大値をとり、４つのサンプル点ｔ１，ｔ２，ｔ４，
ｔ５で値が０になるという特徴を持つ関数であり、滑ら
かな波形の信号を得るために必要なサンプル点は全て通
る。
【００１２】このように、図１３に示す関数は、全域に
おいて１回微分可能であり、しかもサンプル点ｔ１，ｔ
５において０に収束する有限台の標本化関数である。し
たがって、図１４に示した従来のｓｉｎｃ関数の代わり
に、図１３の標本化関数を用いて各離散データに基づく
重ね合わせを行うことにより、離散データ間の値を１回
微分可能な関数を用いて滑らかに補間することが可能と
なる。これにより、ローパスフィルタを不要とし、その
位相特性の劣化を防止することができる。
【００１３】また、図１３の標本化関数は、サンプル点
ｔ１，ｔ５で０に収束するため、ｔ１〜ｔ５の範囲内で
の離散データだけを考慮に入れればよい。したがって、
ある１つの補間値を求める場合には、限られた数の離散
データの値のみを考慮すればよいことになり、処理量を
大幅に削減することができる。しかも、ｔ１〜ｔ５の範
囲外の各離散データについては、本来考慮すべきである
が処理量や精度等を考慮して無視しているというわけで
はなく、理論的に考慮する必要がないため、打ち切り誤
差の発生を防止することもできる。
【００１４】
【発明が解決しようとする課題】しかしながら、上記特
願平１１−１７３２４５号に記載されたデータ補間方式
では、上述のように優れた特性は得ることができるもの
の、畳み込み演算あるいは移動平均演算など、直線補間
などの簡単なデータ補間方式に比べて複雑な演算を行う
必要があった。
【００１５】そこで本発明は、全域において１回以上微
分可能な有限台の標本化関数に基づく滑らかなデータ補
間をより簡単な演算で行うことができるようにし、演算
時間の短縮化や、その演算を行うための回路の簡素化を
実現できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】本発明のデータ補間装置
は、順次入力される離散データを順次遅延させる数段の
遅延回路と、上記数段の遅延回路の各出力段から取り出
されるそれぞれのデータに対して、デジタル基本関数の
値に応じた重み付け加算をすることにより、上記順次入
力される離散データに対する補間データを求める乗加算
回路とを備えたことを特徴とする。
【００１７】本発明の他の態様では、上記数段の遅延回
路と上記乗加算回路とを１組のオーバーサンプリング回
路として、複数のオーバーサンプリング回路をカスケー
ド接続したことを特徴とする。
【００１８】本発明のその他の態様では、順次入力され
る離散データを順次遅延させる３段の遅延回路と、上記
３段の遅延回路の各出力段から取り出されるそれぞれの
データに対して、デジタル基本関数の値に応じた重み付
け加算をすることにより、上記順次入力される離散デー
タに対する補間データを求める乗加算回路とを備えたこ
とを特徴とする。
【００１９】本発明のその他の態様では、上記３段の遅
延回路と上記乗加算回路とを１組のオーバーサンプリン
グ回路として、複数のオーバーサンプリング回路をカス
ケード接続したことを特徴とする。
【００２０】本発明のその他の態様では、順次入力され
る離散データを順次遅延させる数段の遅延回路と、上記
数段の遅延回路の各出力段から取り出されるそれぞれの
データに対して、デジタル基本関数の値に応じた重み付
け加算をすることにより、上記順次入力される離散デー
タに対する補間データを求める乗加算回路と、上記乗加
算回路から出力される隣接する補間データどうしの平均
データを求める平均化回路とを備えたことを特徴とす
る。
【００２１】本発明のその他の態様では、上記数段の遅
延回路と上記乗加算回路と上記平均化回路とを１組のオ
ーバーサンプリング回路として、複数のオーバーサンプ
リング回路をカスケード接続したことを特徴とする。
【００２２】本発明のその他の態様では、順次入力され
る離散データを順次遅延させる４段の遅延回路と、上記
４段の遅延回路の各出力段から取り出されるそれぞれの
データに対して、デジタル基本関数の値に応じた重み付
け加算をすることにより、上記順次入力される離散デー
タに対する補間データを求める乗加算回路とを備えたこ
とを特徴とする。
【００２３】本発明のその他の態様では、上記４段の遅
延回路と上記乗加算回路とを１組のオーバーサンプリン
グ回路として、複数のオーバーサンプリング回路をカス
ケード接続したことを特徴とする。
【００２４】本発明のその他の態様では、順次入力され
る離散データを順次遅延させる５段の遅延回路と、上記
５段の遅延回路の各出力段から取り出されるそれぞれの
データに対して、デジタル基本関数の値に応じた重み付
け加算をすることにより、上記順次入力される離散デー
タに対する補間データを求める乗加算回路とを備えたこ
とを特徴とする。
【００２５】本発明のその他の態様では、上記５段の遅
延回路と上記乗加算回路とを１組のオーバーサンプリン
グ回路として、複数のオーバーサンプリング回路をカス
ケード接続したことを特徴とする。
【００２６】本発明のその他の態様では、順次入力され
る離散データについて、注目するサンプル点の離散デー
タとその周辺数個のサンプル点の離散データを取得する
データ取得手段と、上記データ取得手段により取得した
数個の離散データに対して、デジタル基本関数の値に応
じた重み付け加算をすることにより、上記注目するサン
プル点の離散データに対する補間データを順次求める補
間手段とを備えたことを特徴とする。
【００２７】本発明のその他の態様では、上記データ取
得手段および上記補間手段の処理を、上記補間手段の出
力データを上記データ取得手段の入力として数回繰り返
し行うことを特徴とする。
【００２８】本発明のその他の態様では、上記補間手段
により求められた補間データについて、隣接する補間デ
ータどうしで平均化演算を行う平均化手段を備えたこと
を特徴とする。
【００２９】また、本発明のデータ補間方法は、順次入
力される離散データについて、注目するサンプル点の離
散データとその周辺数個のサンプル点の離散データとに
対して、デジタル基本関数の値に応じた重み付け加算を
することにより、上記注目するサンプル点の離散データ
に対する補間データを求めるようにしたことを特徴とす
る。
【００３０】本発明の他の態様では、上記デジタル基本
関数の値に応じた重み付け加算により求められた補間デ
ータについて、隣接する補間データどうしで平均化演算
を行うようにしたことを特徴とする。
【００３１】本発明のその他の態様では、上記デジタル
基本関数の値に応じた重み付け加算により求められた補
間データをついて、注目するサンプル点の補間データと
その周辺数個のサンプル点の補間データとに対して、上
記デジタル基本関数の値に応じた重み付け加算をするこ
とにより、上記注目するサンプル点の補間データに対す
る補間データを更に求めるようにしたことを特徴とす
る。
【００３２】本発明のその他の態様では、順次入力され
る離散データについて、注目する１つのサンプル点の離
散データとその両隣のサンプル点の離散データとに対し
て、デジタル基本関数の値に応じた重み付け加算をする
ことにより、上記１つのサンプル点の離散データから２
つのサンプル点の補間データを順次求めるようにしたこ
とを特徴とする。
【００３３】本発明のその他の態様では、順次入力され
る離散データについて、注目する隣接する２つのサンプ
ル点の離散データとその両隣のサンプル点の離散データ
とに対して、デジタル基本関数の値に応じた重み付け加
算をすることにより、上記２つのサンプル点の間を補間
する補間データを順次求めるようにしたことを特徴とす
る。
【００３４】また、本発明の標本化関数生成装置は、入
力される単一のデジタルデータを順次遅延させる数段の
遅延回路と、上記数段の遅延回路の各出力段から取り出
されるそれぞれのデータに対して、デジタル基本関数の
値に応じた重み付け加算をすることにより、上記単一の
デジタルデータに対する補間データを求める乗加算回路
とから１組のオーバーサンプリング回路を構成し、複数
のオーバーサンプリング回路をカスケード接続したこと
を特徴とする。
【００３５】また、本発明のデータ補間プログラムは、
請求項１７〜１９の何れか１項に記載の各手段としてコ
ンピュータを機能させるためのプログラム、あるいは、
請求項２０〜２６の何れか１項に記載のデータ補間方法
の処理手順をコンピュータに実行させるためのプログラ
ムである。
【００３６】また、本発明のコンピュータ読み取り可能
な記録媒体は、請求項１７〜１９の何れか１項に記載の
各手段としてコンピュータを機能させるためのプログラ
ム、あるいは、請求項２０〜２６の何れか１項に記載の
データ補間方法の処理手順をコンピュータに実行させる
ためのプログラムを記録したことを特徴とする。
【００３７】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態を図面に基づいて説明する。図１は、
第１の実施形態によるデータ補間装置の構成例を示す図
である。図２は、第１の実施形態によるデータ補間の原
理を説明するための図である。まず、図２を用いて本実
施形態によるデータ補間の原理について説明する。
【００３８】図２に示すデータ構造において、横軸のA,
B,C,…は１クロック毎に順次入力される各サンプル点の
離散データを示し、そのデータ値がデジタル基本関数に
対する係数となる。また、縦軸のa,b,c,…は、デジタル
基本関数により加工された離散データの中心位置を示
す。
【００３９】ここで用いるデジタル基本関数は、オーバ
ーサンプリングによるデータ補間を行う際に使用する標
本化関数の基本となるものであり、図１０に示されるも
のである。このデジタル基本関数は、１クロック毎にデ
ータ値を−１，１，８，８，１，−１と変化させて作成
したものである。
【００４０】図２に示すように、離散データAに対する
デジタル基本関数は、最初のクロック位置を先頭として
各関数値（−１，１，８，８，１，−１）を１クロック
ずつずらして与えられる。また、次の離散データBに対
するデジタル基本関数は、最初のクロック位置より２ク
ロック後のクロック位置を先頭として各関数値を１クロ
ックずつずらして与えられる。同様に、順次入力される
各離散データC,D,E,F,…に対するデジタル基本関数は、
更に２クロックずつ遅れたクロック位置をそれぞれ先頭
として、各関数値を１クロックずつずらして与えられ
る。
【００４１】このようなデータ構造に基づいて、１つの
離散データBから２つの補間データB1,B2を生成する場合
を例に挙げて説明する。ここでは、デジタル基本関数に
より加工された離散データBの中心位置bを挟む２行のデ
ータをそれぞれb1,b2とし、これらのデータb1,b2に対し
て畳み込み演算を行うことを考える。この場合、２つの
隣接するデータ値b1,b2は、それぞれ b1＝A＋8B−C …(1) b2＝−A＋8B＋C …(2) と表される。
【００４２】上記式(1)(2)より、 b1＋b2＝16B …(3) と表され、さらに、 B＝(b1／8＋b2／8)／2 …(4) のように変形される。
【００４３】上記式(4)から、離散データBは、２つのデ
ータb1／8，b2／8の中間値に相当すると言える。これを
逆に考えることで、１つの離散データBは、２つの補間
データB1，B2に置き換えることができ、それらは、 B1＝(A＋8B−C)／8 …(5) B2＝(−A＋8B＋C)／8 …(6) のように表される。
【００４４】また、離散データBについて式(4)に示され
る関係が他の離散データC,D,E,F,…についても同様に成
り立つことから、 C＝(c1／8＋c2／8)／2 D＝(d1／8＋d2／8)／2 E＝(e1／8＋e2／8)／2 F＝(f1／8＋f2／8)／2 …… となる。
【００４５】したがって、次式に示すように、１つの離
散データCは２つの補間データC1，C2に、１つの離散デ
ータDは２つの補間データD1，D2に、１つの離散データE
は２つの補間データE1，E2に、１つの離散データFは２
つの補間データF1，F2にそれぞれ置き換えられる。 C→C1＝(B＋8C−D)／8、C2＝(−B＋8C＋D)／8 D→D1＝(C＋8D−E)／8、D2＝(−C＋8D＋E)／8 E→E1＝(D＋8E−F)／8、E2＝(−D＋8E＋F)／8 F→F1＝(E＋8F−G)／8、F2＝(−E＋8F＋G)／8 ……
【００４６】以上のように、あるサンプル点の離散デー
タ（例えばB）に関して補間値を求める際には、その離
散データを８倍した値と、前後のサンプル点の離散デー
タを＋１倍、−１倍した値とを加算し、その加算値を８
で割ることによって第１の補間値（例えばB1）を得る。
また、対象の離散データを８倍した値と、前後のサンプ
ル点の離散データを−１倍、＋１倍した値とを加算し、
その加算値を８で割ることによって第２の補間値（例え
ばB2）を得る。これを各サンプル点について行うことに
より、元データを２倍にオーバーサンプルする。
【００４７】また、２倍にオーバーサンプルされた補間
データをもとに同様の補間処理を行うことにより、元デ
ータを４倍にオーバーサンプルすることが可能である。
さらに、４倍にオーバーサンプルされた補間データをも
とに同様の補間処理を行うことにより、元データを８倍
にオーバーサンプルすることが可能である。理論的に
は、同様の補間処理をｎ回繰り返し行うことにより、元
データを２n倍にオーバーサンプルすることが可能であ
る。
【００４８】次に、図１を用いて、上述の補間動作を実
現する第１の実施形態によるデータ補間装置の構成につ
いて説明する。図１に示すデータ補間装置は、２倍のオ
ーバーサンプリングを行うための回路を３段カスケード
接続した構成になっており、１段目〜３段目の回路構成
を符号の添数字（-1〜-3）により区別している。また、
添数字のみが異なり主符号が同じ回路構成は互いに同一
の機能を有するものであることを示している。
【００４９】１段目のオーバーサンプリング回路は、基
準周波数（例えば４４．１ＫＨｚ）のクロックＣＫに従
って動作する。３段のＤ型フリップフロップ１-1，
２-1，３ -1は、順次入力される離散データ（例えば１６
ビット）を基準周波数の１クロックＣＫずつ順に遅延さ
せる。これらのＤ型フリップフロップ１-1，２-1，３-1
は、本発明による３段の遅延回路に相当する。
【００５０】１段目のＤ型フリップフロップ１-1の出力
タップから取り出されるデータは、例えば式(5)(6)に示
す第１項を形成し、２段目のＤ型フリップフロップ２-1
の出力タップから取り出されるデータは第２項を形成
し、３段目のＤ型フリップフロップ３-1の出力タップか
ら取り出されるデータは第３項を形成する。
【００５１】１段目のＤ型フリップフロップ１-1の出力
タップから取り出されたデータは、−１倍の乗算器４-1
（請求項３の第１の乗算器に相当）を介してＡＮＤゲー
ト５ -1の一方の入力端に入力されるとともに、乗算器を
介することなく（＋１倍に相当）ＡＮＤゲート６-1の一
方の入力端に入力される。ＡＮＤゲート５-1の他方の入
力端には、インバータ７-1を通過した反転クロックＣＫ
が入力される。また、ＡＮＤゲート６-1の他方の入力端
には、クロックＣＫが入力される。
【００５２】上記２つのＡＮＤゲート５-1，６-1の出力
データは、ＯＲゲート８-1を介して出力される。これに
より、クロックＣＫが“Ｈ”の期間中は＋１倍された離
散データがＯＲゲート８-1から出力される。また、クロ
ックＣＫが“Ｌ”の期間中は−１倍された離散データが
ＯＲゲート８-1から出力される。すなわち、クロックＣ
Ｋが“Ｈ”の期間中に上記式(5)に示す第１項が求めら
れ、“Ｌ”の期間中に上記式(6)に示す第１項が求めら
れる。２つのＡＮＤゲート５-1，６-1，インバータ７-1
およびＯＲゲート８-1により請求項３の第１の切替回路
が構成される。
【００５３】２段目のＤ型フリップフロップ２-1の出力
タップから取り出されたデータは、＋８倍の乗算器９-1
（請求項３の第２の乗算器に相当）を介して出力され
る。上記式(5)(6)に示すように、第２項については両式
において±の符号が変わることはないので、第１項のよ
うなクロックＣＫによる符号切替のための回路は不要で
ある。
【００５４】また、３段目のＤ型フリップフロップ３-1
の出力タップから取り出されたデータは、−１倍の乗算
器１０-1（請求項３の第３の乗算器に相当）を介してＡ
ＮＤゲート１１-1の一方の入力端に入力されるととも
に、乗算器を介することなく（＋１倍に相当）ＡＮＤゲ
ート１２-1の一方の入力端に入力される。ＡＮＤゲート
１１-1の他方の入力端には、クロックＣＫが入力され
る。また、ＡＮＤゲート１２-1の他方の入力端には、イ
ンバータ１３-1を通過した反転クロックＣＫが入力され
る。
【００５５】上記２つのＡＮＤゲート１１-1，１２-1の
出力データは、ＯＲゲート１４-1を介して出力される。
これにより、クロックＣＫが“Ｈ”の期間中は−１倍さ
れた離散データがＯＲゲート１４-1から出力される。ま
た、クロックＣＫが“Ｌ”の期間中は＋１倍された離散
データがＯＲゲート１４-1から出力される。すなわち、
クロックＣＫが“Ｈ”の期間中に上記式(5)に示す第３
項が求められ、“Ｌ”の期間中に上記式(6)に示す第３
項が求められる。２つのＡＮＤゲート１１-1，１２-1，
インバータ１３-1およびＯＲゲート１４-1により請求項
３の第２の切替回路が構成される。
【００５６】上記ＯＲゲート８-1の出力データ、８倍乗
算器９-1の出力データ、およびＯＲゲート１４-1の出力
データは、２つの加算器１５-1，１６-1（請求項３の加
算器に相当）によって全て加算される。これにより、ク
ロックＣＫが“Ｈ”の期間中に上記式(5)に示す演算結
果が加算器１６-1より出力され、クロックＣＫが“Ｌ”
の期間中に上記式(6)に示す演算結果が加算器１６-1よ
り出力される。
【００５７】以上のような回路に対して、図２に示すよ
うな離散データA,B,C,…を順に入力することにより、加
算器１６-1からは、A,B1,B2,C1,C2,…のように２倍にオ
ーバーサンプリングされた補間データが出力される。な
お、式(5)(6)ではデータ値が全体として１／８倍されて
いるが、そのための回路が１段目のオーバーサンプリン
グ回路には設けられていない。図１の回路では、３段分
をまとめて最終段の乗算器２０で１／５１２（１／
８3）倍している。
【００５８】図１に示すデータ補間装置では、例えば１
つの離散データBから２つの補間データB1，B2を生成す
る際に、両補間データで共通している式(5)(6)の第２項
については、１つの８倍乗算器９-1を共有してデータ形
成するようにしている。このように、２つの補間データ
を生成する際に共有できる回路はできる限り共有化する
ことにより、全体としての回路構成を簡素化している。
【００５９】上記加算器１６-1の出力段には、Ｄ型フリ
ップフロップ１７-1と、加算器１８ -1と、１／２倍乗算
器１９-1とから成る平均化回路が設けられている。Ｄ型
フリップフロップ１７-1は、基準周波数の２倍の周波数
のクロック２ＣＫに従って、加算器１６-1の出力データ
を１クロック分遅延させる。加算器１８-1は、加算器１
６-1の出力データとＤ型フリップフロップ１７-1の出力
データとを加算する。１／２倍乗算器１９-1は、加算器
１８-1の出力データを１／２倍する。
【００６０】このように平均化回路を設けているのは、
補間処理によって生じたクロックの相対位置のずれを元
に戻すためである。例えば、加算器１６-1からB1，B2，
C1，C2，…のように補間データが出力されている場合、
平均化回路では、(B1＋B2)／2，(B2＋C1)／2，(C1＋C2)
／2，…の演算を順に実行する。
【００６１】この平均化演算の実行結果は、 (B1＋B2)／2＝{{(A＋8B−C)/8}＋{(−A＋8B＋C)/8}}／2＝B (B2＋C1)／2＝{{(−A＋8B＋C)/8}＋{(B＋8C−D)/8}}／2 ＝(−A＋9B＋9C−D)/16 …(7) (C1＋C2)／2＝{{(B＋8C−D)/8}＋{(−B＋8C＋D)/8}}／2＝C …… となり、クロックの相対位置のずれが元の正しい位置に
修正される。これによって、図６を用いて後述するよう
に、得られる標本化関数の周波数特性を良好にすること
が可能となる。
【００６２】上記平均化回路を構成する１／２倍乗算器
１９-1の出力データは、２段目のオーバーサンプリング
回路のＤ型フリップフロップ１-2に入力され、２段目の
２倍オーバーサンプリングが実行される。２段目のオー
バーサンプリング回路は、基準周波数の２倍の周波数の
クロック２ＣＫに従って動作すること以外は、１段目の
オーバーサンプリング回路と同様である。
【００６３】２段目のオーバーサンプリング回路の最終
段に設けられた１／２倍乗算器１９ -2の出力データは、
３段目のオーバーサンプリング回路のＤ型フリップフロ
ップ１-3に入力され、３段目の２倍オーバーサンプリン
グが実行される。３段目のオーバーサンプリング回路
は、基準周波数の４倍の周波数のクロック４ＣＫに従っ
て動作すること以外は、１段目のオーバーサンプリング
回路と同様である。
【００６４】図３は、上記図１に示したデータ補間装置
にユニットパルスのデータを入力した場合に得られるオ
ーバーサンプル結果を示す特性図である。図３におい
て、はユニットパルスの入力データ、は２倍オーバ
ーサンプルデータ、は４倍オーバーサンプルデータ、
は８倍オーバーサンプルデータを示す。に示すオー
バーサンプルデータの波形関数は、図１３に示した特願
平１１−１７３２４５号に記載の畳み込み演算により得
られる標本化関数とほぼ同じ波形を有している。
【００６５】参考までに、図３のに示す波形関数と、
図１３に示した波形関数とを比較のために並べて図４に
示す。図４において、実線のグラフＩは図３のに示す
波形関数、点線のグラフIIは図１３に示す波形関数であ
る。これから分かるように、両者の波形にほとんど差は
なく、有限の標本位置において０に収束する有限台の標
本化関数である。しかも、図３のに示す関数は、全域
において１回以上微分可能である。
【００６６】したがって、本実施形態のデータ補間処理
を適用した場合は、結果として図３のに示す標本化関
数を用いて各離散データに基づく重ね合わせを行うこと
となり、離散データ間の値を１回以上微分可能な関数を
用いてより滑らかに補間することが可能となる。これに
より、ローパスフィルタを不要とし、その位相特性の劣
化を防止することができる。
【００６７】また、ある１つの離散データに関して補間
値を求める場合には、限られた数（上記式(5)(6)で示さ
れるように３個）の離散データの値のみを考慮すればよ
いことになり、処理量を大幅に削減することができる。
しかも、有限台の範囲外の各離散データについては、本
来考慮すべきであるが処理量や精度等を考慮して無視し
ているというわけではなく、理論的に考慮する必要がな
いため、打ち切り誤差の発生を防止することもできる。
【００６８】図５は、図４に示した標本化関数の一部拡
大図である。図５に示すように、特願平１１−１７３２
４５号により得られる標本化関数IIは、サンプル点ｔ＝
７の位置にて強制的に０に収束する形になっているが、
本実施形態により得られる標本化関数Ｉは、そのような
強制的な打ち切りがない。したがって、本実施形態によ
れば、離散データ間をより滑らかに補間することができ
る。
【００６９】図６は、図４に示した標本化関数の周波数
特性を示す図である。図６において、実線のグラフＩは
本実施形態により得られる標本化関数の周波数特性を示
し、点線のグラフIIは特願平１１−１７３２４５号によ
り得られる標本化関数の周波数特性を示す。この図６か
ら分かるように、両方とも極めて良好な周波数特性が得
られている。これによれば、いわゆる折り返しノイズが
出るところにちょうどノッチフィルタが入ったような形
になっており、折り返しノイズの発生を効果的に抑制す
ることができる。
【００７０】以上詳しく説明したように、第１の実施形
態によれば、全域において１回以上微分可能な有限台の
標本化関数を、上記式(5)(6)のような極めて簡単な四則
演算のみで得ることができ、当該標本化関数に基づくデ
ータ補間を簡単な演算で行うことができる。この式(5)
(6)によれば、ある注目するサンプル点の離散データに
ついて補間データを求める際には、その両隣のサンプル
点の離散データのみを考慮に入れれば良い。したがっ
て、本実施形態によれば、ローパスフィルタの位相歪み
や打ち切り誤差のない良好な補間データを得ることがで
きることはもちろん、そのための演算時間を短縮化する
ことができるとともに、その演算回路を簡素化すること
ができる。
【００７１】なお、上記図１に示したデータ補間回路
は、本発明のデータ補間手法を実現するための回路構成
の一例であって、これに限定されるものではない。例え
ば、３つのＤ型フリップフロップの出力タップから取り
出されるそれぞれのデータを−１倍、８倍、＋１倍して
加算する第１の乗加算回路と、３つのＤ型フリップフロ
ップの出力タップから取り出されるそれぞれのデータを
＋１倍、８倍、−１倍して加算する第２の乗加算回路と
別個に設けるようにしても良い。
【００７２】図７は、この場合の回路構成例を示す図で
ある。なお、ここでは２倍のオーバーサンプルを行う回
路のみを示しているが、同様の回路をｎ個カスケード接
続することにより、２n倍のオーバーサンプルを行うこ
とができるのは、図１の場合と同様である。また、ここ
では平均化回路の図示を省略している。
【００７３】図７において、３段のＤ型フリップフロッ
プ２１，２２，２３は、順次入力される離散データを１
クロックＣＫずつ順に遅延させる。第１の乗加算回路
は、１段目のＤ型フリップフロップ２１の出力データを
−１倍する第１の乗算器２４と、２段目のＤ型フリップ
フロップ２２の出力データを８倍する第２の乗算器２５
と、第１の乗算器２４の出力データ、第２の乗算器２５
の出力データおよび３段目のＤ型フリップフロップ２３
の出力データを加算する加算器２６，２７とを備える。
【００７４】また、第２の乗加算回路は、２段目のＤ型
フリップフロップ２２の出力データを８倍する第３の乗
算器２８と、３段目のＤ型フリップフロップ２３の出力
データを−１倍する第４の乗算器２９と、第３の乗算器
２８の出力データ、第４の乗算器２９の出力データおよ
び１段目のＤ型フリップフロップ２１の出力データを加
算する加算器３０，３１とを備える。
【００７５】第１の乗加算回路（加算器２７）から出力
されたデータは、ＡＮＤゲート３２の一方の入力端に入
力される。ＡＮＤゲート３２の他方の入力端には、イン
バータ３３を通過した反転クロックＣＫが入力される。
また、第２の乗加算回路（加算器３１）から出力された
データは、ＡＮＤゲート３４の一方の入力端に入力され
る。ＡＮＤゲート３４の他方の入力端には、クロックＣ
Ｋが入力される。
【００７６】上記２つのＡＮＤゲート３２，３４の出力
データは、ＯＲゲート３５を介して出力される。これに
より、クロックＣＫが“Ｈ”の期間中は、上記式(5)に
示すような演算結果がＯＲゲート３５より出力され、ク
ロックＣＫが“Ｌ”の期間中は、上記式(6)に示すよう
な演算結果がＯＲゲート３５より出力される。
【００７７】また、図８に示すように、図７では２つ用
いていた８倍乗算器を１つの乗算器で兼用するようにし
ても良い。なお、図８でも２倍のオーバーサンプルを行
う回路のみを示しているが、同様の回路をｎ個カスケー
ド接続することにより、２n倍のオーバーサンプルを行
うことができる。また、ここでも平均化回路の図示は省
略している。
【００７８】図８に示すデータ補間装置は、順次入力さ
れる離散データを１クロックＣＫずつ順に遅延させる３
段のＤ型フリップフロップ４１，４２，４３を備えてい
る。また、１段目のＤ型フリップフロップ４１の出力デ
ータを−１倍する第１の乗算器４４と、２段目のＤ型フ
リップフロップ４２の出力データを８倍する第２の乗算
器４５と、３段目のＤ型フリップフロップ４３の出力デ
ータを−１倍する第３の乗算器４６とを備えている。
【００７９】さらに、第１の乗算器４４の出力データ、
第２の乗算器４５の出力データおよび３段目のＤ型フリ
ップフロップ４３の出力データを加算する第１の加算器
４７，４８と、第２の乗算器４５の出力データ、第３の
乗算器４６の出力データおよび１段目のＤ型フリップフ
ロップ４１の出力データを加算する第２の加算器４９，
５０とを備えている。
【００８０】加算器４８から出力されたデータは、ＡＮ
Ｄゲート５１の一方の入力端に入力される。ＡＮＤゲー
ト５１の他方の入力端には、インバータ５２を通過した
反転クロックＣＫが入力される。また、加算器５０から
出力されたデータは、ＡＮＤゲート５３の一方の入力端
に入力される。ＡＮＤゲート５３の他方の入力端には、
クロックＣＫが入力される。
【００８１】上記２つのＡＮＤゲート５１，５３の出力
データは、ＯＲゲート５４を介して出力される。これに
より、クロックＣＫが“Ｈ”の期間中は、上記式(5)に
示すような演算結果がＯＲゲート５４より出力され、ク
ロックＣＫが“Ｌ”の期間中は、上記式(6)に示すよう
な演算結果がＯＲゲート５４より出力される。
【００８２】また、上記実施形態では、上記式(5)(6)の
ような演算を行うことによってデータ補間を行い、求め
た補間データに対して更に平均化演算を行うことによっ
てクロックの相対位置のずれを補正するようにしてい
た。これに対して、上記式(7)に示すような演算を直接
行うことによって、平均化演算を省略できるようにして
も良い。
【００８３】上記式(7)に示すような演算を直接行う場
合は、順次入力される離散データについて、注目する隣
接する２つのサンプル点の離散データとその両隣のサン
プル点の離散データとに対して、デジタル基本関数の値
に応じた重み付け加算をすることにより、上記２つのサ
ンプル点の離散データの間を補間する補間データを順次
求めることになる。例えば、注目する２つの離散データ
がB,Cの場合は、その間の補間データ(B＋C)／2は、次式
のように求められる。 (B＋C)／2＝(−A＋9B＋9C−D)／16 …(8)
【００８４】図９は、この場合の回路構成例を示す図で
ある。なお、ここでも２倍のオーバーサンプルを行う回
路のみを示しているが、同様の回路をｎ個カスケード接
続することにより、２n倍のオーバーサンプルを行うこ
とが可能である。
【００８５】図９に示すデータ補間装置は、順次入力さ
れる離散データを１クロックＣＫずつ順に遅延させる４
段のＤ型フリップフロップ６１，６２，６３，６４を備
えている。この４段のＤ型フリップフロップ６１〜６４
は、本発明による４段の遅延回路に相当する。
【００８６】また、１段目のＤ型フリップフロップ６１
の出力データを−１倍する第１の乗算器６５と、２段目
のＤ型フリップフロップ６２の出力データを９倍する第
２の乗算器６６と、３段目のＤ型フリップフロップ６３
の出力データを９倍する第３の乗算器６７と、４段目の
Ｄ型フリップフロップ６４の出力データを−１倍する第
４の乗算器６８とを備えている。さらに、上記第１〜第
４の乗算器６５〜６８の出力データを全て加算する加算
器６９，７０，７１を備えている。
【００８７】加算器７１から出力されたデータは、ＡＮ
Ｄゲート７２の一方の入力端に入力される。ＡＮＤゲー
ト７２の他方の入力端には、インバータ７３を通過した
反転クロックＣＫが入力される。また、初段のＤ型フリ
ップフロップ６１に入力される離散データは、上述の各
回路ブロック６１〜７１の遅延に合わせた量だけ遅延さ
せる遅延回路７４を介してＡＮＤゲート７５の一方の入
力端に入力される。ＡＮＤゲート７５の他方の入力端に
は、クロックＣＫが入力される。
【００８８】上記２つのＡＮＤゲート７２，７５の出力
データは、ＯＲゲート７６を介して出力される。これに
より、クロックＣＫが“Ｈ”の期間中は、入力される離
散データがそのままＯＲゲート７６より出力され、クロ
ックＣＫが“Ｌ”の期間中は、上記式(8)に示すような
演算により得られる補間データがＯＲゲート７６より出
力される。
【００８９】なお、この図９は上記式(8)のような演算
を行うための１つの回路例であり、これに限定されるも
のではない。例えば、図９に示した乗加算回路６５〜７
１の代わりに、以下のような構成を用いても良い。すな
わち、１段目のＤ型フリップフロップ６１の出力データ
と４段目のＤ型フリップフロップ６４の出力データとを
加算する第１の加算器と、２段目のＤ型フリップフロッ
プ６２の出力データと３段目のＤ型フリップフロップ６
３の出力データとを加算する第２の加算器と、上記第１
の加算器の出力データを−１倍する第１の乗算器と、上
記第２の加算器の出力データを９倍する第２の乗算器
と、上記第１の乗算器の出力データと上記第２の乗算器
の出力データとを加算する第３の加算器とにより乗加算
回路を構成する。このようにすれば、乗算器を削減する
ことができる。
【００９０】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。第２の実施形態では、図１
２に示すデジタル基本関数を１クロックずつずらして加
算（平均化）した関数を使用する。
【００９１】図１０は、第２の実施形態によるデータ補
間の原理を説明するための図である。図１０に示すデー
タ構造において、横軸のA,B,C,…は１クロック毎に順次
入力される各サンプル点の離散データを示し、そのデー
タ値が本実施形態のデジタル基本関数に対する係数とな
る。また、縦軸のa,b,c,…は、デジタル基本関数により
加工された離散データの中心位置を示す。
【００９２】図１０に示すように、離散データAに対す
るデジタル基本関数は、最初のクロック位置より２クロ
ック前を先頭として各関数値（−１，０，９，１６，
９，０，−１）を１クロックずつずらして与えられる。
また、次の離散データBに対するデジタル基本関数は、
最初のクロック位置を先頭として各関数値を１クロック
ずつずらして与えられる。同様に、順次入力される各離
散データC,D,E,F,…に対するデジタル基本関数は、更に
２クロックずつ遅れたクロック位置をそれぞれ先頭とし
て、各関数値を１クロックずつずらして与えられる。
【００９３】このようなデータ構造によると、例えば離
散データCの値に応じて加工されるデジタル基本関数の
中心位置cは、第１の実施形態と異なり１つのデータ位
置の上に重なる。そこで、第２の実施形態では、このク
ロック位置cのデータと、その前後のクロック位置のデ
ータとを用いて畳み込み演算を行うことにより、１つの
間引きデータCから２つの補間データC1,C2を求める。
【００９４】クロック位置cを中心とする前後３行分の
データをそれぞれ、c-，c，c+とすると、 c-＝−A＋9B＋9C−D …(9) c＝16C …(10) c+＝−B＋9C＋9D−E …(11) と表される。
【００９５】上記式(9)(10)より、 (c-＋c)＝(−A＋9B＋25C−D) …(12) と表され、また、上記式(10)(11)より、 (c＋c+)＝(−B＋25C＋9D−E) …(13) と表される。
【００９６】この式(12)(13)をもとに振幅の調整分を考
慮すると、１つの離散データCは、２つの補間データC
1，C2に置き換えることができ、それらは、 C1＝(−A＋9B＋25C−D)／32 …(14) C2＝(−B＋25C＋9D−E)／32 …(15) のように表される。
【００９７】また、離散データCについて式(14)(15)に
示される関係が他の離散データD,E,F,…についても同様
に成り立つ。したがって、次式に示すように、１つの離
散データDは２つの補間データD1，D2に、１つの離散デ
ータEは２つの補間データE1，E2に、１つの離散データF
は２つの補間データF1，F2にそれぞれ置き換えられる。 D→D1＝(−B＋9C＋25D−E)／32、D2＝(−C＋25D＋9E−F)／32 E→E1＝(−C＋9D＋25E−F)／32、E2＝(−D＋25E＋9F−G)／32 F→F1＝(−D＋9E＋25F−G)／32、F2＝(−E＋25F＋9G−H)／32 ……
【００９８】以上のように、あるサンプル点の離散デー
タ（例えばC）に関して補間値を求める際には、その離
散データを２５倍した値と、１つ前のサンプル点の離散
データを９倍した値と、２つ前のサンプル点の離散デー
タを−１倍した値と、１つ後のサンプル点の離散データ
を−１倍した値とを加算し、その加算値を８で割ること
によって第１の補間値（例えばC1）を得る。
【００９９】また、対象の離散データを２５倍した値
と、１つ前のサンプル点の離散データを−１倍した値
と、１つ後のサンプル点の離散データを９倍した値と、
２つ後のサンプル点の離散データを−１倍した値とを加
算し、その加算値を８で割ることによって第２の補間値
（例えばC2）を得る。これを各サンプル点について行う
ことにより、元データを２倍にオーバーサンプルする。
【０１００】また、２倍にオーバーサンプルされた補間
データをもとに同様の補間処理を行うことにより、元デ
ータを４倍にオーバーサンプルすることが可能である。
さらに、４倍にオーバーサンプルされた補間データをも
とに同様の補間処理を行うことにより、元データを８倍
にオーバーサンプルすることが可能である。理論的に
は、同様の補間処理をｎ回繰り返し行うことにより、元
データを２n倍にオーバーサンプルすることが可能であ
る。
【０１０１】図１１は、第２の実施形態によるデータ補
間装置の構成例を示す図である。図１１に示すデータ補
間装置は、２倍のオーバーサンプリングを行うための回
路を３段カスケード接続した構成になっており、１段目
〜３段目の回路構成を符号の添数字（-1〜-3）により区
別している。また、添数字のみが異なり主符号が同じ回
路構成は互いに同一の機能を有するものであることを示
している。
【０１０２】１段目のオーバーサンプリング回路は、基
準周波数（例えば４４．１ＫＨｚ）のクロックＣＫに従
って動作する。５段のＤ型フリップフロップ８１-1，８
２-1，８３-1，８４-1，８５-1は、順次入力される離散
データ（例えば１６ビット）を基準周波数の１クロック
ＣＫずつ順に遅延させる。これらのＤ型フリップフロッ
プ８１-1〜８５-1は、請求項１３による５段の遅延回路
に相当する。
【０１０３】１段目のＤ型フリップフロップ８１-1の出
力タップから取り出されたデータは、−１倍の乗算器８
６-1（請求項１４の第１の乗算器に相当）に入力され
る。２段目のＤ型フリップフロップ８２-1の出力タップ
から取り出されたデータは、＋９倍の乗算器８７-1（請
求項１４の第２の乗算器に相当）と−１倍の乗算器９３
-1（請求項１４の第５の乗算器に相当）とに入力され
る。
【０１０４】３段目のＤ型フリップフロップ８３-1の出
力タップから取り出されたデータは、２５倍の乗算器８
８-1（請求項１４の第３の乗算器に相当）に入力され
る。４段目のＤ型フリップフロップ８４-1の出力タップ
から取り出されたデータは、−１倍の乗算器８９-1（請
求項１４の第４の乗算器に相当）と＋９倍の乗算器９４
-1（請求項１４の第６の乗算器に相当）とに入力され
る。５段目のＤ型フリップフロップ８５-1の出力タップ
から取り出されたデータは、−１倍の乗算器９５-1（請
求項１４の第７の乗算器に相当）に入力される。
【０１０５】上記−１倍乗算器８６-1，９倍乗算器８７
-1，２５倍乗算器８８-1および−１倍乗算器８９-1の出
力データは、３つの加算器９０-1，９１-1，９２-1によ
って全て加算される。上記−１倍乗算器９３-1，２５倍
乗算器８８-1，９倍乗算器９４-1および−１倍乗算器９
５-1の出力データは、３つの加算器９６-1，９７-1，９
８-1によって全て加算される。
【０１０６】加算器９２-1から出力されたデータは、Ａ
ＮＤゲート９９-1の一方の入力端に入力される。ＡＮＤ
ゲート９９-1の他方の入力端には、クロックＣＫが入力
される。また、加算器９８-1から出力されたデータは、
ＡＮＤゲート１００-1の一方の入力端に入力される。Ａ
ＮＤゲート１００-1の他方の入力端には、インバータ１
０１-1を通過した反転クロックＣＫが入力される。
【０１０７】上記２つのＡＮＤゲート９９-1，１００-1
の出力データは、ＯＲゲート１０２ -1を介して出力され
る。これにより、クロックＣＫが“Ｈ”の期間中は、上
記式(14)に示すような演算結果がＯＲゲート１０２-1よ
り出力され、クロックＣＫが“Ｌ”の期間中は、上記式
(15)に示すような演算結果がＯＲゲート１０２-1より出
力される。
【０１０８】以上のような回路に対して、図１０に示す
ような離散データA,B,C,…を順に入力することにより、
ＯＲゲート１０２-1からは、A,B,C1,C2,D1,D2,…のよう
に２倍にオーバーサンプリングされた補間データが出力
される。なお、式(14)(15)ではデータ値が全体として１
／３２倍されているが、そのための回路が１段目のオー
バーサンプリング回路には設けられていない。図１１の
回路では、３段分をまとめて最終段の乗算器１０４で１
／３２７６８（１／３２3）倍している。
【０１０９】上記ＯＲゲート１０２-1の出力データは、
２段目のオーバーサンプリング回路のＤ型フリップフロ
ップ８１-2に入力され、２段目の２倍オーバーサンプリ
ングが実行される。２段目のオーバーサンプリング回路
は、基準周波数の２倍の周波数のクロック２ＣＫに従っ
て動作すること以外は、１段目のオーバーサンプリング
回路と同様である。
【０１１０】２段目のオーバーサンプリング回路の最終
段に設けられたＯＲゲート１０２-2の出力データは、３
段目のオーバーサンプリング回路のＤ型フリップフロッ
プ８１-3に入力され、３段目の２倍オーバーサンプリン
グが実行される。３段目のオーバーサンプリング回路
は、基準周波数の４倍の周波数のクロック４ＣＫに従っ
て動作すること以外は、１段目のオーバーサンプリング
回路と同様である。
【０１１１】３段目のオーバーサンプリング回路の最終
段に設けられたＯＲゲート１０２-3の出力データは、８
倍周波数のクロック８ＣＫに従ってＤ型フリップフロッ
プ１０３に保持された後、１／５１２倍乗算器１０４を
介して出力される。
【０１１２】この図１１のようにデータ補間装置を構成
した場合も、ユニットパルスのデータを入力した場合に
得られる標本化関数は、図３に示したものとほぼ同じ
ものとなる。したがって、第２の実施形態によるデータ
補間処理を適用した場合も、離散データ間の値を１回以
上微分可能な関数を用いてより滑らかに補間することが
可能となる。これにより、ローパスフィルタを不要と
し、その位相特性の劣化を防止することができる。
【０１１３】また、ある１つの離散データに関して補間
値を求める場合には、限られた数（上記式(14)(15)で示
されるように４個）の離散データの値のみを考慮すれば
よいことになり、処理量を大幅に削減することができ
る。しかも、有限台の範囲外の各離散データについて
は、本来考慮すべきであるが処理量や精度等を考慮して
無視しているというわけではなく、理論的に考慮する必
要がないため、打ち切り誤差の発生を防止することもで
きる。
【０１１４】また、第２の実施形態では、図１０に示す
ように、図１２に示すデジタル基本関数を１クロックず
つずらして加算（平均化）した関数を使用して補間デー
タを求めているので、この関数内で既に平均化演算は行
われている。したがって、上記式(14)(15)による補間演
算を行った後に平均化演算を行う必要がなく、平均化回
路を省略することができる。
【０１１５】なお、上記第１および第２の実施形態で
は、デジタル基本関数として、１クロック毎にデータ値
を−１，１，８，８，１，−１と変化させたものを用い
た。この数値が最良ではあるが、これ以外の数値を用い
たもの（例えば、両脇に当たる部分のウェイトを−１で
はなく１あるいは０にしたもの、真中に当たる部分のウ
ェイトを８以外の値にしたものなど）をデジタル基本関
数としても良い。この場合でも、ｓｉｎｃ関数を用いる
従来と比べれば、離散データ間を滑らかにつなぐ良好な
補間データを簡単な演算によって得ることができる。
【０１１６】以上に説明した第１および第２の実施形態
によるデータ補間の手法は、ハードウェア構成、ＤＳ
Ｐ、ソフトウェアの何れによっても実現することが可能
である。例えばソフトウェアによって実現する場合、本
実施形態のデータ補間装置は、実際にはコンピュータの
ＣＰＵあるいはＭＰＵ、ＲＡＭ、ＲＯＭなどで構成さ
れ、ＲＡＭやＲＯＭに記憶されたプログラムが動作する
ことによって実現できる。
【０１１７】したがって、コンピュータが上記本実施形
態の機能を果たすように動作させるプログラムを例えば
ＣＤ−ＲＯＭのような記録媒体に記録し、コンピュータ
に読み込ませることによって実現できるものである。上
記プログラムを記録する記録媒体としては、ＣＤ−ＲＯ
Ｍ以外に、フロッピー（登録商標）ディスク、ハードデ
ィスク、磁気テープ、光ディスク、光磁気ディスク、Ｄ
ＶＤ、不揮発性メモリカード等を用いることができる。
また、上記プログラムをインターネット等のネットワー
クを介してコンピュータにダウンロードすることによっ
ても実現できる。
【０１１８】また、コンピュータが供給されたプログラ
ムを実行することにより上述の実施形態の機能が実現さ
れるだけでなく、そのプログラムがコンピュータにおい
て稼働しているＯＳ（オペレーティングシステム）ある
いは他のアプリケーションソフト等と共同して上述の実
施形態の機能が実現される場合や、供給されたプログラ
ムの処理の全てあるいは一部がコンピュータの機能拡張
ボードや機能拡張ユニットにより行われて上述の実施形
態の機能が実現される場合も、かかるプログラムは本発
明の実施形態に含まれる。
【０１１９】図１および図１１に示すデータ補間装置
は、複数の離散データを順次入力することによってデー
タ補間を行うものであるが、単一のデジタルデータを入
力することによって、図３のような標本化関数を生成
する標本化関数生成装置としても用いることが可能であ
る。また、上記のデータ補間装置は、例えば、離散的な
デジタルデータを連続的なアナログ信号に変換するデジ
タル−アナログ変換や、圧縮時に離散化されたデータか
ら補間によって元のデータを復元する伸長処理、画像デ
ータの拡大処理などに応用することが可能である。
【０１２０】その他、上記各実施形態は、本発明を実施
するにあたっての具体化の一例を示したものに過ぎず、
これらによって本発明の技術的範囲が限定的に解釈され
てはならないものである。すなわち、本発明はその精
神、またはその主要な特徴から逸脱することなく、様々
な形で実施することができる。
【０１２１】
【発明の効果】本発明は上述したように、順次入力され
る離散データについて、注目するサンプル点の離散デー
タとその周辺数個のサンプル点の離散データとに対し
て、デジタル基本関数の値に応じた重み付け加算をする
ことにより補間データを求めるようにしたので、全域に
おいて有限回微分可能な有限台の標本化関数を極めて簡
単な四則演算のみで得ることができ、当該標本化関数に
基づく滑らかなデータ補間を簡単な演算で行うことがで
きる。したがって、ローパスフィルタの位相歪みや打ち
切り誤差のない良好な補間データを得るための演算時間
を短縮化することができるとともに、その演算回路を簡
素化することができる。
【図面の簡単な説明】
【図１】第１の実施形態によるデータ補間装置の構成例
を示す図である。
【図２】第１の実施形態によるデータ補間の原理を説明
するための図である。
【図３】図１に示したデータ補間装置にユニットパルス
のデータを入力した場合に得られるオーバーサンプル結
果を示す特性図である。
【図４】図３のに示す波形関数と、図１３に示す波形
関数とを比較のために並べて示す特性図である。
【図５】図４に示した標本化関数の一部拡大図である。
【図６】図４に示した標本化関数の周波数特性を示す図
である。
【図７】第１の実施形態によるデータ補間装置の他の構
成例を示す図である。
【図８】第１の実施形態によるデータ補間装置の他の構
成例を示す図である。
【図９】第１の実施形態によるデータ補間装置の他の構
成例を示す図である。
【図１０】第２の実施形態によるデータ補間の原理を説
明するための図である。
【図１１】第２の実施形態によるデータ補間装置の構成
例を示す図である。
【図１２】本実施形態で用いるデジタル基本関数を示す
図である。
【図１３】図１２に示すデジタル基本関数から生成され
る従来の標本化関数を示す特性図である。
【図１４】ｓｉｎｃ関数の説明図である。
【図１５】図１４に示した標本化関数を用いたデータ補
間の説明図である。
【符号の説明】
１-1，２-1，３-1 Ｄ型フリップフロップ ４-1 −１倍乗算器 ５-1，６-1 ＡＮＤゲート ７-1 インバータ ８-1 ＯＲゲート ９-1 ８倍乗算器 １０-1 −１倍乗算器 １１-1，１２-1 ＡＮＤゲート １３-1 インバータ １４-1 ＯＲゲート １５-1，１６-1 加算器 １７-1 Ｄ型フリップフロップ １８-1 加算器 １９-1 １／２倍乗算器 ２０ １／５１２倍乗算器

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 順次入力される離散データを順次遅延さ
    せる数段の遅延回路と、 上記数段の遅延回路の各出力段から取り出されるそれぞ
    れのデータに対して、デジタル基本関数の値に応じた重
    み付け加算をすることにより、上記順次入力される離散
    データに対する補間データを求める乗加算回路とを備え
    たことを特徴とするデータ補間装置。
  2. 【請求項２】 上記数段の遅延回路と上記乗加算回路と
    を１組のオーバーサンプリング回路として、複数のオー
    バーサンプリング回路をカスケード接続したことを特徴
    とする請求項１に記載のデータ補間装置。
  3. 【請求項３】 順次入力される離散データを順次遅延さ
    せる３段の遅延回路と、 上記３段の遅延回路の各出力段から取り出されるそれぞ
    れのデータに対して、デジタル基本関数の値に応じた重
    み付け加算をすることにより、上記順次入力される離散
    データに対する補間データを求める乗加算回路とを備え
    たことを特徴とするデータ補間装置。
  4. 【請求項４】 上記乗加算回路は、１段目の遅延回路の
    出力データを−１倍する第１の乗算器と、 ２段目の遅延回路の出力データを８倍する第２の乗算器
    と、 ３段目の遅延回路の出力データを−１倍する第３の乗算
    器と、 上記１段目の遅延回路の出力データと上記第１の乗算器
    の出力データとを選択的に切り替えて出力する第１の切
    替回路と、 上記３段目の遅延回路の出力データと上記第３の乗算器
    の出力データとを選択的に切り替えて出力する第２の切
    替回路と、 上記第２の乗算器の出力データ、上記第１の切替回路の
    出力データおよび上記第２の切替回路の出力データを加
    算する加算器とを備えることを特徴とする請求項３に記
    載のデータ補間装置。
  5. 【請求項５】 上記乗加算回路は、１段目の遅延回路の
    出力データを−１倍する第１の乗算器と、２段目の遅延
    回路の出力データを８倍する第２の乗算器と、上記第１
    の乗算器の出力データ、上記第２の乗算器の出力データ
    および３段目の遅延回路の出力データを加算する加算器
    とから成る第１の乗加算回路と、 上記２段目の遅延回路の出力データを８倍する第３の乗
    算器と、上記３段目の遅延回路の出力データを−１倍す
    る第４の乗算器と、上記第３の乗算器の出力データ、上
    記第４の乗算器の出力データおよび上記１段目の遅延回
    路の出力データを加算する加算器とから成る第２の乗加
    算回路と、 上記第１の乗加算回路の出力データと上記第２の乗加算
    回路の出力データとを選択的に切り替えて出力する切替
    回路とを備えることを特徴とする請求項３に記載のデー
    タ補間装置。
  6. 【請求項６】 上記乗加算回路は、１段目の遅延回路の
    出力データを−１倍する第１の乗算器と、 ２段目の遅延回路の出力データを８倍する第２の乗算器
    と、 ３段目の遅延回路の出力データを−１倍する第３の乗算
    器と、 上記第１の乗算器の出力データ、上記第２の乗算器の出
    力データおよび上記３段目の遅延回路の出力データを加
    算する第１の加算器と、 上記第２の乗算器の出力データ、上記第３の乗算器の出
    力データおよび上記１段目の遅延回路の出力データを加
    算する第２の加算器と、 上記第１の加算器の出力データと上記第２の加算器の出
    力データとを選択的に切り替えて出力する切替回路とを
    備えることを特徴とする請求項３に記載のデータ補間装
    置。
  7. 【請求項７】 上記３段の遅延回路と上記乗加算回路と
    を１組のオーバーサンプリング回路として、複数のオー
    バーサンプリング回路をカスケード接続したことを特徴
    とする請求項３に記載のデータ補間装置。
  8. 【請求項８】 順次入力される離散データを順次遅延さ
    せる数段の遅延回路と、 上記数段の遅延回路の各出力段から取り出されるそれぞ
    れのデータに対して、 デジタル基本関数の値に応じた重み付け加算をすること
    により、上記順次入力される離散データに対する補間デ
    ータを求める乗加算回路と、 上記乗加算回路から出力される隣接する補間データどう
    しの平均データを求める平均化回路とを備えたことを特
    徴とするデータ補間装置。
  9. 【請求項９】 上記数段の遅延回路と上記乗加算回路と
    上記平均化回路とを１組のオーバーサンプリング回路と
    して、複数のオーバーサンプリング回路をカスケード接
    続したことを特徴とする請求項８に記載のデータ補間装
    置。
  10. 【請求項１０】 順次入力される離散データを順次遅延
    させる４段の遅延回路と、 上記４段の遅延回路の各出力段から取り出されるそれぞ
    れのデータに対して、デジタル基本関数の値に応じた重
    み付け加算をすることにより、上記順次入力される離散
    データに対する補間データを求める乗加算回路とを備え
    たことを特徴とするデータ補間装置。
  11. 【請求項１１】 上記乗加算回路は、１段目の遅延回路
    の出力データを−１倍する第１の乗算器と、 ２段目の遅延回路の出力データを９倍する第２の乗算器
    と、 ３段目の遅延回路の出力データを９倍する第３の乗算器
    と、 ４段目の遅延回路の出力データを−１倍する第４の乗算
    器と、 上記第１〜第４の乗算器の出力データを加算する加算器
    と、 上記加算器の出力データと上記１段目の遅延回路に入力
    される離散データとを選択的に切り替えて出力する切替
    回路とを備えることを特徴とする請求項１０に記載のデ
    ータ補間装置。
  12. 【請求項１２】 上記乗加算回路は、１段目の遅延回路
    の出力データと４段目の遅延回路の出力データとを加算
    する第１の加算器と、 ２段目の遅延回路の出力データと３段目の遅延回路の出
    力データとを加算する第２の加算器と、 上記第１の加算器の出力データを−１倍する第１の乗算
    器と、 上記第２の加算器の出力データを９倍する第２の乗算器
    と、 上記第１の加算器の出力データと上記第２の加算器の出
    力データとを加算する第３の加算器と、 上記第３の加算器の出力データと上記１段目の遅延回路
    に入力される離散データとを選択的に切り替えて出力す
    る切替回路とを備えることを特徴とする請求項１０に記
    載のデータ補間装置。
  13. 【請求項１３】 上記４段の遅延回路と上記乗加算回路
    とを１組のオーバーサンプリング回路として、複数のオ
    ーバーサンプリング回路をカスケード接続したことを特
    徴とする請求項１０に記載のデータ補間装置。
  14. 【請求項１４】 順次入力される離散データを順次遅延
    させる５段の遅延回路と、 上記５段の遅延回路の各出力段から取り出されるそれぞ
    れのデータに対して、デジタル基本関数の値に応じた重
    み付け加算をすることにより、上記順次入力される離散
    データに対する補間データを求める乗加算回路とを備え
    たことを特徴とするデータ補間装置。
  15. 【請求項１５】 上記乗加算回路は、１段目の遅延回路
    の出力データを−１倍する第１の乗算器と、２段目の遅
    延回路の出力データを９倍する第２の乗算器と、３段目
    の遅延回路の出力データを２５倍する第３の乗算器と、
    ４段目の遅延回路の出力データを−１倍する第４の乗算
    器と、上記第１〜第４の乗算器の出力データを加算する
    加算器とから成る第１の乗加算回路と、 上記２段目の遅延回路の出力データを−１倍する第５の
    乗算器と、上記４段目の遅延回路の出力データを９倍す
    る第６の乗算器と、上記第５の乗算器の出力データを−
    １倍する第７の乗算器と、上記第３の乗算器の出力デー
    タおよび上記第５〜第７の乗算器の出力データを加算す
    る加算器とから成る第２の乗加算回路と、 上記第１の乗加算回路の出力データと上記第２の乗加算
    回路の出力データとを選択的に切り替えて出力する切替
    回路とを備えることを特徴とする請求項１４に記載のデ
    ータ補間装置。
  16. 【請求項１６】 上記５段の遅延回路と上記乗加算回路
    とを１組のオーバーサンプリング回路として、複数のオ
    ーバーサンプリング回路をカスケード接続したことを特
    徴とする請求項１４に記載のデータ補間装置。
  17. 【請求項１７】 順次入力される離散データについて、
    注目するサンプル点の離散データとその周辺数個のサン
    プル点の離散データを取得するデータ取得手段と、 上記データ取得手段により取得した数個の離散データに
    対して、デジタル基本関数の値に応じた重み付け加算を
    することにより、上記注目するサンプル点の離散データ
    に対する補間データを順次求める補間手段とを備えたこ
    とを特徴とするデータ補間装置。
  18. 【請求項１８】 上記データ取得手段および上記補間手
    段の処理を、上記補間手段の出力データを上記データ取
    得手段の入力として数回繰り返し行うことを特徴とする
    請求項１７記載のデータ補間装置。
  19. 【請求項１９】 上記補間手段により求められた補間デ
    ータについて、隣接する補間データどうしで平均化演算
    を行う平均化手段を備えたことを特徴とする請求項１７
    に記載のデータ補間装置。
  20. 【請求項２０】 順次入力される離散データについて、
    注目するサンプル点の離散データとその周辺数個のサン
    プル点の離散データとに対して、デジタル基本関数の値
    に応じた重み付け加算をすることにより、上記注目する
    サンプル点の離散データに対する補間データを求めるよ
    うにしたことを特徴とするデータ補間方法。
  21. 【請求項２１】 上記順次入力される離散データを、上
    記デジタル基本関数の値に応じた重み付け加算により求
    めた２つの補間データにそれぞれ置き換えるようにした
    ことを特徴とする請求項２０に記載のデータ補間方法。
  22. 【請求項２２】 上記デジタル基本関数の値に応じた重
    み付け加算により求められた補間データについて、隣接
    する補間データどうしで平均化演算を行うようにしたこ
    とを特徴とする請求項２１に記載のデータ補間方法。
  23. 【請求項２３】 上記デジタル基本関数の値に応じた重
    み付け加算により求められた補間データをついて、注目
    するサンプル点の補間データとその周辺数個のサンプル
    点の補間データとに対して、上記デジタル基本関数の値
    に応じた重み付け加算をすることにより、上記注目する
    サンプル点の補間データに対する補間データを更に求め
    るようにしたことを特徴とする請求項２０に記載のデー
    タ補間方法。
  24. 【請求項２４】 順次入力される離散データについて、
    注目する１つのサンプル点の離散データとその両隣のサ
    ンプル点の離散データとに対して、デジタル基本関数の
    値に応じた重み付け加算をすることにより、上記１つの
    サンプル点の離散データから２つのサンプル点の補間デ
    ータを順次求めるようにしたことを特徴とするデータ補
    間方法。
  25. 【請求項２５】 上記求められた補間データについて、
    隣接する補間データどうしで平均化演算を行うようにし
    たことを特徴とする請求項２４に記載のデータ補間方
    法。
  26. 【請求項２６】 順次入力される離散データについて、
    注目する隣接する２つのサンプル点の離散データとその
    両隣のサンプル点の離散データとに対して、デジタル基
    本関数の値に応じた重み付け加算をすることにより、上
    記２つのサンプル点の間を補間する補間データを順次求
    めるようにしたことを特徴とするデータ補間方法。
  27. 【請求項２７】 入力される単一のデジタルデータを順
    次遅延させる数段の遅延回路と、 上記数段の遅延回路の各出力段から取り出されるそれぞ
    れのデータに対して、デジタル基本関数の値に応じた重
    み付け加算をすることにより、上記単一のデジタルデー
    タに対する補間データを求める乗加算回路とから１組の
    オーバーサンプリング回路を構成し、 複数のオーバーサンプリング回路をカスケード接続した
    ことを特徴とする標本化関数生成装置。
  28. 【請求項２８】 請求項１７〜１９の何れか１項に記載
    の各手段としてコンピュータを機能させるためのデータ
    補間プログラム。
  29. 【請求項２９】 請求項２０〜２６の何れか１項に記載
    のデータ補間方法の処理手順をコンピュータに実行させ
    るためのデータ補間プログラム。
  30. 【請求項３０】 請求項１７〜１９の何れか１項に記載
    の各手段としてコンピュータを機能させるためのプログ
    ラムを記録したコンピュータ読み取り可能な記録媒体。
  31. 【請求項３１】 請求項２０〜２６の何れか１項に記載
    のデータ補間方法の処理手順をコンピュータに実行させ
    るためのプログラムを記録したコンピュータ読み取り可
    能な記録媒体。
JP2001173883A 2001-06-08 2001-06-08 データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体 Withdrawn JP2002366539A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001173883A JP2002366539A (ja) 2001-06-08 2001-06-08 データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体
TW091110268A TW564597B (en) 2001-06-08 2002-05-16 Apparatus and method for interpolating data, sampling function generator, recording medium
CNA02811499XA CN1515073A (zh) 2001-06-08 2002-05-23 数据内插装置及方法、样本化函数产生装置、数据内插程序、记录媒体
PCT/JP2002/004988 WO2002101925A1 (fr) 2001-06-08 2002-05-23 Dispositif d'interpolation de donnees et procede correspondant, dispositif de generation de fonctions d'echantillonnage, programme d'interpolation de donnees, et support enregistre
EP02728127A EP1396936A1 (en) 2001-06-08 2002-05-23 Data interpolating device and method, sampling function generating device, data interpolating program, and recorded medium
KR10-2003-7015846A KR20040007645A (ko) 2001-06-08 2002-05-23 데이터 보간 장치 및 방법, 표본화 함수 생성 장치,데이터 보간 프로그램, 기록 매체
US10/725,311 US6973468B2 (en) 2001-06-08 2003-12-02 Data interpolating device and method, sampling function generating device, data interpolating program, and recorded medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001173883A JP2002366539A (ja) 2001-06-08 2001-06-08 データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体

Publications (1)

Publication Number Publication Date
JP2002366539A true JP2002366539A (ja) 2002-12-20

Family

ID=19015263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001173883A Withdrawn JP2002366539A (ja) 2001-06-08 2001-06-08 データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体

Country Status (7)

Country Link
US (1) US6973468B2 (ja)
EP (1) EP1396936A1 (ja)
JP (1) JP2002366539A (ja)
KR (1) KR20040007645A (ja)
CN (1) CN1515073A (ja)
TW (1) TW564597B (ja)
WO (1) WO2002101925A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368624A (ja) * 2001-06-08 2002-12-20 Sakai Yasue 圧縮装置及び方法、伸長装置及び方法、圧縮伸長システム、プログラム、記録媒体
JP2009010754A (ja) * 2007-06-28 2009-01-15 Naoki Suehiro 並列サンプリング装置、並列サンプリング方法、受信装置及び受信方法
JP2012211918A (ja) * 2006-03-10 2012-11-01 Corning Inc Ｌｉｄバイオセンサの共振検出の最適化法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050203982A1 (en) * 2004-02-13 2005-09-15 Joseph Kolibal Method and apparatus for approximating, deconvolving and interpolating data using berstein functions
WO2007102611A1 (ja) * 2006-03-07 2007-09-13 Neuro Solution Corp. 補間関数生成回路
US10097214B2 (en) * 2015-11-30 2018-10-09 Metal Industries Research & Development Centre Error correcting method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235534A (en) 1988-08-18 1993-08-10 Hewlett-Packard Company Method and apparatus for interpolating between data samples
US5473555A (en) 1988-08-18 1995-12-05 Hewlett-Packard Company Method and apparatus for enhancing frequency domain analysis
CA1324674C (en) 1988-08-18 1993-11-23 Ronald W. Potter Method and apparatus for interpolating between data samples
US5018090A (en) * 1990-03-13 1991-05-21 Rca Licensing Corporation Digital interpolation circuitry
JPH06283968A (ja) * 1993-03-26 1994-10-07 Sony Corp ディジタル信号演算装置
WO1999038090A1 (fr) * 1998-01-26 1999-07-29 Fluency Research & Development Co., Ltd. Systeme d'interpolation de donnees
JP4021058B2 (ja) * 1998-06-17 2007-12-12 新潟精密株式会社 データ補間方式
JP4203162B2 (ja) * 1998-11-05 2008-12-24 新潟精密株式会社 画像処理回路
JP2000350016A (ja) * 1999-06-04 2000-12-15 Sony Corp 補間装置及び補間方法
WO2000079686A1 (fr) * 1999-06-18 2000-12-28 Sakai, Yasue Convertisseur numerique-analogique et son procede d'utilisation, et dispositif et procede d'interpolation de donnees
JP2001136073A (ja) * 1999-11-02 2001-05-18 Sakai Yasue 圧縮方法及び装置、圧縮伸長システム、記録媒体
JP2002271204A (ja) * 2001-03-07 2002-09-20 Sakai Yasue 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368624A (ja) * 2001-06-08 2002-12-20 Sakai Yasue 圧縮装置及び方法、伸長装置及び方法、圧縮伸長システム、プログラム、記録媒体
JP2012211918A (ja) * 2006-03-10 2012-11-01 Corning Inc Ｌｉｄバイオセンサの共振検出の最適化法
JP2009010754A (ja) * 2007-06-28 2009-01-15 Naoki Suehiro 並列サンプリング装置、並列サンプリング方法、受信装置及び受信方法

Also Published As

Publication number Publication date
US20040107231A1 (en) 2004-06-03
EP1396936A1 (en) 2004-03-10
KR20040007645A (ko) 2004-01-24
TW564597B (en) 2003-12-01
CN1515073A (zh) 2004-07-21
US6973468B2 (en) 2005-12-06
WO2002101925A1 (fr) 2002-12-19

Similar Documents

Publication Publication Date Title
JP2001298368A (ja) 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体
JP2008021119A (ja) デジタルフィルタおよびこれを用いた画像処理装置
JP2002366539A (ja) データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体
KR100416289B1 (ko) 디지털 아날로그변환기 및 그 방법과 데이터 보간장치 및그 방법
JP5234798B2 (ja) サンプリング周波数変換装置
KR20030026999A (ko) 압축 장치 및 방법, 신장 장치 및 방법, 압축 및 신장시스템, 프로그램, 기록 매체
JP2001136073A (ja) 圧縮方法及び装置、圧縮伸長システム、記録媒体
WO2006134688A1 (ja) 補間処理回路
US6700521B2 (en) Interpolating function generating apparatus and method, digital-analog converter, data interpolator, program, and record medium
US20060190520A1 (en) Analog filter
US6894966B1 (en) Interpolation circuit
JPH08330957A (ja) Ｄ／ａ変換装置
WO2007102611A1 (ja) 補間関数生成回路
JP2002300007A (ja) サンプリング周波数変換装置
JP4989575B2 (ja) フィルタ及びフィルタの構成方法
US6489910B1 (en) Oversampling circuit and digital/analog converter
WO2001099277A1 (en) Universal sampling rate converter for digital audio frequencies
JPH0884048A (ja) サンプリングレート変換装置
US6486815B1 (en) Oversampling circuit and digital/analog converter
US7085799B2 (en) Analog filter suitable for smoothing a ΔΣ-modulated signal
WO2002071619A1 (fr) Convertisseur numerique-analogique et procede de conversion; interpolateur de donnees
JPH11150740A (ja) 標本化周波数変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090319

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100121