JPS6272218A - 無限長インパルス応答フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無限長インパルス応答（以下、１１Ｒと略
称する）フィルタに関する。

〔従来の技術と問題点〕

当業者には周知の如く、ＩＩＲフィルタはディジタルフ
ィルタの一種であり、時間的に間隔Ｔだけ隔置された一
連のディジタルワードから成る（例えばアナログ信号の
サンプル値から成ってもよい）入力信号の濾波を行うの
に使用できる。フィルタはＴに等しい複数の各期間（ク
ロック周期）の開動いて入力信号の相対的に遅延したワ
ードの組を処理して濾波され、出力信号のワードを発生
する。ＩＩＲフィルタは巡回型である点でその他の各種
のディジタルフィルタと区別される。すなわち、各出力
ワード（またはサンプル）は過去すなわち前に発生され
たワード又はワード群並びに現在及び過去の入力ワード
の関数である。従って、ＩＩＲフィルタは少くとも１ワ
ードを他の信号と加算する加算手段に帰還する帰還ルー
プを有する。

帰還ループでは帰還されたワードは重み係数を乗算され
る。乗算動作は時間を要する。そこで連続した加算動作
を行う、フィルタが動作中ならば、加算及び乗算に要す
る全時間はＴを越えてはならない、すなわちデータレー
ト（ワードまたはサンプル周波数）ｆｓが非常に高すぎ
てＴ（−１／ｆｓ）が上述の乗算及び加算の全時間より
大きい入力信号をフィルタは処理できない。これは最も
速く（且つ最も高価な）乗算器及び加算手段が十分に速
くない場合でも高速の入力信号を処理することを意図し
たフィルタの設計者にとって厳しい制約を課することに
なる。

従って、この発明の目的は改善されたＩＩＲフィルタを
提供するにある。

この発明の他の目的はその速度が余り早すぎて従来のＩ
ＩＲフィルタでは処理出来ない入力信号を処理すること
ができるＩＩＲフィルタを提供するにある。

この発明の更に他の目的は従来のフィルタでは入力信号
の速度すなわちデータレートが所定値に制限されていた
けれども、所定値よりかなり大きな値の速度すなわちデ
ータレートを有する入力信号を処理できる乗算器及び加
算手段を用いたＩＩＲフィルタを提供するにある。

またこの発明の他の目的は高速入力信号を処理できしか
も比較的低速（従って比較的廉価）な部品を使用できる
ＩＩＲフィルタを提供するにある。

（問題点を解決するための手段及び作用〕この発明は時
間的にＴだけ隔置された一連のディジタルワードから成
る入力信号を濾波するＩＩＲフィルタを提供する。フィ
ルタはｐ、Ｔに等しい複数の各期間の間夫々動作し、入
力信号の隣接ワードの各組（各組は相互に１ワードだけ
オフセットされている）を処理してｐ、Ｔに等しい各期
間の間２個の出力ワードを発生するｐ　（例えば２）個
のＩＩＲフィルタ部を有する。またフィルタはｐ、Ｔに
等しい各期間中に発生されたＰｌ［ｌｉｌの出力ワード
をマルチプレクサして時間的に間隔Ｔだけ隔置された一
連の出力ワードから成る濾波出力信号を形成するマルチ
プレクサを有する。２個の処理ユニットがｐ、Ｔに等し
い期間中に２個の出力ワードを発生するように励＜、す
なわち各処理ユニ７トがＰで分割された入力信号のデー
タレートに等しいデータレートで動作できることによっ
て、各出力ワードを形成するのに利用できる時間は、Ｐ
に等しい関数だけ（上述した従来のフィルタに比較して
）増大する。従って、同じ動作速度の処理回路（乗算器
及び加算器）を使用すれば、ごのＩＩＲフィルタの最大
動作速度は上述した従来のタイプのＩＩＲフィルタに対
してＰの関数だけ増大する。

この発明の上述した目的、その他の目的、特徴及び利点
は以下に添付図面を参照して詳述する実施例の説明から
明らかになろう。

〔実施例〕

ディジタルフィルタの設計は当業者には周知の如（（エ
ル・アール・ラビナ（Ｌ、Ｒ，Ｒａｂｉｎｅｒ　）及び
ビー・ゴールド（Ｂ、ＧＯＬＤ）著、１９７５年プレン
チスーホール（Ｐｒｅｎｔｉｃｅ−ｆｌａｉｌ　）社発
行、“ディジタル信号処理の理論と応用″を参照）、１
１（１次）ＩＩＲフィルタのＺ伝達特性１−Ｉ（Ｚ）（
これから周波数応答を導出できる）は次式によって表わ
すことができる。

ただし、 Ｘ　（Ｚｌ−ディジタル入力シーケンスすなわち信号Ｘ
　（１１の２変換、 Ｙ　（Ｚｌ　＝入力シーケンスすなわち信号Ｘ　（ｎｌ
に応答してフィルタにより発生された濾波 出力シーケンスすなわち信号の２変数、ｚｗｅ’″ＩＴ
、すなわちｃｏｓ　（ωＴ）　＋　ｊ　５ｉｎ（ωＴ）
に等しい複素指数（但し、ω は入力シーケンスすなわち信号Ｘ　（ｎ）に等価なサン
プルされたシヌソイド（サ ンプル間隔Ｔ）の角周波数）、 ａＯ＋　ａｌ、　ｂｌ一定数（フィルタで行われる乗算
動作の重み係数）、及び Ｚ”−１サンプリング間隔Ｔの遅延に対応した遅延演算
子（その間隔は入力信号を 作るディジタルワードの時間間隔に等 しい。） 当業者には周知の如く、１次１１Ｒフイルタにより行わ
れる動作は、次の１次差分方程式（これは伝達特性を描
く）により表わすことができる。

ｙ（ｎｌ＝ａｏｘ（ｎｌ＋ａ１ｘ　（ｎ−１）　−ｂｔ
ｙ　（ｎ−１）・・・・・・・・（２） 式（１）及び（２）は第４図に示すような構成によりハ
ードウェアで実現できる。第４図において、その２変換
がＸ　（Ｚｌである入力信号ｘ　（ｎｌは入力端子（１
０）に供給される。入力信号は間隔Ｔを有する一連のデ
ィジタルワード（例えば、８ビツトワードであるが、必
ずしもこれに限らない）である。各ワードは周波数ｆｓ
　　（＝　　１／Ｔ）でサンプルされているアナログ信
号のディジタル化されたサンプル値であってもよい。各
ワードのビットは並列に到来するものと考えることがで
きる。また各ワードは第４図の回路間で並列に伝送され
るので、第４図（及びその他の図）において種々のライ
ンは適当なビット容量を有するバスすなわちハイウェイ
であることがわかる。

入力信号は乗算器（１２）へ供給され、ここで各連続す
るワードに重み係数ａＯが乗算される。また、入力信号
はｚ−１遅延要素（１４）に供給され、ここでＴに等し
い遅延すなわちｌワードまたはサンプル周期の遅延を受
ける。遅延要ｆｆ１（１４）はワード当りのビットの数
に等しい多数のラッチで構成してよく、各ラッチはクロ
ックパルス発生回路（図示せず）から周波数ｆｓ（１／
Ｔ）でクロックするすなわち同期信号を供給され、クロ
ックパルス発生回路はまた第４図のその他の回路にも接
続され、その動作を円滑化されるべ（それ等の動作を同
期化している。（当業者には周知の如く、第４図の回路
は更に複数のランチ（図示せず）を有してもよ（、各ラ
ンチはクロック信号を供給されて適切な動作を達成する
。簡単化のため、これ等のラッチは第４図から削除して
いる。

遅延要素（１４）より発生された出力信号は乗算器（１
６）に供給され、ここでその各連続するワードに重み係
数ａ１が乗算される。

夫々重み係数ａ（、及びａｌを乗算された入力信号の一
対の隣接ワード（すなわち現在のワード及び前のワード
）に対応する乗算器（１２）及び（１６）からの各出力
信号は、各クロック周期の間、加算器または加算手段（
１８）の各入力側に供給される。

適当に共通接続された複数の個々の加算ユニットで構成
される加算器（１８）は出力信号すなわちシーケンスｙ
（ｎｌを発生し、その２変換は出力端子（２０）でＹ　
（Ｚ）である。

上述の如く、ＩＩＲフィルタは、各出力ワード（または
サンプル）が過去すなわち前に発生されたワードまたは
ワード群並びに現在及び過去の入力ワードまたはサンプ
ルの関数である点で巡回型である。このために、第４図
のフィルタは加算器（１８）の出力側と加算器（１８）
の別な入力側の間に接続された帰還ループを有し、加算
器（１８）は帰還ループを介して帰還された出力ワード
と乗算器（１２）及び（１６）からの各ワードを加算す
るように働く、帰還ループはｚ−１遅延要素（２２）　
　（遅延時間Ｔ）と乗算器（２４）を有し、乗算器（２
４）は遅延要素（２２）からの出力信号を重み係数−ｂ
ｌを乗算する。（乗算器（１２）及び（１６）からの入
力が正で、乗算器（２４）からの入力が負であるように
考慮して、加算器が加算動作を行うように構成されてい
れば、（ｂｘよりむしろ）値＋ｂ１を代わりに乗算器（
２４）に供給することができる。）第４図の回路が上述
の式（１）に従って動作することは、第４図の回路の簡
単な数学的分析によって容易に理解できる。各クロック
周期（Ｔ）の間、第４図のフィルタは現在及び前の入力
ワードと前の出力ワードを処理して新しい出力ワードを
発生する。斯る各処理中、遅延要素（２２）により遅延
され、乗算器（２４）で重み係数−ｂｌを乗算された前
の出力は、加算器（１８）で乗算器（１２）及び（１６
）から到来するワードに加算される。乗算及び加算動作
は共に時間を要する。例えば乗算器（２４）での乗算動
作に１００ｎｓを要し、加算器（１８）での加算動作に
４０ｎｓを要するものとする。この場合、フィルタが動
作するには、クロック周期Ｔは１４０ｎｓ以下であって
はならない。従って、フィルタはデータレート（入力ワ
ードまたはサンプル周波数）ｆｓが１／　１４０．１０
””　−７，１４ＭＩＩｚより大きな入力信号を処理で
きない。乗算器及び／又は加算器の速度を増大すること
のみによって高速の信号を処理できるが、これは困難で
及び／または非常に高価で及び／または不可能である。

最大動作速度に対して上述の制約をかなり緩和した第４
１！ｌのＩＩＲフィルタの変形例を第１図に示す。しか
し、第１図の回路の説明する前に、その導出に至る数学
的動作を説明する。

上記式ｔ１）の分子と分母の両方が同じ量だけ乗算され
れば、伝達応答は変化しない。従って、分子及び分母が
共に分母の複素共役（極位置の共役）すなわち（１ｂｘ
Ｚ−Ｊを乗算されれば、式ｔ１）は次の如くなる。

・・・・・・・・　（３） ａ０＋３．Ｚ−”　　ａｏ　ｂＩ　Ｚ−”−ｂｌ　ａＩ
Ｚ−２１＋ｂｘ２Ｚ−２−ｂｘ　Ｚ−”＋ｂｔ　Ｚ−’
・・・・・・・・（４） ａｏ　＋（ａｘ　　　ａＱ　ｂｘ　）Ｚ−１−ｂｌ　ａ
ｘ　ｚ−２１＋　ｂ　１２　ｚ　−２ ・・・・・・・・（５） ここで、ｚ−２は２つのサンプリング間隔（２Ｔ）の遅
延に対応した遅延演算子であり、その池の符号は上述で
定義したとおりである。

式（５）の伝送特性に対応した差分方程式（２次）は次
のとおりである。

ｙ（ｎｌ−ａｏ　Ｘ（ｎ）＋（ａｌ　　ａｏ　ｂｔ）ｘ
（ｎ−１）−ｂｘ　ａｌｘ（ｎ−２）＋ｂｔ２ｙ（ｎ−
２）・・・・・・・・（６） 式（４）の分母のｚ−１の関数である２つの項は相殺さ
れ、式（５）の分母には１とｚ−２の関数の項とが残っ
ていることがわかる０式（１１に戻り、式ｆｉｌの分母
は数学的に第４図の帰還ループを表わしていることが第
４図の回路と式（１）の比較かられかる。従って全般に
第４図の回路と同じであるが、式（５）に従って動作す
るＩＩＲフィルタを実現することが可能であれば、分母
はｚ−２の関数の項（しかしｚ−１の関数の項でない）
を含むので、各出力ワードを形成するのに利用できる時
間を倍加することは可能である。従って、同じ速度で動
作する乗算器及び加算器にとって、フィルタの最大動作
速度は倍加する。

このようなＩＩＲフィルタを実現することが可能な一方
法を第１図に示す。第１図に示すＩＩＲフィルタは入力
端子（３０）に入力信号Ｘ　（ｎｌが供給される。上述
の如く、入力信号Ｘ　（ｎｌは時間的に間隔（サンプリ
ング間隔）Ｔだけ隔置された一連のディジタルワードか
ら成る。第１図の点Ａに現われる入力信号を第２図（Ａ
）に示す。入力信号は一連のワードＸ−２，Ｘ−ｔ、Ｘ
ｏ　、ＸＩ　、Ｘ２等から成る。

入力信号はカスケードまたはタンデム接続され′た３つ
のｚ−１遅延要素（３２）　、　　（３４）　、　　（
３６）から成る遅延手段を通され、Ｔに等しい時間の増
加分だけ順次遅延される。これにより一連の４つの相対
的に遅延した信号が発生され各信号は前の信号に対して
Ｚ″１だけ連続して遅延される。すなわち、第１図の点
Ａにおける入力信号は遅延を受けず（第２図（Ａ））　
、第１図の点Ｂにおける入力信号はｚ−１だけ遅延され
（第２図（Ｂ））、第１図の点Ｃにおける入力信号はｚ
−２だけ遅延され（第２図（Ｃ））、第１図の点りにお
ける入力信号はｚ−３だけ遅延される（第２図（Ｄ））
。

２つのＩＩＲ処理ユニット（３８）　、　　（４０）は
接続されて点Ａ−Ｄで得られる一連の４つの相対的に遅
延した信号の各グループを受ける。特に、ユニット（３
８）は点Ａ−Ｃの信号のグループを受け、ユニット（４
０）は点Ｂ−Ｄの信号のグループを受け、従って２つの
クループは相互に対して１ワードだけオフセットされて
いる。

２つのＩＩＲ処理ユニット（３Ｂ）　、　　（４０）は
図に示すように、実質的に同一の構成のものが好ましい
。各ユニットは３つのランチ（４２）を有し、各ラッチ
は入力信号の各ワードのビット数に適切なビット容量を
有し、クロック信号ＣＫ／２　（第２図）の制御のもと
に、一連の４つの相対的に遅延した信号の適当なりルー
プ（Ａ−Ｃ又はＢ−Ｄ）からのワードを各ユニット（３
８）　、　　（４０）内にラッチする。各ユニット（３
８）　、　　（４０）内では、ラッチ（４２）の各出力
側が各乗算器（４６）を介して加算器（４４）の各入力
側に接続され、各乗算器（４６）は重み係数ａｏ　、　
　（ａｌ−ｂｌ　ａｏ　）及び−ｂ、ａ、を有し、これ
等の重み係数は式（５）の分子のものと対応している。

第４図と同様に、各加算器（４４）の出力側は遅延要素
（４８）及び乗算器（５０）から成る帰還ループを介し
て加算器（４４）の別な入力側に接続されている。しか
し、この場合、遅延要素（４８）はｚ−２遅延要素であ
り、従って２Ｔの遅延が生ずることに注意されたい、ま
た、乗算器（５０）の重み係数は＋ｂ１２であり、これ
は差分方程式すなわち式（６）の最後の項に現われてい
ることに注意されたい。

加算器（４４）の出力側は（クロック信号ＣＫ／２が供
給される）各ラッチ（５２）を介してマルチプレクサ（
５４）の各入力側に接続され、マルチプレクサ（５４）
は出力端子（５６）を有し、ここにフィルタの濾波出力
信号）ｌ　（ｎ＋が発生される。

第１図のＩＩＲフィルタの動作を次に説明する。

ラッチ（４２）　、　　（５２）及び処理ユニット（３
８）　。

（４０）の他の回路に供給されるクロック信号ＣＫ／２
は入力信号の周波数すなわちデータレートの１／２の周
波数である。すなわち、クロック信号ＣＫ／２の周期は
２Ｔに等しい。従って、遅延要素（３２）　、　　（３
４）　、　　（３６）がＺ−１の遅延を生じるために、
それらはクロック信号ＣＫ／２の周波数の２倍の周波数
（ｆｓに等しい）のクロック信号ＣＫを供給される。遅
延要素（３２）　、　　（３４）　。

（３６）はラッチ（４２）　、　　（５２）と同じ構成
とすることができ、これ等は処理ユニット（３８）　、
　　（４０）を通る種々の信号のパイプラインとして使
用され、両者の唯一の機能的差異はそれ等が異なった周
波数のクロ７り信号（夫々ＣＫ及びＣＫ／２）を供給さ
れることである。

次に述べるように、ランチ（４２）は、遅延要素（３２
）　、　　（３４）　、　　（３６）と関連して、入力
信号を効果的にデマルチプレクス（ｄｅｓｕｌｉｐｌｅ
ｘ）するように働き、クロック信号ＣＫ／２の各クロッ
ク周期（２Ｔ）の間処理ユニット（３８）　、　　（４
０）は、１ワードだけオフセントされており、そして第
４図の従来のＩＩＲフィルタではＴに等しい連続するク
ロック周期の間処理（２倍の速度で）されなければなら
なかった入力信号のワードの各組を同時にすなわち並列
に処理できる。その分（帰還ループ）にｚ−Ｌの項のな
い式（５）を満たすことにより達成される処理ユニット
（３８）　、　　（４０）のデータレートを半減するこ
の効果により、フィルタの最大動作速度の制約を半減す
ることができる。

一連のクロックパルスを有するクロック信号ＣＫ／２を
第２図に示す。上述の如（、それは２Ｔに等しい周期を
有し、従って、入力信号のデータレートｆｓの１／２の
周波数を有する。第２図に矢印で示すように、クロック
信号はそのクロックパルスの前縁でランチ（４２）　　
（及びこれに接続されたその他の回路）をすＪ作伏態と
する。時間ｔｏで生ずるこのような縁の丁度１つ前で、
ワードＸＯ，Ｘ−１及びＸ−２がユニット（３８）のラ
ッチ（４２）に記憶され、ワードＸ−１，Ｘ−２及びＸ
−３がユニット（４０）のランチ（４２）に記憶される
ものとする。時間ｔｏで、これ等種々のワードはランチ
（４２）から解放され、ユニット（３８）　、　　（４
０）で処理される。従って、このときに、ワードＸ。

が第１図の点Ｅ（第２図（Ｅ）参照）に現われ、ワード
Ｘ−１が第１図の点Ｇ（第２図（Ｇ）参照）に現われる
。

第１図の説明から理解できるように、連続するクロック
周期（時点ｔｏとｔｌの間）の間処理ユニット（３８）
は出力ワードＹｏ（第２図（Ｆ））を発生し、この出力
ワードＹｏは入力ワードＸｏ。

Ｘ−１及びＸ−２の組に基づいており、これは式（５）
に適合する。同様に、同じクロック周期中、処理ユニッ
ト（４０）は出力ワードＹ−１（第２図（Ｈ））を発生
し、この出力ワードＹ−１は入力ワードＸ−１゜Ｘ−２
及びＸ−３の組に基づいており、これはまた式（４）に
適合する。出力ワードＹ−１及びＹｏは２Ｔに等しいク
ロック周期中同時に（並列に）発生されるので、処理ユ
ニットの回路は２つのワードがＴに等しい連続したクロ
ック周期で連続的に発生される第４図の従来の回路の場
合よりその動作を行うために２倍の時間を持っている。

上述の如く、帰還ループはｚ−１遅延要素を組み込む必
要はないが、この実施例では単一のｚ−２遅延要素（４
８）を備えることにより、速度の軽減を達成している。

（Ｚ−２遅延要素（４８）はランチ（４２）　、　　（
５２）と同じラッチで構成し、同じクロック信号Ｃ／２
を供給するようにしてもよい）。

処理ユニット（３８）　、　　（４０）により夫々発生
された出力ワードＹｏ　、Ｙ−１はラッチ（５２）を介
してマルチプレクサ（５４）に供給され、ここでそれ等
は適当な順位で全データレートｆｓで共にマルチプレク
サされて出力ワードシーケンスｙｆｎ）を発生する（第
２図参照）。

第１図のフィルタの入力信号が実質的にデマルチブレッ
クスされるにも拘わらず、これは入力信号のどのワード
もスキッピング（Ｓｋｉｐｐｉｎｇ）を含まないことに
注！されたい。これは受は入れることはできない、第１
図のフィルタは第４図のフィルタと同じ方法で入力信号
を効果的に濾波する。

すなわちそれは同じ伝達応答を有するが、ワードの組を
直列に（全レートで）処理するよりむしろワードのペア
を並列に（減衰したレートで）処理するようにする。

要するに、第１図のＩＩＲフィルムは各出力ワードを発
生するのに利用できる時間を第４図の従来のＩＩＲフィ
ルムより２倍もっていると云う利点を呈し、その結果関
連する回路構成の同じ動作時間中に、それが処理できる
最大信号周波数すなわちデータレートは倍加する。

概して、フィルムの動作を決定する伝達特性を表わす式
の分母Ｘ　（Ｚ）がｚ−Ｐの関数を作ると云う手法を用
いることにより、第１図のフィルタは入力データレート
より遅いＰ倍（この場合Ｐ＝２）＋１１く、同じ手法を
Ｐより大きな値に通用できる（多分２の整数累乗に対応
するときのみ）。例えば伝達特性方程式の分母Ｘ　（Ｚ
ｌはｚ−４の関数に減少されるかもしれないが、この場
合データレートは４　（Ｐ−４）の関数だけ減少され、
４つの処理ユニットを用いて４組の入力ワードを並列に
すなわち同時に処理する。同様に、分母はＺ−８の関数
に減少されるかもしれないが、この場合、データレート
は８　（Ｐ−８）の関数に減少され、８つの処理ユニッ
トを用いて８組の入力ワードを並列に処理する。概して
伝達特性の分母Ｘ　（Ｚ）は次の形式の式に減少され、 ｘ（ｚｌ−１＋　（１）”　・ｂＩＰ−Ｚ−’それによ
って、データレートはＰの関数（Ｐは２の整数倍数）だ
け減少でき、Ｐ個の処理ユニットを用いてＰ組の入力ワ
ードを並列に処理する。しかしながら、明らかに２より
大きなＰの値に対して、伝達特性方程式の分子Ｙ　（２
１は同じフィルタ応答を得るのに窓もっと複雑となる。

この明ｌ１ｌＩ書の上述した部分はこの発明を１橿ＩＩ
Ｒフイルタに通用した場合を扱ったが、この発明はもっ
と複雑な特性のＩＩＲフィルタにも通用できる。次の一
例は、いかにこの発明を２極１１Ｒフイルタに通用でき
るかと云うことである。

２極（２次）ＩＩＲフィルタの伝達特性は次式により表
わすことができる。

ここでａ２及びｂ２は定数（重み係数）を表わし、その
他の符号は上述に定義したとおりである。

式（７）の伝達特性に対応する差分方程式（２次）は以
下の如くである。

ｙ（ｎｌ＝　ａｏ　ｘｆｎｌ＋　ａ　１ｘ（ｎ−１）＋
ａ２ｘ（ｎ−２）−ｂｌｙ（ｎ−１）−ｂ２　ｙ（ｎ−
２＞・・・・・・（８） 式（７）及び（８）がハードウェア信号で満たすことが
できる構成を一例を第５図に示す、この構成は大部分第
４図のものと同じであり、従ってここでは第４図のもの
と異なる点のみを説明する。第５図では、第４図の回路
と同じ部分は同じ参照符号で表わしている。

第５図の構成は次の（ｉ）、　　（ｉｉ）以外は第４図
のものと同じである。

（ｉ）更に図に示すように、ｚ−１遅延要素（６０）及
び乗算器（６２）　　（重み係数ａ２）が接続され、式
（７）の分子の第３項を発生する。及び（ｉｉ）帰還ル
ープは更に図に示すように接続されたＺ−１遅延要素（
６４）及び乗算器（６４）　　（重み係数−ｂ２）を有
し、式（７）の分母の第３項を発生する。

低いデータレートで動作するようにデマルチプレックス
できる第５図の２極フイルタの見解を得るためには、式
（７）の分子及び分母の各々と乗算するときに、ｚ−１
の関数の項を含まない分子を持つ伝達特性方程式（成る
回路はこれを基礎となすことができる）を生じる式を見
い出す必要がある。

特にｚ−２及びｚ−４のみから成る分母の式は適当であ
る。このような式の１つは（ｌ　　ｂＩＺ−”＋ｂ２Ｚ
−２）である。

式（７）の分子と分母に（１ｂｓ　Ｚ−’＋ｂ２ｚ−２
）を乗算することにより次式が得られる。

＝　（ａｏ　＋　（ａｓ　−ａｏ　ｂｌ）　Ｚ−”＋　
（ａｏ　ｂ２ａｔ　ｂｔ　＋３２）　Ｚ−’＋　（ａｘ
　ｂｚ−ａ２ｂｘ）　Ｚ−’＋ｂ２　ａｚ　Ｚ−’）／
　（１ｂｔ　Ｚ−’＋ｂ２Ｚ−２＋ｂｔ　Ｚ−’−ｂよ
２Ｚ−２＋ｂ１　ｂｌ　Ｚ−’＋ｂ２Ｚ−２ｂｓ　ｂ２
Ｚ−’＋ｂｚ２Ｚ−’ｌ　　　　　　　　”　”　”　
”　（９）ｚ−１及び２−３の関数である式（９）の分
母の項は相殺され、１とｚ−２及びｚ−４のみが残って
いることがわかる。

上述の相殺を行い、定数を簡単化して式（９）を変形す
ることにより次式が得られる。

Ｗｏ　＋ｗＩ　Ｚ−’＋Ｗ２　７，２　＋ｗ３　　Ｚ−
’＋Ｗ４　　Ｚ−’・・・・・・・・　（１０） ただし ＷＯ１ｌｌＩ　ａＯ； Ｗ！＝ａｌ　　ａｏ　ｌ）１　　； Ｗ２　＝ａｏ　ｂｌ−ａｌｂｔ　＋ａ２　１Ｗ３−ａｌ
ｂｚ　　ａｚ　ｂｔ　　ｉ Ｗ４　ｍｂ２３２　； ｖｔ”２．ｂｌ　　ｂｔ２；及び Ｖ２”ｂ２２・ 式（９）の伝達特性に対応する差分方程式（４次）は次
式の如くである。

ｙ（ｎｌ−ｗｏ　ｘ（ｎ）＋ｗ１ｘ（ｎ−１）＋Ｗ２　
ｘ（ｎ−２）＋Ｗｚ　ｘ（ｎ−３）＋Ｗ４　ｘｃｎ−４
）−ｖｚ　ｙ（ｎ−２）−Ｖ２　ｙ（ｎ−４）　　”　
”　”　（１１）上述かられかるように、式（ｌＯ）は
帰還ループがＺ−２及びＺ−４（実際にはカスケード接
続された２つのＺ−２遅延要素で実現）の関数のみを含
むような方法でハードウェア語で満たすことができ、第
１図の１極ＩＩＲフイルタの完成が１７２のデータレー
トで動作する第４図のデマルチブレックス化の見解に基
づいてると云う間じ方法で、１／２のデータレートで動
作する第５図のデマルチプレックス化の見解に基づいて
２ｔｉ＋Ｉ　ＩＲフィルタを完成できる。

式（１０）及び（１１）を満たす構成の一例を第３図に
示す。第３図の構成は第１図のものと大部分同じであり
、従ってここでは第１図のものと異なる点のみを説明す
る。第３図において、第１図のフィルタの回路と同じ部
分は同一の参照符号で表わしている。

第３図の構成は、ＩＩＲ処理ユニッ）　（３８）　。

（４０）において、次の（ｉ）〜（Ｖ）以外は第１図の
ものと同じある。

（ｉ）式（１０）の分子はｚ−３及びｚ−４の関数であ
る余分の項をもっていることで式（７）の分子と異なる
と云うことを考慮して、遅延手段は遅延要素（３２）　
、　　（３４）　、　　（３６）とカスケードまたはタ
ンデム接続されたｚ−１遅延要素（７０）　、　　（７
２）を更に有する。

（ｉｉ）上側の３つの乗算器（４６）に対する重み係数
は、式（５）の重み係数ａｏ＋ａｌ及びａｚよりむしろ
式（１０）の重み係数ＷＱ、Ｗｌ及びＷ２である。

（ｉｉｉ　）更に２つのラッチ（２４）及び乗算器（４
６）（重み係数Ｗ３及びＷ４）が図に示すように接続さ
れる。

（ｉｖ）帰還ループの乗算器（４８）の重み係数は式（
１０）の重み係数−■１である、及び（ｖ）帰還ループ
はｚ−２遅延要素（４８）とカスケードまたはタンデム
接続されたｚ−２遅延要素（７４）及び図に示すように
接続された乗算器（７６）　　（重み係数−Ｖ２）を更
に有し、式（１０）の分母の第３項を発生する。

第３図のフィルタは第１図のフィルタと非常に似た方法
で働き、第５図の従来の２極フイルタの応答を繰り返え
すが、斯る方法では２Ｔに等しい各クロック周期の間、
ペアの組のワードがＴに等しい各連続したクロック周期
で連続的に（全データレートで）処理される代りに、並
列に（半分のデータレートで）処理される。従って、第
３図のフィルタは第１図のフィルタが第４図にまさる利
点を呈したように第５図のフィルタにまさる利点を呈す
る。すなわち、第３図のフィルタは出力信号ワードを発
生するのに第５図のフィルタより２倍の時間を有し、従
って、関連する回路構成の同じ動作時間中に処理できる
最大入力信号周波数すなわちデータレートは倍加する。

第３図のフィルタの設計の基礎をなす原理は、全（入力
）データレートよりもっと遅いＰ倍（Ｐは２より大きく
かつ多分２の整数累乗である）で動作するフィルタを作
るのに拡大できる。例えばフィルタの動作を決定する伝
達特性方程式の分母Ｘ　（Ｚｌはｚ−４及びｚ−８の関
数に減少するかもしれないが、この場合、データレート
は４（８９等）の関数だけ減少し、４　（８２等）つの
処理ユニットを用いて４　（８１等）つの入力ワードを
並列に同時に処理する。概して、分母Ｘ　（Ｚｌは、Ｚ
に対するーＰ及び−２Ｐの累乗の項を含むように、次数
２ＰのＺの関数を作ることができる。しかしながら、明
らかに、２より大きなＰの値のため、同じフィルタ応答
を得るには式の分子は非常に複雑になる。

第１図及び第３図の各実施例において、ＩＩＲ処理ユニ
ソ）　（３８）　、　　（４０）の各々は、遅延手段（
３２）　、　　（３４）　、　　（３６）または（３２
）　、　　（３４）　。

（３６）　、　　（７０）　、　　（７２）の各部分と
関連して、式（５）または式（１０）を満足する各デマ
ルチプレクス化１１Ｒフイルタまたはフィルタ部を構成
するが、２つのユニットで処理される隣接ワードのグル
ープで１ワードだけ相互に対してオフセントされている
ことがわかる０例えば第１図の場合には、処理ユニット
（３８）と遅延要素（３２）　、　　（３４）は一方の
ＩＩＲフィルタ部を形成し、処理ユニット（４０）と遅
延要素（３２）　、　　（３４）　、　　（３６）は他
方のＩＩＲフィルタ部を形成する。第１図及び第３図の
フィルタでは、遅延手段は各１１Ｒフィルタ部を分担し
てハードウェア的に節約している。何故なら第１図では
３つの遅延要素（３２）　、　　（３４）　。

（３６）を５つの遅延要素（ユニット（３８）に２つ、
ユニット（４０）に３つ）で置換しなければならず、第
３図では５つの遅延要素（３２）　、　　（３４）　、
　　（３６）　。

（７０）　、　　（７２）を９つの遅延要素（ユニット
（３８）で４つ、ユニッ）　（４０）で５つ）で置換し
なければならない点で、各１１Ｒフィルタ部の個々の遅
遅手段を組込むことは遅延要素の数を増大することにな
るからである。それでもなお、ＩＩＲ処理ユニット（３
８）　、　　（４０）及び分担した遅延手段は各（国別
の遅延手段を含む夫々のＩＩＲフィルタ部で置換できる
ことがわかる。このような構成は、回路基板の如き夫々
実質的に同一の回路アセンブリイとして形成されるかも
しれない２以上の実質的に同一の部分のようにフィルタ
をハードウェア語で満たすことが可能な場合には好まし
いものと考えられる。

この発明は第１図及び第３図と関連して上述した方法よ
り他の方法で実施できることがわかる。

例えば、第１図及び第３図に示した回路は置き換え（流
れ図反転）手法（ニー・ヴイ・オッペンヘイム（Ａ、ν
、Ｏｐｐｅｎｈｅｉｍ　）及びアール・ダブリュ・シャ
ファ（Ｒ，Ｗ、５ｃｈａｆｅｒ　）著、１９７５年プレ
ンチスーホール社発行、“ディジタル信号処理”第１３
０〜１６０頁参照）を用いて他の構成に置き換えること
ができる。置き換えにより得られた他の構成は第１図及
び第３図に示す構成と実質的に異なるけれども、それ等
は等価的に働き、第１図及び第３図の構成の同じ伝達特
性を有する。

更に、かつて伝達特性方程式用の適当な形の分母Ｘ　（
Ｋｌを導出する数学的方法は完成したが、式を満たす方
法は上述したものと異なったルートを取ることができる
。例えば第３図の２極デマルチプレクス化フイルタを考
える。式（１０）を満足する第３図の構成は、式（７）
を満足する第５図の非デマルチプレクス化２極フイルタ
の構成に基づいている。しかし、当業者には周知の如く
、式（７）は第５図に示すものと異なった形で満たすこ
とができる。

従って、第３図のものと等価的に働（フィルタを構成す
ることは可能であり、それは式（１０）を満足するがむ
しろ異なった構成であり、第５図に示すものにより何ら
ほかの式（７）を満足する構成に基づいているからであ
る。

従って、概して、この発明で実施するフィルタは次の手
法によって設計できる。基本的または非デマルチプレク
ス化した形が選択され、基本的または非デマルチプレク
ス化した形の伝達特性方程式の重み係数に対する適当な
値を計算することによりフィルタの所望の応答が選択さ
れる０次に式（例えばｘ　ｆＺ）の極位置の共役）はそ
れが基本的伝達特性方程式の分子Ｙ　ｆＺｌ及び分母Ｘ
　（Ｚ）の両方と乗算されるとき、基底方程式の変換を
次式の分母Ｘ　ｆＺｌを持つ変形方程式に導くことがわ
かる。

■ ここで、Ｐは２に等しくすなわち２の整数累乗であり、
フィルタがデマルチプレクスされる方法の数すなわち出
力信号のＰ個のワードを同時に処理するのに用いられる
ＩＩＲ処理部の数を表わし、Ｌは基本的すなわち元の伝
達特性の橿の数に等しい、変形方程式は次数ｍ、Ｐ（こ
こでｍはフィルタの基本的または非デマルチプレクス化
した形の次数である）を有するデマルチプレクス化フィ
ルタまたはフィルタ部に対応する。次に変形方程式は任
意の所望の方法で実行され、ＩＩＲフィルタ部を形成す
るか、またはその遅延手段をその（Ｐ−１）個の相対物
と分担するＩＩＲ処理ユニットを形成する。出来れば、
Ｐ個の各処理ユニットまたはフィルタ部に対して同じ実
行が使用され、それ等は全て実質的に同一の構成となる
。しかし、原理的には変形方程式は１以上の方法で実行
され、異なった構成の処理ユニットまたはフィルタ部を
形成することができる。次に乗算器はＰ＋Ｉ！のフィル
タ部（すなわち共通の遅延手段を分担するＰ（固の個別
のフィルタ部又はＰ個の処理ユニット）と組み合わされ
て、完全なデマルチプレクス化フィルタを形成する。

この発明の実施例を添付図面を参照して詳細に説明した
けれども、この発明はこれ等の実施例に限定されること
なく、種々の変更、変形がこの発明の要旨を逸税するこ
となくなし得ることが当業者には理解されるであろう。

〔発明の効果〕

上述の如くこの発明によれば、従来のＩＩＲフィルタで
は処理できない高速入力信号を処理でき比較的低速用の
部品を用いて低廉化がはかれる。

【図面の簡単な説明】

第１図はこの発明で実施される１ｌｉＩ　ＩＲフィルタ
を示す図、第２図は第１図のフィルタの種々の箇所に現
われる信号を示す図、第３図はこの発明で実施される２
極１１Ｒフイルタを示す図、第４図は１極（１次）ＩＩ
Ｒフィルタの従来例を示す図、第５図は２橿（２次）Ｉ
ＩＲフィルタの従来例を示す図である。 （３２）　、　　（３４）　、　　（３６）は遅延要素
、（３８）　。 （４０）はＩＩＲ処理ユニット、（５４）はマルチプレ
クサである。

Claims (1)

1. 【特許請求の範囲】 時間的に間隔Ｔだけ隔置された一連のディジタルワード
   から成る入力信号を濾波する無限長インパルス応答フィ
   ルタにおいて、 ｐ．Ｔに等しい複数の各期間の間夫々動作し、入力信号
   の隣接ワードの相互に１ワードだけオフセットされた各
   組を処理して上記各期間の間Ｐ個の出力ワードを発生す
   るＰ個の無限長インパルス応答フィルタ部と、 ｐ．Ｔに等しい上記各期間中に発生させた上記Ｐ個の出
   力ワードをマルチプレクスして時間的に上記Ｔだけ隔置
   された一連の上記出力ワードから成る濾波出力信号を形
   成する手段と を具備して成る無限長インパルス応答フィルタ。