JPS5834615A - Ｉｉｒデイジタルフイルタ - Google Patents
ＩｉｒデイジタルフイルタInfo
- Publication number
- JPS5834615A JPS5834615A JP56132306A JP13230681A JPS5834615A JP S5834615 A JPS5834615 A JP S5834615A JP 56132306 A JP56132306 A JP 56132306A JP 13230681 A JP13230681 A JP 13230681A JP S5834615 A JPS5834615 A JP S5834615A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- digital signal
- multiplication
- digital
- word length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩＩＲディジタルフィルタに係り、ディジタル
変調して得た離散的ディジタル信号系列を周波数等化す
るに際し、乗算語長（乗算回数）を増加させることなく
、シかも利得、特性などの変動による誤差を最小とし得
るＩＩＲディジタルフィルタを提供することを目的とす
る。
変調して得た離散的ディジタル信号系列を周波数等化す
るに際し、乗算語長（乗算回数）を増加させることなく
、シかも利得、特性などの変動による誤差を最小とし得
るＩＩＲディジタルフィルタを提供することを目的とす
る。
一般にパルス符号変調（ＰＯＭ）信号などの離散的ディ
ジタル信号系列を記録、再生するシステムなどにおいて
は、離散的ディジタル信号系列のレベルや周波数特性を
変更するため′に、ディジタルフィルタなどで構成され
たレベル減衰器や減衰等化器を用いる。このディジタル
フィルタはインパルス応答が無限に続く無限インパルス
レスポンス（ＩＩＲ）ディジタルフィルタと、インパル
ス応答が有限時間の有限インパルスレスポンス（Ｆ Ｉ
Ｈ，）ディジタルフィルタとに大別される。ＦＩＲデ
ィジタルフィルタはフィードバックがないので安定で、
すた直線位相のものを笑現できる反面、フィルタ構成の
次数が大幅に増加する欠点を有し、他方、ＩＩＲディジ
タルフィルタは位相特性の直線化の保証は同ら与えられ
ていないが、フィルタ構成の次数がＦＩＲディジタルフ
ィルタに比し一桁程度低減できる特長をもつ。
ジタル信号系列を記録、再生するシステムなどにおいて
は、離散的ディジタル信号系列のレベルや周波数特性を
変更するため′に、ディジタルフィルタなどで構成され
たレベル減衰器や減衰等化器を用いる。このディジタル
フィルタはインパルス応答が無限に続く無限インパルス
レスポンス（ＩＩＲ）ディジタルフィルタと、インパル
ス応答が有限時間の有限インパルスレスポンス（Ｆ Ｉ
Ｈ，）ディジタルフィルタとに大別される。ＦＩＲデ
ィジタルフィルタはフィードバックがないので安定で、
すた直線位相のものを笑現できる反面、フィルタ構成の
次数が大幅に増加する欠点を有し、他方、ＩＩＲディジ
タルフィルタは位相特性の直線化の保証は同ら与えられ
ていないが、フィルタ構成の次数がＦＩＲディジタルフ
ィルタに比し一桁程度低減できる特長をもつ。
従来のＩ Ｉ Ｒ，ディジタルフィルタは、その接続構
成によって直接形、標準形その他種々あり、そのうち第
１図（５）は直接形、同図（Ｂ）は標準形と呼ばれてい
るＩ Ｉ Ｔ（ディジタルフィルタを示す。同図（Ａ）
、 （Ｂｌ中、Ｘは時刻ｎＴにおけ志入カ離散的ディ
ジタル信号系列を示し、またｖｎは時刻ｎＴにおける出
力離散的ディジタル信号系列を示す（ただし、Ｔは離散
的ディジタル信号系列の標本化時間を示す）。またｚ−
１は標本化時間Ｔの遅延時間を有する遅延回路を示し、
更番こ三角印は乗算器で、夫々ａｏ ｌ ｌ、 ｌ ａ
、 ｔ−ｂ１＋ −ｂ、 （７）乗ＩＥ係ａト入出力デ
イジタル信号系列との乗算を行なう。才た更に■は加算
器である。
成によって直接形、標準形その他種々あり、そのうち第
１図（５）は直接形、同図（Ｂ）は標準形と呼ばれてい
るＩ Ｉ Ｔ（ディジタルフィルタを示す。同図（Ａ）
、 （Ｂｌ中、Ｘは時刻ｎＴにおけ志入カ離散的ディ
ジタル信号系列を示し、またｖｎは時刻ｎＴにおける出
力離散的ディジタル信号系列を示す（ただし、Ｔは離散
的ディジタル信号系列の標本化時間を示す）。またｚ−
１は標本化時間Ｔの遅延時間を有する遅延回路を示し、
更番こ三角印は乗算器で、夫々ａｏ ｌ ｌ、 ｌ ａ
、 ｔ−ｂ１＋ −ｂ、 （７）乗ＩＥ係ａト入出力デ
イジタル信号系列との乗算を行なう。才た更に■は加算
器である。
かかるＩＩＲディジタルフィルタはその乗算係数の語長
がディジタル量である制限を受け、係数を有限語長に量
子化するために伝達関数の極、零点の移動が必然的に発
生する（ Ｆ’ＩＲディジタルフィルタも同様）。この
ため、係数量子化によってディジタルフィルタの伝達関
数が股引した値から変化し、ディジタルフィルタの出方
の利得や周波数特性などの変動をもたらしていた。係数
）量子化に対して特性変化の感度の高いのは、ゴールド
（Ｇｏｌｄ）らの文献によると、等化器では特に周波数
特性のピーク又はディップの中心周波数ｆが低く、共娠
の尖税変Ｑが高い場合、すなわち第３図に示す２平面上
、斜線部分Ｉで示す如く係数量子化の格子点密度が粗く
なるところである〔…ゴールド及びＣＪ４．レーダー（
Ｂ、Ｇｏｌｄ 、 Ｏ，Ｍ、 Ｒａｄｅｒ ）者、［信
号のディジタル処Ｑ （Ｄｉｇｉｔａｌ Ｐｒｏｃｅｓ
ｓｉｎｇ ｏｆＳｉｇｎａｌｓ） Ｊ 、 １９６９年
マグロウヒル（ＭｃＧｒａｗ −Ｈｉｌｌ ）刊の文献
参照〕。・− また、本出顧人が先に特願昭５５−２３６７２号にて提
案したディジタル等化器の設計法を適用して第１区内の
直接形のＩＩＲディジタルフィルタにより中心周波数ｆ
。が２０Ｈｚ、Ｑが３ 、 ｆｏにおけるレベルｘ２ｄ
Ｂのディジタル等化器を構成した場合、その周波数特性
は係数語長をパラメータとすると、第２図に示す如くに
なり、係数語長が２５ビツト以上のときは設計した周波
数特性が得られるのに対し、係数語長を１９．１８．１
？。
がディジタル量である制限を受け、係数を有限語長に量
子化するために伝達関数の極、零点の移動が必然的に発
生する（ Ｆ’ＩＲディジタルフィルタも同様）。この
ため、係数量子化によってディジタルフィルタの伝達関
数が股引した値から変化し、ディジタルフィルタの出方
の利得や周波数特性などの変動をもたらしていた。係数
）量子化に対して特性変化の感度の高いのは、ゴールド
（Ｇｏｌｄ）らの文献によると、等化器では特に周波数
特性のピーク又はディップの中心周波数ｆが低く、共娠
の尖税変Ｑが高い場合、すなわち第３図に示す２平面上
、斜線部分Ｉで示す如く係数量子化の格子点密度が粗く
なるところである〔…ゴールド及びＣＪ４．レーダー（
Ｂ、Ｇｏｌｄ 、 Ｏ，Ｍ、 Ｒａｄｅｒ ）者、［信
号のディジタル処Ｑ （Ｄｉｇｉｔａｌ Ｐｒｏｃｅｓ
ｓｉｎｇ ｏｆＳｉｇｎａｌｓ） Ｊ 、 １９６９年
マグロウヒル（ＭｃＧｒａｗ −Ｈｉｌｌ ）刊の文献
参照〕。・− また、本出顧人が先に特願昭５５−２３６７２号にて提
案したディジタル等化器の設計法を適用して第１区内の
直接形のＩＩＲディジタルフィルタにより中心周波数ｆ
。が２０Ｈｚ、Ｑが３ 、 ｆｏにおけるレベルｘ２ｄ
Ｂのディジタル等化器を構成した場合、その周波数特性
は係数語長をパラメータとすると、第２図に示す如くに
なり、係数語長が２５ビツト以上のときは設計した周波
数特性が得られるのに対し、係数語長を１９．１８．１
？。
１６．１５．１４ビツトと短かくしていくほど係数量子
化誤差により周波数特性が設計値よりも大きく変動して
しまい、上記設計値を得るためには係数語長は少なくと
も２５ビツト程度は必要であることが確められた（ただ
し、ｆｓ（ｅ１１本化周波数）は４４．’６９５ ｋＨ
ｚとする）。
化誤差により周波数特性が設計値よりも大きく変動して
しまい、上記設計値を得るためには係数語長は少なくと
も２５ビツト程度は必要であることが確められた（ただ
し、ｆｓ（ｅ１１本化周波数）は４４．’６９５ ｋＨ
ｚとする）。
このように、係数語長は！要な意味をもち、経済的帯刃
４ｆどにより係数語長が短かい方が望ましいが、係数語
長が竹かいと係数量子化によりディジタル等化器の場合
は等化特性が変動［７たり、等化特性が得られなかった
りす６ｖ５合があり、このたぬ係数語長を長くすると乗
算器〆々が増加したりレジスタなどの回路が増加し高価
となってしまう。
４ｆどにより係数語長が短かい方が望ましいが、係数語
長が竹かいと係数量子化によりディジタル等化器の場合
は等化特性が変動［７たり、等化特性が得られなかった
りす６ｖ５合があり、このたぬ係数語長を長くすると乗
算器〆々が増加したりレジスタなどの回路が増加し高価
となってしまう。
このためディジタルフィルタの係数低感度の研究が数多
く行なわれ、その構成法がいくつか報告されている。こ
れらの従来の構成法のうち、回路を具現化する観気から
代表的なものには次のものがあった。
く行なわれ、その構成法がいくつか報告されている。こ
れらの従来の構成法のうち、回路を具現化する観気から
代表的なものには次のものがあった。
まず従来の構成法の第一は、アベンハウス（Ａｖｅｎ−
ｈｏｕｓｅ、 ）による構成法である［ Ｅ、アベンハ
ウス（Ｅ。
ｈｏｕｓｅ、 ）による構成法である［ Ｅ、アベンハ
ウス（Ｅ。
Ａｖｅｎｈｏｕｓｅ）ｊ！ｌｔ：“Ａ Ｐｒｏｐｏｓａ
ｌ ｔｏ Ｆｉｎｄ ５ｕｉｔａｂｌｅＣａｎｏｎｉｃ
ａｌ！’ｔｔｒｕｃｔｕｒｅｓ ｆｏｒ ｔｈｅ
Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｄｉｇｉ
ｔａｌ Ｆｉｌｔｅｒｓｗｉｔｈ Ｓｍａｌｌ Ｃｏ
ｅｆｆｉｃｉｅｎｔｓ Ｗｏｒｄｌｅｎｇｔｈ”、ＮＴ
Ｚ、２５，８゜り、 ３７７−３８２ 、 （１９７２
）参照〕。この方法は２千面全体に根が一様に分布する
ディジタルフィルタに着目した構成法であり、根の一様
分布によりディジタルフィルタの係数低感度化を達成し
ている。
ｌ ｔｏ Ｆｉｎｄ ５ｕｉｔａｂｌｅＣａｎｏｎｉｃ
ａｌ！’ｔｔｒｕｃｔｕｒｅｓ ｆｏｒ ｔｈｅ
Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｄｉｇｉ
ｔａｌ Ｆｉｌｔｅｒｓｗｉｔｈ Ｓｍａｌｌ Ｃｏ
ｅｆｆｉｃｉｅｎｔｓ Ｗｏｒｄｌｅｎｇｔｈ”、ＮＴ
Ｚ、２５，８゜り、 ３７７−３８２ 、 （１９７２
）参照〕。この方法は２千面全体に根が一様に分布する
ディジタルフィルタに着目した構成法であり、根の一様
分布によりディジタルフィルタの係数低感度化を達成し
ている。
しかし、この方法は構成の自由度が多く、また、乗算回
数が直接法に比し２倍に増加する場合があり、問題点と
考えられる。
数が直接法に比し２倍に増加する場合があり、問題点と
考えられる。
また第２の係数低感度化の構成法としてアガルワル（Ａ
ｇａｒｗａｌ ）らの方法がある［：Ｒ，Ｇアガルヮル
及び（］、Ｓバールス（Ｒ，Ｇ、Ａｇａｒｗａｌ 、
Ｏ，Ｓ、Ｂｕｒｒｕｓ ）著： ’ Ｎｅｗ Ｒｅｃｕ
ｒｓｉｖｅ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒ ５ｔｒｕ
ｃｔｕｒｅｓ ＨａｖｉｎｇＶｅｒｙ Ｌｏｗ Ｄｅｎ
ｓｉｔｙ ５ｅｎｓｉｔｉｖｉｔｙ ａｎｄ Ｒｏｕｎ
ｄｏｆｆ Ｎｏ１ｓｅ ’ＩＥＥｈ： Ｔｒａｎｓ、、
０ＡＳ−２２（Ｄｅｃ、 １９７５ ）参照〕。この
第二の方法は２次低感度ディジタルフィルタの構成方法
で、特に感度特性が問題となる狭帯域フィルタについて
考察し、これを達成するため２種類の構成方法を提案し
ている。その一つは（１１式で示す伝達関数Ｈ（ｚ””
）の極を（２）式で表現したもので１ ある。
ｇａｒｗａｌ ）らの方法がある［：Ｒ，Ｇアガルヮル
及び（］、Ｓバールス（Ｒ，Ｇ、Ａｇａｒｗａｌ 、
Ｏ，Ｓ、Ｂｕｒｒｕｓ ）著： ’ Ｎｅｗ Ｒｅｃｕ
ｒｓｉｖｅ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒ ５ｔｒｕ
ｃｔｕｒｅｓ ＨａｖｉｎｇＶｅｒｙ Ｌｏｗ Ｄｅｎ
ｓｉｔｙ ５ｅｎｓｉｔｉｖｉｔｙ ａｎｄ Ｒｏｕｎ
ｄｏｆｆ Ｎｏ１ｓｅ ’ＩＥＥｈ： Ｔｒａｎｓ、、
０ＡＳ−２２（Ｄｅｃ、 １９７５ ）参照〕。この
第二の方法は２次低感度ディジタルフィルタの構成方法
で、特に感度特性が問題となる狭帯域フィルタについて
考察し、これを達成するため２種類の構成方法を提案し
ている。その一つは（１１式で示す伝達関数Ｈ（ｚ””
）の極を（２）式で表現したもので１ ある。
ただし、ａｏは正規化係数である。
ただし、（２）式中、ｒは２平面における原点から極ま
での距離、θは２平面における原点と極とを結ぶ線分と
実軸とのなす角度である。
での距離、θは２平面における原点と極とを結ぶ線分と
実軸とのなす角度である。
しかし、これはａｌ、 ｂ、を夫々近似式で置き換えた
ものであるが、等化器としての設計方法としては正確さ
に欠けており、また、その構成法の自由度が多いなどの
問題点があると考えられる。
ものであるが、等化器としての設計方法としては正確さ
に欠けており、また、その構成法の自由度が多いなどの
問題点があると考えられる。
他の一つは（１）式のｚ−１を１− ｚ−’で置き換え
、周波数の感度の置換を行なったものである。すなわち
、低域周波数で係数を低感度にして高域周波数で高感度
化したものである。このため、全部の周波数域において
係数の低感度化を達成しているとはいえず、すべての周
波数域を必要とする等化器の設計方法としては問題があ
る。従って、等化器として用いるディジタルフィルタの
係数低感度化を達成しているとはいえなかった。
、周波数の感度の置換を行なったものである。すなわち
、低域周波数で係数を低感度にして高域周波数で高感度
化したものである。このため、全部の周波数域において
係数の低感度化を達成しているとはいえず、すべての周
波数域を必要とする等化器の設計方法としては問題があ
る。従って、等化器として用いるディジタルフィルタの
係数低感度化を達成しているとはいえなかった。
更に第３の係数低感に化の構成法として西原氏らの方法
があるし西原明法：＃最小乗算器構成による′氏感度デ
ィジタルフィルタ”、信号論（５）。
があるし西原明法：＃最小乗算器構成による′氏感度デ
ィジタルフィルタ”、信号論（５）。
Ｊ６１−Ａ 、９ （昭５３）及び西原明法、守山義明
：“係数変換によるディジタルフィルタの感度の最小化
”、信号胸回、Ｊ６３−Ａ、８（昭５５）参照〕。
：“係数変換によるディジタルフィルタの感度の最小化
”、信号胸回、Ｊ６３−Ａ、８（昭５５）参照〕。
この第３の方法はアベンハウスと同様に狭帯域フィルタ
を考察の対象とし、伝達関数の極の格子点密度がｚ ＝
１の近辺で下がらないような構造を求めたものである
。個々の場合について、いくつかの構成法を提案してい
るが、自由度が大きいため汎用性という面において問題
がある。また係数感度を賑幅感賓としてとらえているが
、撮幅ｇ度は周波数の関数に１１るため、どの周波数で
感度を評価するか不確定であると思われる。（に、一つ
の係数に対してｇ変の最小化を行なった後、他の係数に
ついて感度が最小化されるよう残ったパラメータを決定
しているために、伝達関数全体の感度の最小化とは言え
ないなどの問題点があった。
を考察の対象とし、伝達関数の極の格子点密度がｚ ＝
１の近辺で下がらないような構造を求めたものである
。個々の場合について、いくつかの構成法を提案してい
るが、自由度が大きいため汎用性という面において問題
がある。また係数感度を賑幅感賓としてとらえているが
、撮幅ｇ度は周波数の関数に１１るため、どの周波数で
感度を評価するか不確定であると思われる。（に、一つ
の係数に対してｇ変の最小化を行なった後、他の係数に
ついて感度が最小化されるよう残ったパラメータを決定
しているために、伝達関数全体の感度の最小化とは言え
ないなどの問題点があった。
本発明は上記の諸問題点を悉く解決し、一つのディジタ
ルフィルタの構成法で、すべての周波数に対して等化特
性が得られるようにしたものであり、以下その各実施例
ζζついて第４図以下の図面と共に説明する。
ルフィルタの構成法で、すべての周波数に対して等化特
性が得られるようにしたものであり、以下その各実施例
ζζついて第４図以下の図面と共に説明する。
離散的ディジタル信号系列の振幅周波数等化のためのデ
ィジタル等化器として用いるディジタルフィルタを１（
除に回路として実現する場合、現在のＬＳＩ技術では特
に乗算器の乗算語長が大きな問題点である。従って、乗
貧語長をいかｌこ減少させ得るかが回路製電の規模を小
さくする上で重要な意味をもっている。このため、本発
明になるディジタルフィルタは、所定の乗算語長で低感
度な係数をもち、しかも得られる信号の品質を維持でき
るＩＩＲディジタルフィルタとし、またフィルタの乗算
回数は第１図（４）に示した直接形ディジタルフィルタ
で得られる５回を基本きし、その個は加減算で処理する
。
ィジタル等化器として用いるディジタルフィルタを１（
除に回路として実現する場合、現在のＬＳＩ技術では特
に乗算器の乗算語長が大きな問題点である。従って、乗
貧語長をいかｌこ減少させ得るかが回路製電の規模を小
さくする上で重要な意味をもっている。このため、本発
明になるディジタルフィルタは、所定の乗算語長で低感
度な係数をもち、しかも得られる信号の品質を維持でき
るＩＩＲディジタルフィルタとし、またフィルタの乗算
回数は第１図（４）に示した直接形ディジタルフィルタ
で得られる５回を基本きし、その個は加減算で処理する
。
第４図は本発明になるＩ Ｉ Ｒ，ディジタルフィルタ
の第１実施例のブロック系統図を示す。同図中、２．５
，６．１３及び１４は夫々乗算器で、係数信号系列との
乗算を行なう。また３、４．１１及び１２は夫々標本化
時間Ｔの遅延時間を有する遅延回路、７は加Ｗ器、１０
は加減算器である。更に８，９．１５及び１６は夫々シ
フトレジスタでシフトレジスタ８，１６は遅延回路４，
１２の出力信号を右方向へ１ビツトシフトし、シフトレ
ジスタ９は加算器７の出力信号を右方向へｉビットシフ
トし、更にシフトレジスタ１５は乗算器２の出力信号を
１ビツト右方向へシフトし、いずれもそれらの出力信号
は加減算器１０の加算入力端子に印加される。なお、デ
ィジタル信号のＭＯＢが符号ビットのときは、ビットシ
フトはＭＳＢ以外について行なわれることは勿論である
。
の第１実施例のブロック系統図を示す。同図中、２．５
，６．１３及び１４は夫々乗算器で、係数信号系列との
乗算を行なう。また３、４．１１及び１２は夫々標本化
時間Ｔの遅延時間を有する遅延回路、７は加Ｗ器、１０
は加減算器である。更に８，９．１５及び１６は夫々シ
フトレジスタでシフトレジスタ８，１６は遅延回路４，
１２の出力信号を右方向へ１ビツトシフトし、シフトレ
ジスタ９は加算器７の出力信号を右方向へｉビットシフ
トし、更にシフトレジスタ１５は乗算器２の出力信号を
１ビツト右方向へシフトし、いずれもそれらの出力信号
は加減算器１０の加算入力端子に印加される。なお、デ
ィジタル信号のＭＯＢが符号ビットのときは、ビットシ
フトはＭＳＢ以外について行なわれることは勿論である
。
本実施例のＩＩＲディジタルフィルタの動作説明に先立
ち、まずそのフィルタ構成方法につき説明する。最初に
本出願人が先に特願昭５５−２３６７２号にて提案した
ディジタル等化器として用いるディジタルフィルタの伝
達関数を（３）式で示し、その分母子の係数感度を一致
させることを考える。
ち、まずそのフィルタ構成方法につき説明する。最初に
本出願人が先に特願昭５５−２３６７２号にて提案した
ディジタル等化器として用いるディジタルフィルタの伝
達関数を（３）式で示し、その分母子の係数感度を一致
させることを考える。
このため、（３１式の８０は分離して扱うことにし、入
力離散的ディジタル信号系列はａｏなる係数が乗算され
てからディジタルフィルタに印加されるよう構゛成する
。すなわち、第４図に示す如く、入力端子１１と入来し
た離散的ディジタル信号系列Ｘ。
力離散的ディジタル信号系列はａｏなる係数が乗算され
てからディジタルフィルタに印加されるよう構゛成する
。すなわち、第４図に示す如く、入力端子１１と入来し
た離散的ディジタル信号系列Ｘ。
は乗算器２により係数８０と乗算される。これにより、
（３）式は（４） 、 （５１式で表わされる。
（３）式は（４） 、 （５１式で表わされる。
Ｈ（ｚ″″’ ） ＝ａ ｏ Ｈｓ （ｚ−’ ）
（４）この場合、離散的ディジタ
ル信号系列の演算語長の減少ζこよる信号品質の劣化が
考えられるため、十分な演算語長を確保することが必要
である。通常、等化器は（３）式の伝達関数をもつ回路
の縦続接続で構成されており、各段への入力は第１段目
の語長の２倍程度で構成されているため、信号品質劣化
の問題はない。
（４）この場合、離散的ディジタ
ル信号系列の演算語長の減少ζこよる信号品質の劣化が
考えられるため、十分な演算語長を確保することが必要
である。通常、等化器は（３）式の伝達関数をもつ回路
の縦続接続で構成されており、各段への入力は第１段目
の語長の２倍程度で構成されているため、信号品質劣化
の問題はない。
特願昭５５−２３６７２号にて本出願人が提案したよう
に、等化器の係数ａ、 、 ａ、は次式で与えられる。
に、等化器の係数ａ、 、 ａ、は次式で与えられる。
ａｍ＝ −２Ａ ｃｔｓｑ、
（６１ａ ＝Ａ２（７） 一ωｃＴａ）ｓθ ただし、Ａ＝ｅ 、ψ＝ωｃＴｓｔθである。
（６１ａ ＝Ａ２（７） 一ωｃＴａ）ｓθ ただし、Ａ＝ｅ 、ψ＝ωｃＴｓｔθである。
（ωＣ：規格化角周波数、Ｔ：ｉ１本化時間）とおき％
（６） 、 （７）式の−Ａ 、 ｔ’ｓψ２を級数
に展開するとここで、Ａ■ψ２を得るために（９１、０
１式を用い、３次以上を省略すると近似的に となる。
（６） 、 （７）式の−Ａ 、 ｔ’ｓψ２を級数
に展開するとここで、Ａ■ψ２を得るために（９１、０
１式を用い、３次以上を省略すると近似的に となる。
次にωｃＴが十分率さいと仮定して（９）弐〜（１１１
式の３次以上の項を省略し、これらを用いて（６）式、
（７）式を書き改めると次式が得られる。
式の３次以上の項を省略し、これらを用いて（６）式、
（７）式を書き改めると次式が得られる。
ここで、０３式の定数項を取り除くため次式により０３
式を置き換える。
式を置き換える。
ａ’ａ 、 ａ騰の両式から
０４式の値の内容によって次の２つの場合を考える。
第１の場合：αＣ９α、が十分率さい場合。■式に２′
−１を乗すると １−に市効ピットン７１ｔ 第２の場合：αＣ１α３が十分大きく１に近似し。
−１を乗すると １−に市効ピットン７１ｔ 第２の場合：αＣ１α３が十分大きく１に近似し。
ている場合。０４式に２−ｊ−１を乗するとｉ−】：有
効ビットシフト１ すなわち、測成が成立するような条件の下で、ｔＩ９△
△ 式又は０′７１式の操作を行なうと、α１□、α２１は
１に十分近い数字で表示できることがわかる。結局、（
６）式及び（７）式で表、Ｆ″）され６ 糸数ａ、 、
ａ２は、１１５１式又はｎｎ式の操作によって常に大
きな値をとり得、フィルタの特性の前Ｒｅ ｆ。＋ Ｑ
＋ Ｌ ！こよらず、常に実質上格子点密度は密にな
るようにできるといえる。
効ビットシフト１ すなわち、測成が成立するような条件の下で、ｔＩ９△
△ 式又は０′７１式の操作を行なうと、α１□、α２１は
１に十分近い数字で表示できることがわかる。結局、（
６）式及び（７）式で表、Ｆ″）され６ 糸数ａ、 、
ａ２は、１１５１式又はｎｎ式の操作によって常に大
きな値をとり得、フィルタの特性の前Ｒｅ ｆ。＋ Ｑ
＋ Ｌ ！こよらず、常に実質上格子点密度は密にな
るようにできるといえる。
次に、具体的に等化器に使うフィルタの係数を設計する
場合について考案する。０９式、 ａ’ｎ式を実際に応
用する場合を考えると、２ 若しくは２＋１のｉを具体
的にどのような値にしたらよいかが問題になる。ｌは前
記本出願人の提案になる特許出願の明細書中に示したｆ
。、Ｑ、Ｌが壽えられると０′３式から求めることがで
きる。
場合について考案する。０９式、 ａ’ｎ式を実際に応
用する場合を考えると、２ 若しくは２＋１のｉを具体
的にどのような値にしたらよいかが問題になる。ｌは前
記本出願人の提案になる特許出願の明細書中に示したｆ
。、Ｑ、Ｌが壽えられると０′３式から求めることがで
きる。
しかし、等化器みして用いる係数を全てチェックしてい
き、また実際に回路として制御するのは大変なので、提
案するアルゴリズムに従っての近似的な量の算出方法に
ついて説明する。以下アルゴリズムについて説明する。
き、また実際に回路として制御するのは大変なので、提
案するアルゴリズムに従っての近似的な量の算出方法に
ついて説明する。以下アルゴリズムについて説明する。
０５１式からα 、αはＣＳ
小さくなるに従ってαＣ′及びαＳ′は２乗で減少して
いくので１次項に比べて無視できる。同様に０７）式に
ついても２−ｊを乗算した結果を実際は使うので無視す
ることができる。
いくので１次項に比べて無視できる。同様に０７）式に
ついても２−ｊを乗算した結果を実際は使うので無視す
ることができる。
従って、ａ（イ）式は近似的に次式で表わせる。
（６）式及び（７）式を使って基準となる角周波数ω、
が与えられてｉが求められ、これをＫとした場合をとな
る。すなわち、ｆＮ、Ｑ、Ｌ共に基準となる等化特性が
一つ求められると、あとは一義的に求まることがわかる
。
が与えられてｉが求められ、これをＫとした場合をとな
る。すなわち、ｆＮ、Ｑ、Ｌ共に基準となる等化特性が
一つ求められると、あとは一義的に求まることがわかる
。
次に、（５）式で示される等化特性の係数感度が高い場
合を考える。そこで、設計例として第２図のｆ ＝２０
Ｈｚ 、 Ｑ＝３ 、 Ｌ ＝１２ｄＢ（７）場合を考
え、係数ａ１１ ａ２ ｌ ｂｌ ｌ ｂｍの語長を２
９ビツトとすると、これらの係数の１０進数での換算値
は次の如くになる。ただし、ｆ、 ＝ ４４．０５６
ｋＨｚ走する。
合を考える。そこで、設計例として第２図のｆ ＝２０
Ｈｚ 、 Ｑ＝３ 、 Ｌ ＝１２ｄＢ（７）場合を考
え、係数ａ１１ ａ２ ｌ ｂｌ ｌ ｂｍの語長を２
９ビツトとすると、これらの係数の１０進数での換算値
は次の如くになる。ただし、ｆ、 ＝ ４４．０５６
ｋＨｚ走する。
係数ａ１． ａｚ 、 ｂｓ ＊ ｂｚは実際はディジ
タル値で、通常２の補数表示で表わされており、従って
ａｌ。
タル値で、通常２の補数表示で表わされており、従って
ａｌ。
３２ζこついては次の如くになる。
ここで、係数語長が長くなければ伝達関数の撮幅周波数
特性が得られないという事実に着目すると、実質的に係
数ａｔ ＋ ８１の情報を表わしているのは、ａ□につ
いては上記２の補数表示の値の小数点線下１１桁目以下
、ａ、については小数点以下９桁目以下の値である。そ
こで本発明では乗算すべき係数ａ１ ＋ ”２ ＊ ｂ
ｌ ＊ ｂｌを整数部分と小数部分との和又は差馨こ分
割するものであり、上記の例ではａｍ＝ １０．０００
０００００００１１１１１０１０１０１０１０１１１＝
１０．０００００００００（’）００００００００
０００００００００＋ ００．００００００００００
１１１１ １０１０１０１０１０１１１＝ −２＋ａ
−２’−２−’ （２１ａ）ａ
１−ａ・２’・２−’ （２１
ｂ）！−２ となる。同様に ごこて、（２１ａ） 、 （２１ｂ）及び（社）の各式
を（５）式に代入し、それを差分方程式に書き改めると
次式が得られる。
特性が得られないという事実に着目すると、実質的に係
数ａｔ ＋ ８１の情報を表わしているのは、ａ□につ
いては上記２の補数表示の値の小数点線下１１桁目以下
、ａ、については小数点以下９桁目以下の値である。そ
こで本発明では乗算すべき係数ａ１ ＋ ”２ ＊ ｂ
ｌ ＊ ｂｌを整数部分と小数部分との和又は差馨こ分
割するものであり、上記の例ではａｍ＝ １０．０００
０００００００１１１１１０１０１０１０１０１１１＝
１０．０００００００００（’）００００００００
０００００００００＋ ００．００００００００００
１１１１ １０１０１０１０１０１１１＝ −２＋ａ
−２’−２−’ （２１ａ）ａ
１−ａ・２’・２−’ （２１
ｂ）！−２ となる。同様に ごこて、（２１ａ） 、 （２１ｂ）及び（社）の各式
を（５）式に代入し、それを差分方程式に書き改めると
次式が得られる。
ｙｎ＝： ｘｎ＋”１°ｘｎ−１＋ ａ、°”ｎ−２−
ｂｌ”ｎ−１−ｂＲ’Ｙｎ−２ ”” ’ｌ”ｎ−１−（Ｘ２−）（ｎ、−β１°Ｙｆｉ
−１＋β２°ｙｎ−。
ｂｌ”ｎ−１−ｂＲ’Ｙｎ−２ ”” ’ｌ”ｎ−１−（Ｘ２−）（ｎ、−β１°Ｙｆｉ
−１＋β２°ｙｎ−。
＋ ｘｎ２
” ｘｎ−２＋２）’ｎ−１”−ｙｎ、であるＯＱ′ヤ
式かられかるように実際の乗算を行なうのはＹｎｌだけ
であり、ｆｏ２は遅延と加減算により求めることができ
、２−１は１ビツト右へシフトするこα２．β８．β、
をｉピット（ｉ＝ｊとする）左ヘシフトして得た値であ
り、２９ビツトを実質上２９−一」ビットで表わすこと
ができる。従って、（２１ａ） 、 （２１ｂ） 、
１２２）及び（ハ）の各式から係数語長をｉ−１ビツト
であることになる（１−１が実際の有しかも、（ハ）式
かられかるように、Ｙ（１１を求めたつ）後で、最ビッ
ト右方向ヘシフトしてｙ。２を加算すればよいので、信
号の有効語長は大刀離散的ディジタル信号系列の語長を
１６ビツトとすると、３２＋ｉ−１ビット得られている
ことになる。以上のことから、ディジタルフィルターの
係数語長は特に第３図に示す斜線部分Ｉの格子点密度が
粗い所で実質上無限語長で近似的に表現できるといえる
。
式かられかるように実際の乗算を行なうのはＹｎｌだけ
であり、ｆｏ２は遅延と加減算により求めることができ
、２−１は１ビツト右へシフトするこα２．β８．β、
をｉピット（ｉ＝ｊとする）左ヘシフトして得た値であ
り、２９ビツトを実質上２９−一」ビットで表わすこと
ができる。従って、（２１ａ） 、 （２１ｂ） 、
１２２）及び（ハ）の各式から係数語長をｉ−１ビツト
であることになる（１−１が実際の有しかも、（ハ）式
かられかるように、Ｙ（１１を求めたつ）後で、最ビッ
ト右方向ヘシフトしてｙ。２を加算すればよいので、信
号の有効語長は大刀離散的ディジタル信号系列の語長を
１６ビツトとすると、３２＋ｉ−１ビット得られている
ことになる。以上のことから、ディジタルフィルターの
係数語長は特に第３図に示す斜線部分Ｉの格子点密度が
粗い所で実質上無限語長で近似的に表現できるといえる
。
従って、等止器としてすべての同波数特性を低感度の係
数で等化することが可能である。しかも得られた出力信
号は乗算による信号品質の劣化はない。更にｖ３１式の
２−ｆはｉを負とするとｚ＝Ｑの付近の情報も十分係数
に含ませることが可能である。
数で等化することが可能である。しかも得られた出力信
号は乗算による信号品質の劣化はない。更にｖ３１式の
２−ｆはｉを負とするとｚ＝Ｑの付近の情報も十分係数
に含ませることが可能である。
第４図は（ハ）式で示された差分方程式（ただし、ｉ＝
Ｊ ）に従って構成された本発明の第１実施例のＩＩＲ
ディジタルフィルタのブロック系統図を示す０量図中、
入力端子１に入来した時刻ｎＴの離散的ディジタル信号
系列ｘｎは、乗算器２で係数ａ０を乗算された後、遅延
回路３及び加減算器１０に夫々供給される。遅延回路３
の出力ディジ△ タル信号系列Ｘ。−１は、乗算器、５にて係数α１１と
乗算された後加算器７に供給される一方、遅延量△ 路４及び乗算器６を夫々経て−αｘ ｉ”ｎ−２（！−
された後加算器７に供給される。また加減算器１０の出
力ディジタル信号系列は遅延回路１１及び１２により夫
々標本化時間Ｔだけ遅延されて出力端子１７より出力さ
れるが、その出力ディジタル信号系列はｙ、２であり、
遅延回路１１の出力ディジタル信号系列はｙ。−１，遅
延回路１２の出力ディジタル信号系列はＹ。−２で表わ
される。ディジタル信号系△ ・ 列ｙ。−１は乗算器１３で係数−β、ｉと乗算され、か
つ、ディジタル信号系列ｙ。−２は乗算器１４で係数△ β２量と乗算されて加算器７に供給される。これにより
、加算器７より（ハ）式のｙｎ、で示すディジタル信号
系列が取り出され（ただし、１−ｊ）、次段のシフトレ
ジスタ９で右方向へｉビットだけビットシフトされて加
減算器１０の加算入力端子に印加される。
Ｊ ）に従って構成された本発明の第１実施例のＩＩＲ
ディジタルフィルタのブロック系統図を示す０量図中、
入力端子１に入来した時刻ｎＴの離散的ディジタル信号
系列ｘｎは、乗算器２で係数ａ０を乗算された後、遅延
回路３及び加減算器１０に夫々供給される。遅延回路３
の出力ディジ△ タル信号系列Ｘ。−１は、乗算器、５にて係数α１１と
乗算された後加算器７に供給される一方、遅延量△ 路４及び乗算器６を夫々経て−αｘ ｉ”ｎ−２（！−
された後加算器７に供給される。また加減算器１０の出
力ディジタル信号系列は遅延回路１１及び１２により夫
々標本化時間Ｔだけ遅延されて出力端子１７より出力さ
れるが、その出力ディジタル信号系列はｙ、２であり、
遅延回路１１の出力ディジタル信号系列はｙ。−１，遅
延回路１２の出力ディジタル信号系列はＹ。−２で表わ
される。ディジタル信号系△ ・ 列ｙ。−１は乗算器１３で係数−β、ｉと乗算され、か
つ、ディジタル信号系列ｙ。−２は乗算器１４で係数△ β２量と乗算されて加算器７に供給される。これにより
、加算器７より（ハ）式のｙｎ、で示すディジタル信号
系列が取り出され（ただし、１−ｊ）、次段のシフトレ
ジスタ９で右方向へｉビットだけビットシフトされて加
減算器１０の加算入力端子に印加される。
加減算器ｌＯはその鱗算入力端子ｉこ遅延回路３及びシ
フトレジスタ１６の各出力信号が供給され、その加算入
力端子にはシフトレジスタ８，９゜１５、遅延回路１１
の各出力信号が供給され、これにより、（ハ）式の右辺
で示されるディジタル信号系列を出力して遅延回路１１
．１２を夫々通して出力端子１７へ出力する。なお、シ
フトレジスタ１５．８．１６は夫々（ハ）式中Ｘｎ、
ｘｎ−１１ｙｎ−２で表わされるディジタル信号系列を
夫々右方向へ１ビツトシフトしているが、これは前記し
た係数ａ、 、 ａ、 、 ｂｌ、 ｂ、等が２の補数
表示で最大値２のディジタル値であり、従って２で正規
化した場合、ｘｎ’ ｘｎ−２ｒ ’Ｉｎ−ｔの各係数
１は２の７であるから右へ１ビツトシフトする必要があ
るからである。また、（ハ）式中の一２ｘ、、及び２ｙ
ｎ−１は係数が２又は−２であるから、ｘｎ−１＋ Ｙ
ｎ−１についてビットシフトは行なわれない。
フトレジスタ１６の各出力信号が供給され、その加算入
力端子にはシフトレジスタ８，９゜１５、遅延回路１１
の各出力信号が供給され、これにより、（ハ）式の右辺
で示されるディジタル信号系列を出力して遅延回路１１
．１２を夫々通して出力端子１７へ出力する。なお、シ
フトレジスタ１５．８．１６は夫々（ハ）式中Ｘｎ、
ｘｎ−１１ｙｎ−２で表わされるディジタル信号系列を
夫々右方向へ１ビツトシフトしているが、これは前記し
た係数ａ、 、 ａ、 、 ｂｌ、 ｂ、等が２の補数
表示で最大値２のディジタル値であり、従って２で正規
化した場合、ｘｎ’ ｘｎ−２ｒ ’Ｉｎ−ｔの各係数
１は２の７であるから右へ１ビツトシフトする必要があ
るからである。また、（ハ）式中の一２ｘ、、及び２ｙ
ｎ−１は係数が２又は−２であるから、ｘｎ−１＋ Ｙ
ｎ−１についてビットシフトは行なわれない。
第５図及び第６図は夫々■式及び（ハ）式について、ビ
ットシフト量量をパラメータにして変化させた等化特性
を示す。ただし、等化特性の設定値は中心周波数ｆが２
０Ｈｚ、Ｑが３．ｆｏにおけるしベルＬが１２ｄＢであ
る。ただし、第５図は（３）式に従って構喫されたディ
ジタルフィルタの場合、第６［図はく３１式中のａ０゛
を分子に乗じた伝達関数に従って構ｈ９３れたディジタ
ルフィルタの場合の等化特性を夫々示す。才た第５図中
の曲線■及び第６図中の曲線■は夫々係数語長が無限大
の理想的等化曲線を示す。
ットシフト量量をパラメータにして変化させた等化特性
を示す。ただし、等化特性の設定値は中心周波数ｆが２
０Ｈｚ、Ｑが３．ｆｏにおけるしベルＬが１２ｄＢであ
る。ただし、第５図は（３）式に従って構喫されたディ
ジタルフィルタの場合、第６［図はく３１式中のａ０゛
を分子に乗じた伝達関数に従って構ｈ９３れたディジタ
ルフィルタの場合の等化特性を夫々示す。才た第５図中
の曲線■及び第６図中の曲線■は夫々係数語長が無限大
の理想的等化曲線を示す。
第７図はビットシフト鯖と設計パラメータとの関係を示
す。同図に示す如く、単峰等化特性のピークレベルＬが
１２ ｄＢで、そのＱが３ 、０．７５又は０．１８７
５のや５合は同図に夫々実線で示す如くになり、他方、
Ｌが１ ｄＢでＱが３又は旧８７５のときは夫々同図に
１点鎖線で示す如くになる。第７図に示す如く８波数が
２倍になるとビットシフト量は１ビツト少なくなる。
す。同図に示す如く、単峰等化特性のピークレベルＬが
１２ ｄＢで、そのＱが３ 、０．７５又は０．１８７
５のや５合は同図に夫々実線で示す如くになり、他方、
Ｌが１ ｄＢでＱが３又は旧８７５のときは夫々同図に
１点鎖線で示す如くになる。第７図に示す如く８波数が
２倍になるとビットシフト量は１ビツト少なくなる。
次に上記第１実施例と従来例と比較するに、末算；嘱２
，５，６，１３．１４が、、、、１６ Ｘ １６ビツト
で構成されており、また入出力テイジタル信号系夕１ｊ
を３２ビツト、係数語長を１６ビツトであるものとする
と、第１実施例では乗算器２が３２ビツトのディジタル
信号系列ｘｎと１６ビツトの係数ａ。
，５，６，１３．１４が、、、、１６ Ｘ １６ビツト
で構成されており、また入出力テイジタル信号系夕１ｊ
を３２ビツト、係数語長を１６ビツトであるものとする
と、第１実施例では乗算器２が３２ビツトのディジタル
信号系列ｘｎと１６ビツトの係数ａ。
との乗算を行なって３２ビツトのディジタル信号系列を
出力するから乗算回数は２回であり、他の乗算器５，６
．１３及び１４は夫々３２ビツトの算回数は各々２回で
あり、よって総乗算回数は１０回である。また加算回数
は加算器７において８回、加減算器１０において７回で
あるから計１５回であり、更にシフト回数はシフトレジ
スタ８，１５゜１６は１回で、シフトレジスタ９は２回
で合計５回でよい。これに対して、第１図（Ａ）に示す
従来の直接形のＩＩＲディジタルフィルタでは、係数ａ
。。
出力するから乗算回数は２回であり、他の乗算器５，６
．１３及び１４は夫々３２ビツトの算回数は各々２回で
あり、よって総乗算回数は１０回である。また加算回数
は加算器７において８回、加減算器１０において７回で
あるから計１５回であり、更にシフト回数はシフトレジ
スタ８，１５゜１６は１回で、シフトレジスタ９は２回
で合計５回でよい。これに対して、第１図（Ａ）に示す
従来の直接形のＩＩＲディジタルフィルタでは、係数ａ
。。
ａｌ、 ａ２．−ｂｌ、−ｂ、が夫々３２ビツト、乗算
器が１６Ｘ１６ビツト、入出力ディジタル信号系列ｘｎ
ｌｙｎが夫々３２ビツトであるから、各乗算器は夫′々
４回の乗算回数が必要であり、よって全部で２０回の乗
算回数が必要となる。また加算回数は２０回でよい。更
に第１図（Ｂ）に示す従来の標準形のＩＩ）ｔディジタ
ルフィルタでは、１６Ｘ１６ビツトの乗算器は夫々４回
の乗算回数が必要であり、よって計２４回の乗算回数が
必要となり、また２つの加算器は夫々１２回ずつの加算
を要する。以上をまとめると次表に示す如くになり、本
実施例によれば、極めて少ない乗算回数、加算回数で構
成できることがわかる。ただし、表は（３１式の伝達関
数を１つ回路が縦続接続されており、信号品質維持のた
め演算項は倍精度とする。
器が１６Ｘ１６ビツト、入出力ディジタル信号系列ｘｎ
ｌｙｎが夫々３２ビツトであるから、各乗算器は夫′々
４回の乗算回数が必要であり、よって全部で２０回の乗
算回数が必要となる。また加算回数は２０回でよい。更
に第１図（Ｂ）に示す従来の標準形のＩＩ）ｔディジタ
ルフィルタでは、１６Ｘ１６ビツトの乗算器は夫々４回
の乗算回数が必要であり、よって計２４回の乗算回数が
必要となり、また２つの加算器は夫々１２回ずつの加算
を要する。以上をまとめると次表に示す如くになり、本
実施例によれば、極めて少ない乗算回数、加算回数で構
成できることがわかる。ただし、表は（３１式の伝達関
数を１つ回路が縦続接続されており、信号品質維持のた
め演算項は倍精度とする。
第８図は本実施例の撮幅周波数特性（等化特性）と理想
的なそれとを対比して示す図である。中心周波数５ Ｈ
ｚで１２ ｄＢのピークをＱが３となるような理想的な
特性は同図に■で示されるが、これに対して本実施例の
特性は同図に■で示すη口く理想特性Ｖに近似した特性
となる。また中心周波数が２０ ）（Ｚで０が３ 、２
０ Ｈｚでのピークレベル力（１２ｄＢであるディジタ
ルフィルタを構成した場合も、本実施例は第８図に■に
示す如く、理想特性■に近似した特性を示すことが確認
された。
的なそれとを対比して示す図である。中心周波数５ Ｈ
ｚで１２ ｄＢのピークをＱが３となるような理想的な
特性は同図に■で示されるが、これに対して本実施例の
特性は同図に■で示すη口く理想特性Ｖに近似した特性
となる。また中心周波数が２０ ）（Ｚで０が３ 、２
０ Ｈｚでのピークレベル力（１２ｄＢであるディジタ
ルフィルタを構成した場合も、本実施例は第８図に■に
示す如く、理想特性■に近似した特性を示すことが確認
された。
次に本発明の第２実施例につき説明するに、第９図は本
発明になるＩＨＬデイジタルフイルりの第２実施例のブ
ロック系統図を示す。同図中、第４図と同一構成部分に
は同一部分を付し、その説明を省略する。本実施例もｍ
ｌ実施例と問掛にＱ（式で示される差分方程式で表わさ
れるＩＩＲディジタルフィルタであるが、乗算器２より
取り出された離散的ディジタル信号系列ｘｎを、才ずシ
フトレジスタ１８によりｉビット右ヘシフトする点が第
１実施例とは大きく異なる。すなわち、第１実施例では
ｙｎ□を求めた後でシフトレジスタ９によりｌビット右
ヘシフトして（ハ）式中の２ ・ｙｏ、を求めているが
、本実施例ではｘｎをシフトレジスタ１８により右へｉ
ビットシフトした後で２−１ 、ｙｏ、を求めるように
したものである。
発明になるＩＨＬデイジタルフイルりの第２実施例のブ
ロック系統図を示す。同図中、第４図と同一構成部分に
は同一部分を付し、その説明を省略する。本実施例もｍ
ｌ実施例と問掛にＱ（式で示される差分方程式で表わさ
れるＩＩＲディジタルフィルタであるが、乗算器２より
取り出された離散的ディジタル信号系列ｘｎを、才ずシ
フトレジスタ１８によりｉビット右ヘシフトする点が第
１実施例とは大きく異なる。すなわち、第１実施例では
ｙｎ□を求めた後でシフトレジスタ９によりｌビット右
ヘシフトして（ハ）式中の２ ・ｙｏ、を求めているが
、本実施例ではｘｎをシフトレジスタ１８により右へｉ
ビットシフトした後で２−１ 、ｙｏ、を求めるように
したものである。
第９図において、シフトレジスタ１８より取り出さねた
ディジタル信号系列はシフトレジスタ２５を経て加減Ｗ
器２１の加算入力端子及び遅延回路３に夫々供給される
。加域算器２１は上記のシフトレジスタ１８．遅延回路
４の出力ディジタル信号系列ｊ−ｉ −１ビツト左ヘシ
フトするシフトレジスタ】９の各出力ディジタル信号系
列がその加算入力端子Ｊ？：供給されると共に、その出
力ディジタル信号系列がシフトレジスタ２２により右へ
ｉビットシフトされた後遅延回路１１を経たディジタル
信号系列がその加算入夫端子に供給され、更に遅延回路
１２の出力ディジタル信号系列をｉ−１ビツト左へシフ
トするシフトレジスタ２３と遅延回路３の各出力ディジ
クル信号系列が減算入力端子に供給され、それらの加＊
算を行なうことにより（２３）式中のｙｎ２で表わされ
るディジクル信号系列を得る。
ディジタル信号系列はシフトレジスタ２５を経て加減Ｗ
器２１の加算入力端子及び遅延回路３に夫々供給される
。加域算器２１は上記のシフトレジスタ１８．遅延回路
４の出力ディジタル信号系列ｊ−ｉ −１ビツト左ヘシ
フトするシフトレジスタ】９の各出力ディジタル信号系
列がその加算入力端子Ｊ？：供給されると共に、その出
力ディジタル信号系列がシフトレジスタ２２により右へ
ｉビットシフトされた後遅延回路１１を経たディジタル
信号系列がその加算入夫端子に供給され、更に遅延回路
１２の出力ディジタル信号系列をｉ−１ビツト左へシフ
トするシフトレジスタ２３と遅延回路３の各出力ディジ
クル信号系列が減算入力端子に供給され、それらの加＊
算を行なうことにより（２３）式中のｙｎ２で表わされ
るディジクル信号系列を得る。
一方、加算器２０はｔ２３１式中の２−’ｖ、１で表わ
されるディジタル信号系列を得て、それを加減算器２１
の加算スカ端子に印加する。これにより、加減算ｆ、２
１は２−１・ｙｎｌさｙ。２の各ディジタル信号系列の
加算を行なって（ハ）式で表わされるディジタル信号系
列ｙｎを出力端子２４へ出力する。本実施例は入力段に
シフトレジスタ１８があるので第１実施例よりも若干信
号品質は劣化するが、第１実施例と同様に一定の係数語
長ですべての等化特性が得られ、才た係数感度を低くす
ることができることは第１実施例の説明から明らかであ
る。
されるディジタル信号系列を得て、それを加減算器２１
の加算スカ端子に印加する。これにより、加減算ｆ、２
１は２−１・ｙｎｌさｙ。２の各ディジタル信号系列の
加算を行なって（ハ）式で表わされるディジタル信号系
列ｙｎを出力端子２４へ出力する。本実施例は入力段に
シフトレジスタ１８があるので第１実施例よりも若干信
号品質は劣化するが、第１実施例と同様に一定の係数語
長ですべての等化特性が得られ、才た係数感度を低くす
ることができることは第１実施例の説明から明らかであ
る。
なお、第４図及び第９図に示す各実施例において、ｘｎ
が３２ビツトの場合、図示は省略したが乗算器２の出力
段に１６ビツトの係数ａ０と乗算されて乗算器２より取
り出される４８ビツトのディジタル信号系列を３２ビツ
トにする打切り回路が設けられるが、これを省略しても
よい。
が３２ビツトの場合、図示は省略したが乗算器２の出力
段に１６ビツトの係数ａ０と乗算されて乗算器２より取
り出される４８ビツトのディジタル信号系列を３２ビツ
トにする打切り回路が設けられるが、これを省略しても
よい。
またＩＩＲディジタルフィルタは一般に、”、ｂｘ’ｙ
ｒｎ−ｉｔ ＝ ｘ：ｏ”ｇ”（ｎ−Ｋｉ
”４）なる差分方程式に基づいて構成され、第１及
び第２実施例は（財）式中のＭ＝Ｎ＝２ 、ａｏ＝ｂ０
＝１の場合であるが、本発明はこれに限らず２４１式を
満足するすべてのＩＩＲディジタルフィルタに適用する
ことかできるものである。
ｒｎ−ｉｔ ＝ ｘ：ｏ”ｇ”（ｎ−Ｋｉ
”４）なる差分方程式に基づいて構成され、第１及
び第２実施例は（財）式中のＭ＝Ｎ＝２ 、ａｏ＝ｂ０
＝１の場合であるが、本発明はこれに限らず２４１式を
満足するすべてのＩＩＲディジタルフィルタに適用する
ことかできるものである。
上述の如く、本発明になるＴＩＲデイジタルフ△ ・
△ ・ は整数；αＫｉ・２−１．β＋Ｃｉ・２−１は小数：ｉ
ｔｊは一定値）を満足するように整数部分と小数部分と
の和又は差で表わし、 ） 算係数とし、２−１及び２１−Ｊはビットシフトによ整
数部分ＡＫ、ＢＫの値に応じてディジタル信号系列ｙ
及びｘ（ｎ−Ｋｌをビットシフト又はヒットシ＋ｎ−
Ｋ１ フトすることなく取り出した後加減算して得るよう構成
したため、上記乗算係数語長を実質上長くすることがで
き、従って一定の乗算係数語長ですべての周波数等化特
性を得ることができ、係数感電を低くすることができ、
従って出力の利得や特性の変動による誤差を少なくでき
、また乗算係数語長は従来に比し短かくできるので乗算
回数や加算回数を従来に比し大幅に少なくでき、回路装
置を簡略化することができ、更に乗算による信号品質劣
化のない高品質のディジタル信号系列を出力することが
できる等の数゛々゛の特長を有するものである。
△ ・ は整数；αＫｉ・２−１．β＋Ｃｉ・２−１は小数：ｉ
ｔｊは一定値）を満足するように整数部分と小数部分と
の和又は差で表わし、 ） 算係数とし、２−１及び２１−Ｊはビットシフトによ整
数部分ＡＫ、ＢＫの値に応じてディジタル信号系列ｙ
及びｘ（ｎ−Ｋｌをビットシフト又はヒットシ＋ｎ−
Ｋ１ フトすることなく取り出した後加減算して得るよう構成
したため、上記乗算係数語長を実質上長くすることがで
き、従って一定の乗算係数語長ですべての周波数等化特
性を得ることができ、係数感電を低くすることができ、
従って出力の利得や特性の変動による誤差を少なくでき
、また乗算係数語長は従来に比し短かくできるので乗算
回数や加算回数を従来に比し大幅に少なくでき、回路装
置を簡略化することができ、更に乗算による信号品質劣
化のない高品質のディジタル信号系列を出力することが
できる等の数゛々゛の特長を有するものである。
第１図（Ａ）、、（Ｂ）は夫々従来の直接形、ｌｌ準形
ディジタルフィルタの各側を示すブロック系統図、第２
図は係数語長をパラメータにしたディジタルフィルタの
娠幅周波数特性を示す図、第３図は係数量子化による２
千面上の格子点を示す図、第４図は本発明の第１実施例
を示すブロック系統図、第５図及び第６図は夫々ビット
シフトによる周波数特性の各側を示す図、第７図は本発
明におけるビットシフト量と設計パラメータとの関係を
示す図、第８図は第４図示のフィルタの周波数特性を理
想特性と対比して示す図、第９図は本発明の第２実流側
を示すブロック系統図である。 １・・・離散的ディジタル信号系列入力端子、２゜５．
６，１３，１４・・・乗算器、３，４，１１゜１２・・
・遅延回路、７．２０−・・加算器、８，９゜１５．１
６，１８，１９，２２，２３，２５・・・シフトレジス
タ、１０，２１・争・加減算器、１７゜２４Φ・・離散
的ディジタル信号系列出力端子。 手続補正書 昭和５７年７月２９日 特許庁長官 若杉和夫 殿 １、事件の表示 昭和５６年特 許 願第 １３２３０６号２、発明の名
称 ＩＩＲディジタルフィルタ ３、補正をする者 特 許 出願人 住 所 ８２２１ 神奈川県横浜市神奈用区守屋町
３丁目１２番地名称 （４３２） 日本ビクター株式
会社代表者 取締役社長 宍道一部 ４、代理人 ５、補正命令の日付 自発補正 ／てｒ＼ ６、補正の対象 明細書の発明の詳細な説明の欄。 Ｚ補正の内容 明細書中、第９頁第６行、第６行各記載の「信号論」を
「信学論」と補正する。
ディジタルフィルタの各側を示すブロック系統図、第２
図は係数語長をパラメータにしたディジタルフィルタの
娠幅周波数特性を示す図、第３図は係数量子化による２
千面上の格子点を示す図、第４図は本発明の第１実施例
を示すブロック系統図、第５図及び第６図は夫々ビット
シフトによる周波数特性の各側を示す図、第７図は本発
明におけるビットシフト量と設計パラメータとの関係を
示す図、第８図は第４図示のフィルタの周波数特性を理
想特性と対比して示す図、第９図は本発明の第２実流側
を示すブロック系統図である。 １・・・離散的ディジタル信号系列入力端子、２゜５．
６，１３，１４・・・乗算器、３，４，１１゜１２・・
・遅延回路、７．２０−・・加算器、８，９゜１５．１
６，１８，１９，２２，２３，２５・・・シフトレジス
タ、１０，２１・争・加減算器、１７゜２４Φ・・離散
的ディジタル信号系列出力端子。 手続補正書 昭和５７年７月２９日 特許庁長官 若杉和夫 殿 １、事件の表示 昭和５６年特 許 願第 １３２３０６号２、発明の名
称 ＩＩＲディジタルフィルタ ３、補正をする者 特 許 出願人 住 所 ８２２１ 神奈川県横浜市神奈用区守屋町
３丁目１２番地名称 （４３２） 日本ビクター株式
会社代表者 取締役社長 宍道一部 ４、代理人 ５、補正命令の日付 自発補正 ／てｒ＼ ６、補正の対象 明細書の発明の詳細な説明の欄。 Ｚ補正の内容 明細書中、第９頁第６行、第６行各記載の「信号論」を
「信学論」と補正する。
Claims (1)
- 【特許請求の範囲】 入力離散的ディジタル信号系列ｘｎに所定の周波数特性
を付与して離散的ディジタル信号系列ｙｎを出力する、
次式 （ただし、８に＋ ｂＫは乗算係数） なる差分方程式で表わされるＩＩＲディジタルフィルタ
において、上記乗算係数ａＫ、ｂＫを次式は小数；１＋
３は一定値） を満足するように整数部分と小数部分との和又は差で表
わし、 算係数とし、２−１及び２ｊ−Ｊはビットシフトによ整
数部分ＡＫ、 ＢＩｃの値に応じてディジタル信号系列
Ｙ （ｎ−Ｋ）及び”１ｎ−０をビットシフトして又は
ビットシフトすることなく取り出した後加減算して得る
よう構成したことを特徴とするＩＩＲディジタルフィル
タ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56132306A JPS5834615A (ja) | 1981-08-24 | 1981-08-24 | Ｉｉｒデイジタルフイルタ |
| GB08224157A GB2105940B (en) | 1981-08-24 | 1982-08-23 | Iir digital filter having low coeffecient sensitivity |
| DE3231245A DE3231245C2 (de) | 1981-08-24 | 1982-08-23 | Rekursives Digitalfilter |
| US06/410,710 US4521867A (en) | 1981-08-24 | 1982-08-23 | IIR digital filter having low coefficient sensitivity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56132306A JPS5834615A (ja) | 1981-08-24 | 1981-08-24 | Ｉｉｒデイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5834615A true JPS5834615A (ja) | 1983-03-01 |
| JPS6360927B2 JPS6360927B2 (ja) | 1988-11-25 |
Family
ID=15078214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56132306A Granted JPS5834615A (ja) | 1981-08-24 | 1981-08-24 | Ｉｉｒデイジタルフイルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4521867A (ja) |
| JP (1) | JPS5834615A (ja) |
| DE (1) | DE3231245C2 (ja) |
| GB (1) | GB2105940B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008018197A1 (fr) * | 2006-08-08 | 2008-02-14 | Panasonic Corporation | Filtre numérique, son dispositif de synthèse, programme de synthèse, et support d'enregistrement de programme de synthèse |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2564660B1 (fr) * | 1984-05-21 | 1994-06-10 | Enertec | Filtre numerique resonant |
| US4829307A (en) * | 1985-04-25 | 1989-05-09 | Westinghouse Electric Corp. | Recursive radar clutter filter |
| GB2181008B (en) * | 1985-09-25 | 1989-09-20 | Sony Corp | Infinite impulse response filters |
| SE461308B (sv) * | 1988-06-03 | 1990-01-29 | Ericsson Telefon Ab L M | Adaptivt digitalt filter omfattande en icke rekursiv del och en rekursiv del |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
| JP2692251B2 (ja) * | 1989-03-22 | 1997-12-17 | 日本電気株式会社 | 光ディスク制御装置 |
| US5089981A (en) * | 1989-04-24 | 1992-02-18 | Audio Precision, Inc. | Hybrid form digital filter |
| US5185707A (en) * | 1989-05-19 | 1993-02-09 | Sony Corporation | Focusing apparatus and digital filters for use therewith |
| US5070408A (en) * | 1989-05-19 | 1991-12-03 | Sony Corporation | Focusing apparatus and digital filters for use therewith |
| US5278552A (en) * | 1989-10-23 | 1994-01-11 | Jeco Company Limited | Indicator control circuit |
| US5357196A (en) * | 1991-08-06 | 1994-10-18 | Jeco Company Limited | Circuit for converting a frequency of an input signal so a signal having a digital value corresponding to the frequency |
| DE19738226C1 (de) * | 1997-09-02 | 1999-02-04 | Telefunken Microelectron | Digitale, durchstimmbare Filteranordnung |
| JP2001285029A (ja) * | 2000-03-31 | 2001-10-12 | Pioneer Electronic Corp | ディジタルフィルタおよびディジタルフィルタを用いた基準信号キャンセル装置 |
| US6845135B2 (en) * | 2001-01-22 | 2005-01-18 | Agere Systems Inc. | Cascaded biquad infinite impulse response filter |
| US20030145025A1 (en) * | 2002-01-31 | 2003-07-31 | Allred Rustin W. | Method of designing families of boost and cut filters, including treble and bass controls and graphic equalizers |
| US20040180642A1 (en) * | 2003-03-13 | 2004-09-16 | Elmala Mostafa A. | Multi-band Gm-C state-variable filters using lossy integrators |
| US8694569B2 (en) * | 2007-09-18 | 2014-04-08 | Pentomics, Inc. | High-speed system having compensation for distortion in a digital-to-analog converter |
| JP2011023927A (ja) * | 2009-07-15 | 2011-02-03 | Yamaha Corp | デジタルフィルタおよびプログラム |
| CN114826213B (zh) * | 2022-04-29 | 2022-11-22 | 旋智电子科技（上海）有限公司 | 用于构建滤波器的方法、滤波器、计算设备和存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3727153A (en) * | 1971-06-30 | 1973-04-10 | Ibm | Automatic equalizer using recirculation |
| JPS5478009A (en) * | 1977-12-02 | 1979-06-21 | Sony Corp | Disturbing signal elimination unit |
| US4185325A (en) * | 1978-02-27 | 1980-01-22 | Appel Jean G | Recursive digital filter having coefficients equal to sums of few powers of few powers of two terms |
-
1981
- 1981-08-24 JP JP56132306A patent/JPS5834615A/ja active Granted
-
1982
- 1982-08-23 GB GB08224157A patent/GB2105940B/en not_active Expired
- 1982-08-23 DE DE3231245A patent/DE3231245C2/de not_active Expired
- 1982-08-23 US US06/410,710 patent/US4521867A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008018197A1 (fr) * | 2006-08-08 | 2008-02-14 | Panasonic Corporation | Filtre numérique, son dispositif de synthèse, programme de synthèse, et support d'enregistrement de programme de synthèse |
| JPWO2008018197A1 (ja) * | 2006-08-08 | 2009-12-24 | パナソニック株式会社 | デジタルフィルタ、その合成装置、合成プログラム、及び合成プログラム記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2105940A (en) | 1983-03-30 |
| DE3231245C2 (de) | 1986-06-26 |
| GB2105940B (en) | 1985-04-17 |
| JPS6360927B2 (ja) | 1988-11-25 |
| US4521867A (en) | 1985-06-04 |
| DE3231245A1 (de) | 1983-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5834615A (ja) | Ｉｉｒデイジタルフイルタ | |
| JP2885269B2 (ja) | 適応制御ろ波器 | |
| US4430721A (en) | Arithmetic circuits for digital filters | |
| JP2957183B2 (ja) | 巡回型ディジタルフィルタ | |
| US5335020A (en) | IIR ghost cancelling system with reduction of filter instability | |
| EP0791242B1 (en) | Improved digital filter | |
| Makhoul | Lattice methods in spectral estimation | |
| US4852036A (en) | Adaptive digital filter and an echo canceler incorporating the same | |
| JPH1079644A (ja) | デジタルフィルタ | |
| JP3444258B2 (ja) | 適応フィルタ、その制御方法及びプログラムを記憶した記憶媒体 | |
| JPS63103509A (ja) | デジタルフイルタ | |
| JPH01125113A (ja) | グラフィック・イコライザ | |
| JP3092647B2 (ja) | 適応フィルタ装置 | |
| KR0176146B1 (ko) | 결정 귀환 등화 방법 | |
| JPH0224410B2 (ja) | ||
| JPS6091712A (ja) | Ｎ次状態変数フイルタ | |
| JPS60261210A (ja) | デイジタルフイルタ回路 | |
| US6757702B1 (en) | Adaptive filter | |
| JPH01278111A (ja) | ディジタルフィルタ | |
| JPH02228117A (ja) | ディジタルフィルタ回路 | |
| JPS596632A (ja) | 時分割処理形タツプ係数制御回路 | |
| JPS6162226A (ja) | デイジタルフイルタ | |
| JPH0563509A (ja) | デイジタルフイルタ | |
| JPH0310253B2 (ja) | ||
| JPS6169210A (ja) | デイジタルフイルタ |