JPH02228117A - ディジタルフィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的１ （産業上の利用分野） この発明は、出力信号を入力側に帰還する巡回ループを
有するディジタルフィルタ回路に関する。

（従来の技術） 一般に、出力信号が１サンプル期間遅延後に入力側に帰
還されて、入力信号との和が出力となる回路は、巡回形
回路と称され、ブロック的には第９図ａのように示され
る。

第９図ａにおいて、１は入力ｘ（ｎ）が専かれる入力端
子、２は加算回路、３は出力ｙ（ｎ）を導出する出力端
子、４は遅延素子、５は乗算回路であり、出力端子３の
出力Ｖ（ｎ＞は、遅延素子４で遅延された出力Ｖ（ｎ−
１）が乗算回路５で係数αと乗算され、加算回路２に帰
還して入力Ｘ（ｎ）と加算されたものである。

このような回路の入出力間係は、 ｙ（ｎ）＝αｙ　（ｎ−１）　＋ｘ　（ｎ）　　　　・
・・■で与えられる。この０式によって表わされるシス
テムは、理想の線形システムであり、ディジタルフィル
タとして一般に広く用いられている。

また、遅延素子４を多段に構成した第１０図。

第１１図に示す回路は、遅延素子４の段数ｍに応じて残
響を付加する残響付加回路として用いられている。これ
らの回路は、論文ｒ　Ｎ　ａｔｕｒａｌ　Ｓｏｕｎｄｉ
ｎｇ　Ａｒｔｉｆｉｃｉａｌ　Ｒｅｖｅｒｂｅｒｒａｔ
ｉｏｎ　Ｊ　Ｍ、　Ｒ、５ｃｈｒｏｅｄｅｒ著（Ｊ　ｏ
ｕｒｎａｌ　ｏｒ　ｔｈｅ　Ａｕｄｉｏ　Ｅｎｇｉｎｅ
ｅｒｉｎａＳｏｃｉｅｔｙ　Ｊｕｌｙ　　１９６２　　
ｖｏｌｕｍｅ　　１ｏ　　、　　Ｎｕｍｂｅｒ３　　Ｐ
２１９〜２２３にも記載されている。

特に第１１図の回路は、全域通過形の’Ａ９付加装置に
なる。伝達関数Ｈ（ω）は次式のように表わされる。

ここで、ｊは複素単位、ωは周波数、τは遅延時間１ｇ
は係数値である。

このような回路も巡回ループを持つ点で第９図の回路と
同じであり、ディジタルフィルタ回路として扱う。

ところが、第９図ａや第１０図の回路は、入力ｘ　（ｎ
）や回路内部の信号、係数α等の２進表示が有限長であ
ることによって、種々の非線形誤差が加わる。このよう
な誤差を少なくするためにまるめ操作が行われる。

第９図すは、第９図ａの回路に、まるめ操作により生じ
た誤差（ｔｆｌ音）を伴うシステムとして示したもので
ある。この回路の出力ω（ｎ）は、ω　（ｎ）−Ｑ　　
［αω　（ｎ　−１）］　　＋ｘ　　（ｎ＞・・・■ なる非線形差分方程式で表わされる。

Ｑ［αω（ｎ−１）　］は、αｙ（ｎ−１＞がまるめら
れた値を示す。

さて、文献「ディジタル信号処理」　（下巻）Ａ。

Ｖ、　０ｐＤｅｎｈｅｉｎ＋／Ｒ、Ｗ、　５ｃｈａｆｅ
ｒ）原著、伊達玄訳には、■式で、ｘ（ｎ）が００とき
の出力ω（ｎ）を、特にリミットサイクルと称してその
説明がある。リミットサイクルとは、あるフィルタで入
力が零になったにも拘らず出力にある種の信号が現われ
る発振現象で、零でないある振幅範囲にまで出力が減衰
し、その後撮動的に振舞うこともある誤差を言い、巡回
ループを有するディジタルフィルタ特有の現象である。

リミットサイクルの誤差を最小にするまるめ方法を説明
する。

■式で、巡回ループにおける乗算時の演算語長（有限語
長）をｂとすると、まるめの定義により、Ｑ［αω（ｎ
　−１）］−αω（ｎ　−１）≦（−２−）・２−ｂ １　　　　　　　　　　　　・・・■ であり、リミットサイクルが生じているときは、Ｑ　［
（Ｚ（７）　（ｎ−１）］　＝　ｌ　ｗ　（ｎ−ＩＮ　
　　　・＝■が成立する。このとき、αの有効な等価値
は１となる。■、■式より、ｌω（ｎ−１＞１を解くと
、 となる。１ω（ｎ−１）Ｉは、１次巡回形ディジタルフ
ィルタにおけるリミットサイクルの最大振幅を示ず。こ
のことは、リミットサイクルの振幅は、■式にて示す値
未満であることを意味する。

よって、出力信号がこのリミットサイクルの影響を受け
ないためには、■式にて示すリミットサイクルの最大娠
幅値以上のピット数を乗剪後の出力信号に設定すれば良
い。

例えば、仮にｂ＝２３　（符号を含めると２４ビば０式
より 下であることなので、出力の有効語長を１５ごット（符
号を含めると１６ビツト）と新たに設定すれば、リミッ
トサイクルのｌ’ｌが生じることはない。

しかしながら、上記のようなまるめ方法は、例えばコン
パクトディスクやディジタルオーディオテープで扱う１
５ビツトの信号処理を例に（ると、巡回ループ中の乗ｎ
回路、加算回路、遅延素子等の回路を、２４ビツトの有
効語長を処１１＋する規模にしなければならない。これ
は、符号を含め１６ビツトの吊子化信号を扱うために、
１．５倍もの回路規模の増大になり、紅論的に極めて不
利なものであった。

また、たとえ２３ピツトの有効語長であっても、それは
１α１≦（１−）の場合１１９ミ′トサイクルの発振現
象は出力端子には生じないが、α１が１−１／２８より
大きい場合は、リミットサイクルの発振現象が出力端子
に生じさせることを避けるために、更に有効語長を大き
くしなければならない。

このように有限語長を大きくすることは回路規模の増加
を意味する。

特に、第１０図や第１１図に示す回路は、ｍ個の遅延素
子のピット数を増加しなければならなず、回路規模の増
大は膨大である。

（発明が解決しようとする課題） このように、従来の巡回ループを有するディジタルフィ
ルタは、信号処理過程において必然的に生ずる誤差の影
響を無くすために、信号の実際のビット数より数倍の信
号を処理する回路規模に構築しなければならなった。

この発明は上記問題点を除去し、ディジタル信号処理プ
ロセスにおいて、演算語長が有限であることにより出力
に加わる誤差を、語長を増加させずに無視できるように
したディジルタフィルタ回路の提供を目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、出り信号を入力側に帰還する巡回ループを
有するディジタルフィルタ回路において、入力レベルに
応じて巡回ループ内の乗峰係数を切換え、入力レベルが
比較的小さいときは、前記乗粋係数をＯ或いはループの
利得をリミットサイクルが生じない範囲の小さな値にす
るようにしたことを特徴とする。

（作用） このような構成によれば、入力信号レベルがあるレベル
より小さいときは、乗算回路に設定する係数が零係数に
切替えられ、或いは巡回ループがオーブン状態に切替え
られる。このような回路状態は、ディジタルフィルタ回
路の巡回形回路としての働きを失うことであり、出力に
は零入力時のリミットサイクルが加わることはない。

（実施例） 以下、この発明を図示の実施例によって詳細に説明する
。

第１図はこの発明に係るディジタルフィルタ回路゛の一
実施例を示す回路図である。

第１図において、入力端子１には数列ｘ　（ｎ）として
表現、される離散信号が入来する。入力端子１からの信
号は、加詐回路２．″Ｍ延素子４及び乗算回路５にて成
る巡回ループの加算回路２に入力すると共に、レベル検
出回路６に入力する。

レベル検出回路６は、入力信号のレベルを例えば実効値
で検出し、規準レベルにより高いか低いかを示す２（ｉ
ｆｆ信＠Ｌを出力する。２値信号りは、乗算回路５に係
数データを選択供給するスイッチ７の切換制御信号とな
る。即ち、スイッチ７は、一方の入力端子ａに係数αが
導かれ、他方の入力端子すに別の係数α′が導かれてお
り、いずれか一方の係数を乗算回路５に供給Ｊる。

ここに、係数αは、本来のフィルタ特性を決定する係数
であり、α′は常に０か係数αの絶対値α１に比べ、よ
り０に近い値に設定する。従って、αが定期的に変更さ
れるシステムでは、α′はこれに応じて変更される場合
もある。

次に上記レベル検出回路６の具体的構成を説明する。

第２図はレベル検出回路６の一例を示す回路図である。

同図に示すように、レベル検出回路６は、入力信号ｘ　
（ｎ）を入力して絶対値化を行うディジタル整流回路１
１．この回路１１からの絶対値の平均値を出力するディ
ジタル平滑回路１２及び、この平滑回路１２の出力レベ
ルと規準レベルにとを比較するディジタル比較回路１３
から構成される。ディジタル整流回路１１は、入力信号
ｘ　（ｎ）の符号ビットを除く信号部を全て正の信号と
して出力する回路である。ディジタル平滑回路１２は、
例えばローパス特性により信号の平均値を出力する回路
である。ディジタル比較回路１３の出力は２値信号［−
となり、スイッチ７を制御する。

この発明によるディジタルフィルタの一実施例は以上の
ように構成され、次にその作用を説明する。

第１図、第２図の回路には、入力信号ｘ（ｎ）として零
レベルが過去に与えられており、いまｎ番目のサンプル
値以後、実効値で規準レベルに以上の振幅をもつ信号が
与えられたとする。また簡単のため、スイッチ７の係数
α′の値はＯとする。

更に、ディジタル整流回路１１．ディジタル平滑回路１
２は理想のものとし、リップル等を含まない信号をディ
ジタル比較回路１３に与えるものとする。

先ず、第ｎ番目の人力ｘ　（ｎ）から実効値に以上の入
力信号によりディジタル整流回路１１の出力が正の値と
して得られる。この信号は、ディジタル平滑回路１２で
平滑され、その出力がディジタル比較回路１３によりｐ
Ａｉレベルにと比較される。このときの２値信号りは、
例えば論理“１″となり、スイッチ７を入力端子ａ側に
接続する。すると、スイッチ７によって係数αが乗算回
路５に与えられ、これにより、第１図の回路は１次巡回
形ディジタルフィルタ回路として、係数αによって定め
られたフィルタ動作を行う。

入力端子１に与えられる信号が実効値で規準レベルに未
満になったとき、ディジタル比較回路１３は、論理“Ｏ
”の２値信号りを出力する。これによって、スイッチ７
は入力端子すに切換接続され、係数α′を乗算回路５に
供給する。このことは、係数α′は０であるので、巡回
ループを遮断したこと等価となり、１次巡回形ディジタ
ルフィルタはその働きを失うことになる。故に、本回路
は、入力信号零時の出力応谷を示さず、リミットサイク
ル現象を発生しない。

ところで、０式は、αが零に近づくことでリミットサイ
クル現象の最大振幅が減少することを示している。これ
は反対に、係数αが１に近づくときはリミットサイクル
の最大振幅も増大することを意味する。このため、α′
はＯに固定するより、係数αの大きさに応じて変更する
ことで、より自然な効果を得る場合もある。この場合、
α′は、１α１に比べよりＯに近い非零の値にする。

尚、レベル検出回路６は、ディジタル平滑回路１２によ
って入力信号を平滑しており、この為に、同回路１２は
アナログ平滑回路に対応する時定数を持つ。よって、入
力信号の実効値が規準レベルに以上に未満に変化した時
、ただちにスイッチ７が切換ねる訳でねない。このため
、雑音を生じてしまう。しかし、信号処理の結果を最終
的に人間の視覚や聴覚でとらえる機器の一部に本回路を
用いた場合、ディジタル平滑回路１２の時定数に起因す
る雑音は、視覚機器では残像効果、また聴覚機器ではマ
スキング効果により問題とならない。

また、本件回路の作用説明で、ディジタル整流回路１１
及び平滑回路１２は理想的なものとし、リップル成分を
考慮しなかったが、仮にリップル成分が±Δの幅で残存
していても、ディジタル比較回路１３に与えらた規準レ
ベルＫにヒステリシスを持たせることで、本件回路の基
本動作に影響はない。

入力信号が規準レベルに未満のとぎは、前述のように１
次巡回形ディジタルフィルタは、その働きを行わないが
、規準レベルＫを微小値に設定１れば、フィルタ動作域
となる信号のダイナミックレンジは相対的に広くできる
ので問題とはならない。

次に他の実施例を説明する。

第３図はこの発明の他の実施例を示づ。

本実施例は、乗算回路５への係数を切換える代わりに、
巡回ループ内にループを遮断するスイッチ７′を接続し
たものである。スイッチ７′は、巡回ループにおける加
算回路２の入力端子と乗算回路５との間に、第１入力端
子ａと出力端子間を接続し、第２入力端子すに、基準電
位を設定しである。スイッチ７′の切換制御信号は、第
１図の実施例と同様に、レベル検出回路６より出力する
２値信号しである。一方、乗算回路５にはフィルタ特性
を決定する係数αだけを与える。

このような構成によっても、第１図の実施例と等価な動
作が可能である。即ら、入力信号ｘ（ｎ）の実効値が規
準レベルにより大きいときは、２値信号［が論理“１”
となって、スイッチ７′の第１入力端子ａと出力端子間
を接続状態にする。これにより、巡回ループは係数αに
よるフィルタ動作を行う。

一方、入力信号の実効値が規準レベルに未満になって、
２値信号しが論理“０”に変化すると、スイッチ７′は
、出力端子と第２入力端子とが接続され、例えばオール
論理“Ｏ”の信号を加算回路２に供給する。これは、第
１図の実施例と同様に、巡回ループが遮断されたされた
ことと等価となり、巡回形回路としての働きを失う。

本実施例では、巡回ループを実際に開状態にすることで
リミットサイクルを防止するので、スイッチ７′は巡回
ループのいずれに接続しても良い。

例えばＰ点（加符回路２の出力が出力端子３及び遅延素
子に分岐する分岐点と加算回路２の出力端子との間）、
Ｑ点（前記分岐点より遅延素子の入力端子までの間）、
Ｒ点（遅延素子４と乗算回路５との問）が考えられる。

但し、Ｐ点にスイッチ７′を移動した場合、入力信号か
に未満の間、フィルタ動作はもとより出力信号に零が出
力されることになるが、レベル検出回路６に設定する規
準レベルＫを微小値とすることで、入出力間のダイナミ
ックレンジは十分確保される。

第４図に更に他の実施例を示す。

上述した各実施例は、出力信号が入力側に帰還されるル
ープだけを有する巡回形ディジタルフィルタについての
実施例であった。本実施例は、上記巡回ループと、出力
信号が入力側に帰還されて応答する、という特性を持た
ない回路部、いわゆる有限長インパルス応答の回路部と
が組み合わされたディジタルフィルタに適用したもので
ある。

第４図において、乗算回路８と、遅延素子１６及び乗算
回路９から成るｔ列回路とは、入力端子１からの信＠ｘ
　（ｎ）を、それぞれ加算回路１０に供給している。こ
のような回路は、加算回路１０の出力信号が入力端子１
側に帰還されないので、有限長インパルス応答システム
（以下ＦＩＲ回路という）である。一方、加締回路２．
遅延索子４１乗褌回路５は、第１図、第３図と同じ巡回
ループを構成している。

レベル検出回路６は、入力端子１からの信号ｘ（ｎ）を
直接入力し、レベル検出を行っている。

そして、レベル検出回路６の２値信号りは、各実施例と
同様、係数αとα′を選択するスイッチ７をυ制御し、
巡回ループ側の乗算回路５への係数を切換える。

ここで、ＦＩＲ回路における乗算回路８，９へのそれぞ
れの係数β１．β２は、切換えることはない。但し、レ
ベル検出回路６の検出点は、ＦＩＲ回路において、乗算
回路８と加算回路１０との間Ｓ、入力端子１と遅延素子
１６との間Ｔ、遅延素子１６と乗算回路９との間Ｕ２乗
算回路つと加算回路１０との間Ｖ及び加算回路１０と加
算回路２の間Ｗ′：６、°巡回形回路に入力する直前ま
での信号であればいず・れの信号によってレベル検出を
行っても良い。

第５図は複数次の巡回形ディジタルフィルタへ適用した
ものである。

第５図は第０（Ｏは整数を表わす）次の巡回形ディジタ
ルフィルタであり、遅延素子４１．４２〜４０の０個を
縦列接続し、これに対応する乗算回路５１．５２〜５０
を有している。各乗ｐ回路５１．５２〜５０からの出力
を加算する加算回路２′の出力は、出力端子３に導出す
ると共に、初段の遅延素子４１に入力する。また、各乗
算回路５１．５２〜５０には、第１図の実施例と同様に
、切換用のスイッチ７１．７２〜７ｏからの係数α１．
α２〜αＯ及びα１′、α２′・・・α０′が与えられ
るようになっている。各スイッチ７１゜７２〜７０は、
レベル検出回路６からの２値信号りにより一斉の切換制
御を受ける。

このような複数次の巡回ループを有するディジルタフィ
ルタにおいても、第１図と同様の効果を達成する。

尚、入力信号のレベルが規準レベル未満のときに選択さ
れる係数α１′、α２′・・・α０′は、全て同じＯ値
であっても、本来の係数α１．α２〜α０に合わせて選
択してもよい。

第６図の実施例は同じ０次の回路であるが、各遅延素子
４ｚ　、４２〜４０からの信号を、それぞれ所定の係数
と乗算を行う乗算回路１８１　、１８２〜１８ｏを経て
７ＪＵ＆算回路１７で一旦一つの信号にするところが第
５図と異なっている。加算回路１７の出力は、第１図の
実施例と同様に、スイッチ７によって係数が切換られる
乗算回路５を介して加算回路２′に供給される。

第５図及び第６図のような高次の巡回形ディジタルフィ
ルタでは、乗算回路１８１　、１８２〜１８０への乗算
係数群、α１．α２〜α０．α１α２′〜α０′の各群
の係数が、安定である条件でスイッチ７の切換を行えば
、フィルタ系の安定性をそのままにリミットサイクルを
防止することができる。

但し第５図、第６図では、巡回形ループ部のみ有する高
次フィルタを示したが、第４図のような、ＦＩＲ回路を
伴う回路に適用しても良い。また、遅延素子の多段接続
部は、遅延させてから係数を乗じているが、信＠Ｘ　（
ｎ）に係数を乗じてから順次遅延したもの（転置）、そ
の他種々の変形回路に適用することができる。

次に、全域通過フィルタにこの発明を適用した実施例を
説明する。

第７図において、入力端子１からの信号ｘ　（ｎ）は、
加算回路２０の出力と、遅延素子４と乗算回路５−１か
らなる帰還路を介して加算される。この加算回路２０の
出力は、乗算回路５−２を介して加算回路１９に入力し
、遅延素子４からの出力と加算されている。

全域通過フィルタでは、上記乗算回路５−１゜５−２に
同じ係数を与える必要がある。このため、スイッチ７は
、２つの乗算回路５−１．５−２の両方に共通の係数を
与える。これによって、入力信号が規準レベルに未満の
場合に、リミットサイクル現象を生じない安定なフィル
タ動作を実現する。

第８図は第１１図の回路にこの発明を適用した実施例を
示す。

第８図において、入力信号ｘ　（ｎ）は乗舞回路５日で
係数−αと乗算され一方入力として加算回路２２に入る
。一方、加算回路２１１ｍ段遅延素子群４．４・・・、
及び乗算回路５＾から成る巡回回路部も入力信号ｘ　（
ｎ）を処理する。この巡回回路部からの出力は乗算回路
５ｃで係数１−α′と乗算され他方入力として前記加算
回路２２に入る。そして出力信号Ｖ（ｎ＞は、加算回路
２２より導出Ｊる。

各乗算回路５Ａ、５［１，５Ｃに与える係数は、レベル
検出回路６からの２値信号りにより切換制御されるスイ
ッチ７によって選択する。即ち、入力信号が規準レベル
に以上のときにαを選択し、に未満のとぎにα′を選択
する。反転回路３２は負号（−）を付す回路である。３
１は演算回路であり、これにより１−α　及び１−α′
２の係数を演算づる。

スイッチ７をα′に切換えた場合、第１図、第３図、第
５図、第６図の回路はフィルタとして動作しない。本回
路の場合、伝達関数は、■式でαがα′に置き換えられ
るだけで、伝達特性に変わりは無い。即ち、■式を満足
したままリミットサイクルをなくすことができる。

尚、この場合のα′は、αに比べ１に近い値とＪるのが
良い。何故なら、乗算回路５Ｃに与える係数は、１−α
″である。そのため、遅延素子４の出力信号にリミット
サイクルの発娠現象が生じても東口回路５Ｃの出力がＯ
となら無ければ出力端子３の信号に発振環条が生じるこ
とはない。

こうして、巡回形ディジタルフィルタのあらゆる構成の
ものについて、この発明は適用可能である。

尚、レベル検出回路６は、入力信号の実効値を検出する
のではなく、入力信号の絶対値の平均値に対して動作す
る回路を用いても良い。

また、第１図、第３図、第４図、第７図の実施例におい
て、遅延素子４を、第１０図のように、ｍ個多段に接続
しても良い。

更に、スイッチ７は、２つの係数データを選択する２値
のスイッチであったが、２つの係数データの間を補間し
た値を係数とする構成としてもこの発明を実現できる。

補間は直線補間、対数的直線補間等種々の方法が適用で
きる。これにより、入力信号の実効値が規準レベルに以
上から未満に変化する過渡域での変化を滑らかにするこ
とができる。

また、補間は、入力信号の実効値が規準レベルＫに比較
して、Ｋ以上からに未満へ変化する場合（入力信号の実
効値の減少）と、Ｋ未満からに以上へ変化する場合（入
力信号の実効値の増加）とで、係数がその変化の最終値
α（或いはα′）に到達する時開を変化させても良い。

この場合、入力信号の立上り、立下りにより巡回ループ
の動作域と非動作域の変化にヒステリシスを与えること
になり、より人間の感覚に適応したフィルタリング作用
を実現する。

また、この発明は勿論、電子計算機上、又はディジタル
信号処理プロセッサ上にソフトウェアで実現したり、又
は電子計算機とディジタル信号処理ブＯセッサとを組合
わせて実現しても良い。

以上各々の実施例について、ディジタル回路として説明
下が、全部或いは一部の回路をアナログ回路に置換えて
も本件を実現することができることは明白である。

［発明の効果］ 以上説明したようにこの発明によれば０巡回形ループを
有するディジタルフィルタにおいて、演算語長を増加さ
せずに、リミットサイクル現象を防止する効果がある。

【図面の簡単な説明】

第１図はこの発明に係る巡回形ディジタルフィルタの一
実施例を示す回路図、第２図はこの発明に用いたレベル
検出回路の一例を示１回路図、第３図から第８図はそれ
ぞれこの発明の他の実施例を示す回路図、第９図はリミ
ットサイクル現象を説明するために一船釣巡回形ディジ
タルフィルタを示す説明図、第１０図は第９図の変形例
を示１回路図、第１１図はこの発明を適用可能な残響付
加装置を示す回路図である。 １・・・入力端子、２．２’　、　２０．２１．２２・
・・加綽回路、３・・・出力端子、４．４１．４２〜４
゜４１’、４２’〜４０′・・・遅延素子、５．５−１
゜５−２．５＾、５ａ・・・乗算回路、６・・・レベル
検出回路、７．７１．７２〜７０・・・スイッチ、α、
α′・・・係数。 第１図 纂２図 第６図 第７図 第８図 第９図

Claims (4)

【特許請求の範囲】
1. （１）出力信号を入力側に帰還する巡回ループを有する
   ディジタルフィルタ回路において、入力レベル検出回路
   と、この入力レベル検出回路の出力に応じて切換制御さ
   れ巡回ループ内の乗算係数を零値又は本来の係数に比べ
   より零に近い値の係数に切替える係数切換スイッチとを
   有することを特徴とするディジタルフィルタ回路。
2. （２）出力信号を入力側に帰還する巡回ループを有する
   ディジタルフィルタ回路において、入力レベル検出回路
   と、この入力レベル検出回路の出力に応じて切換制御さ
   れ巡回ループを遮断する遮断スイッチとを有することを
   特徴とする請求項１に記載のディジタルフィルタ回路。
3. （３）前記係数切換スイッチが、巡回ループ内の乗算係
   数を、本来の係数に比べより零に近い値の係数に連続的
   に切換える構成であることを特徴とする請求項１に記載
   のディジタルフィルタ回路。
4. （４）入力信号を遅延する遅延素子及びこの遅延素子か
   らの巡回信号を前記入力信号に加算する加算回路を有す
   るディジタルシグナルプロセッサ或いは電子計算機にて
   構成したディジタルフィルタ回路において、入力信号の
   レベルを判別するステップと、このレベル判別結果に従
   つて前記巡回ループ内の乗算係数を所定値に切換えるス
   テップ又は遮断するステップを設けたことを特徴とする
   ディジタルシグナルプロセッサ或いは電子計算機にて構
   成したディジタルフィルタ回路。