JPS60180319A - デイジタル信号処理装置 - Google Patents
デイジタル信号処理装置Info
- Publication number
- JPS60180319A JPS60180319A JP3638584A JP3638584A JPS60180319A JP S60180319 A JPS60180319 A JP S60180319A JP 3638584 A JP3638584 A JP 3638584A JP 3638584 A JP3638584 A JP 3638584A JP S60180319 A JPS60180319 A JP S60180319A
- Authority
- JP
- Japan
- Prior art keywords
- change
- digital signal
- setting
- coefficient
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01H—MEASUREMENT OF MECHANICAL VIBRATIONS OR ULTRASONIC, SONIC OR INFRASONIC WAVES
- G01H3/00—Measuring characteristics of vibrations by using a detector in a fluid
- G01H3/04—Frequency
- G01H3/08—Analysing frequencies present in complex vibrations, e.g. comparing harmonics present
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばディジタル化されたオーディオ信号を
、所望の特性で処理する際に使用されるディジタル信号
処理装置に関する。
、所望の特性で処理する際に使用されるディジタル信号
処理装置に関する。
背景技術とその問題点
例えばオーディオ信号をディジタル化し、このディジタ
ル信号を演算処理して各種フィルタ等の特性を得ること
ができる。第１図はそのための基本的な構成例を示し、
図において入力端子（１１からのディジタル・オーディ
オ信号が乗算係数にの乗算器（２）、加算器＋３１．
＋４１を通じて出力端子（５）に出力される。この加算
器＋３１． ＋４１の間の信号が、それぞれ遅延量ｚ−
１の遅延回路（６１）、（６２） ・・・ （６ｎ）の
縦続回路に供給される。これらの遅延回路（６１）〜（
６Ｔｌ）の出力がそれぞれ乗算係数ａ１＋ａ２ ・・・
ａユの乗算器（７１）。
ル信号を演算処理して各種フィルタ等の特性を得ること
ができる。第１図はそのための基本的な構成例を示し、
図において入力端子（１１からのディジタル・オーディ
オ信号が乗算係数にの乗算器（２）、加算器＋３１．
＋４１を通じて出力端子（５）に出力される。この加算
器＋３１． ＋４１の間の信号が、それぞれ遅延量ｚ−
１の遅延回路（６１）、（６２） ・・・ （６ｎ）の
縦続回路に供給される。これらの遅延回路（６１）〜（
６Ｔｌ）の出力がそれぞれ乗算係数ａ１＋ａ２ ・・・
ａユの乗算器（７１）。
（７２）・・・ （７ｎ）を通じて前方の加算器（４）
に供給される。また遅延回路（６１）、（６２）・・・
（６ｎ）の出力がそれぞれ乗算係数ｂｉ。
に供給される。また遅延回路（６１）、（６２）・・・
（６ｎ）の出力がそれぞれ乗算係数ｂｉ。
ｂ？ ・・・ｂＴｌの乗算器（８ｔ ） 、（８２）
・・・ （８ｎ）を通じて後方の加算器（３）に供給さ
れる。
・・・ （８ｎ）を通じて後方の加算器（３）に供給さ
れる。
この回路において、入力端子（１１から出力端子（５）
までの伝達関数は、 で表される。従って上述のに、ａｘ〜ａｙｅ、ｂ１〜ｂ
ｎの各係数を変更することにより、任意の周波数特性の
ローパスフィルタ、バイパスフィルタ、バンドパスフィ
ルタ等のフィルタを得ることができる。
までの伝達関数は、 で表される。従って上述のに、ａｘ〜ａｙｅ、ｂ１〜ｂ
ｎの各係数を変更することにより、任意の周波数特性の
ローパスフィルタ、バイパスフィルタ、バンドパスフィ
ルタ等のフィルタを得ることができる。
そこで上述の回路を複数段（例えば８段）縦続に接続し
、それぞれの回路の特性を第２図に示すように、それぞ
れ任意の周波数帯域ｆ１〜ｆ８で変化し他はフラットな
特性とすると共に、この変化点の増幅または減衰のレベ
ルをそれぞれ独立に調整できるようにすることで、いわ
ゆるグラフィックイコライザを構成することができる。
、それぞれの回路の特性を第２図に示すように、それぞ
れ任意の周波数帯域ｆ１〜ｆ８で変化し他はフラットな
特性とすると共に、この変化点の増幅または減衰のレベ
ルをそれぞれ独立に調整できるようにすることで、いわ
ゆるグラフィックイコライザを構成することができる。
これによれば、全ての処理をディジタルで行っているの
で、実用化されているＰＣＭオーディオ信号等の処理を
行う場合に、従来のアナログ処理によって生じる音質劣
化等のおそれがなく、良好かつ正確な処理を容易に行う
ことができる。
で、実用化されているＰＣＭオーディオ信号等の処理を
行う場合に、従来のアナログ処理によって生じる音質劣
化等のおそれがなく、良好かつ正確な処理を容易に行う
ことができる。
ところが、例えば」二連のグラフィックイコライザを構
成した場合に、変化点の増幅または減衰の調整を急激に
変更すると、クリックノイズが発生ずるおそれがある。
成した場合に、変化点の増幅または減衰の調整を急激に
変更すると、クリックノイズが発生ずるおそれがある。
すなわら例えば第１図の回路において、Ｋ＋ａｉ〜ａＴ
ｌ、ｂ１〜ｂｎの値が急に変更されると、回路内に遅延
回路（６１）〜（６ｏ）を有するために、変更前のデー
タが変更後の係数で乗算されることになる。この場合に
、特に乗算器（８１）〜（８ｎ）を介するフィードハッ
ク側では、安定した状態で正しい処理が行われるように
されているために、過渡的には全く誤ったデータが形成
され、これによるノイズが発生されてしまう。
ｌ、ｂ１〜ｂｎの値が急に変更されると、回路内に遅延
回路（６１）〜（６ｏ）を有するために、変更前のデー
タが変更後の係数で乗算されることになる。この場合に
、特に乗算器（８１）〜（８ｎ）を介するフィードハッ
ク側では、安定した状態で正しい処理が行われるように
されているために、過渡的には全く誤ったデータが形成
され、これによるノイズが発生されてしまう。
発明の目的
本発明はこのような点にかんがみ、調整変更時のクリッ
クノイズの発生を防止しようとするものである。
クノイズの発生を防止しようとするものである。
発明の概要
本発明は、所望の特性を設定する設定手段を有し、この
設定手段からの設定値により係数テーブルを検索して」
二記所望の特性に対応した係数を取り出し、この係数に
て入力ディジクル信号を演算処理しζ」二記所望の特性
を得るようにしたディジタル信号処理装置において、上
記設定手段の変更時に、この変更前の上記設定値と変更
後の上記設定値とを比較し、上記変更前の設定値に上記
係数テーブルに設りられた特性の変更ステップの１また
は任意の小数ステップに相当する設定量ずつ加算または
減算し、この加減算された設定値にて」二記係数テーブ
ルを検索して上記人力ディジクル信号の演算処理を行う
と共に、上記加減算を、上記加減算された設定値が上記
変更後の設定値に等しくなるまで繰り返すようにしたこ
とを特徴とするディジタル信号処理装置であって、これ
によれば調整変更時のクリックノイズの発生が防止され
る。
設定手段からの設定値により係数テーブルを検索して」
二記所望の特性に対応した係数を取り出し、この係数に
て入力ディジクル信号を演算処理しζ」二記所望の特性
を得るようにしたディジタル信号処理装置において、上
記設定手段の変更時に、この変更前の上記設定値と変更
後の上記設定値とを比較し、上記変更前の設定値に上記
係数テーブルに設りられた特性の変更ステップの１また
は任意の小数ステップに相当する設定量ずつ加算または
減算し、この加減算された設定値にて」二記係数テーブ
ルを検索して上記人力ディジクル信号の演算処理を行う
と共に、上記加減算を、上記加減算された設定値が上記
変更後の設定値に等しくなるまで繰り返すようにしたこ
とを特徴とするディジタル信号処理装置であって、これ
によれば調整変更時のクリックノイズの発生が防止され
る。
実施例
ところで上述の回路を形成する場合に、現実には乗算器
、加算器、係数用のレジスタ等を内蔵するディジタル信
号処理ユニット（ＤＳＰ）を用いる。
、加算器、係数用のレジスタ等を内蔵するディジタル信
号処理ユニット（ＤＳＰ）を用いる。
すなわら第３図におい′Ｃ１入力端子（１１からのデー
タがＤＳ’ＰＱのに供給され、このＤＳＰαＯ）から出
力端子（５）に出力される。このＤ Ｓ Ｐ ＱＯ）に
データの記憶遅延用のランダムアクセスメモリ （ＲＡ
Ｍ）（１１）が接続され、またこのＲＡＭ（１１）を制
御するメモリ制御ユニッ） （ＭＣＵ） （１２）が設
けられる。このＭＣＵ（１２）には、Ｄ Ｓ Ｐ （＋
０１からの状態を示す信号と、ホストＣＰＵ（１３）か
らの制御信号が供給され、これらの信号に従ってＲＡＭ
（１１）のアドレス′が制御される。さらに例えばイコ
ライザ特性の調整手段となるボリューム（ｌｌｓ ）
。
タがＤＳ’ＰＱのに供給され、このＤＳＰαＯ）から出
力端子（５）に出力される。このＤ Ｓ Ｐ ＱＯ）に
データの記憶遅延用のランダムアクセスメモリ （ＲＡ
Ｍ）（１１）が接続され、またこのＲＡＭ（１１）を制
御するメモリ制御ユニッ） （ＭＣＵ） （１２）が設
けられる。このＭＣＵ（１２）には、Ｄ Ｓ Ｐ （＋
０１からの状態を示す信号と、ホストＣＰＵ（１３）か
らの制御信号が供給され、これらの信号に従ってＲＡＭ
（１１）のアドレス′が制御される。さらに例えばイコ
ライザ特性の調整手段となるボリューム（ｌｌｓ ）
。
・（１４２） ・・・ （１４ｅ ）からの調整位置を
示ず信号がＣＰＵ（１３）に供給される。そしてこれら
のボリューム（１４ｔ）〜（１４ｅ）からの信号に応じ
ζ、その特性に必要な係数が係数テーブルとなるリード
オンリーメモリ （ＲＯＭ） （１５）を検索し−（取
り出され、この係数及び制御信号がＤ Ｓ Ｐ （１０
１及びＭＣＵ（１２）に供給される。
示ず信号がＣＰＵ（１３）に供給される。そしてこれら
のボリューム（１４ｔ）〜（１４ｅ）からの信号に応じ
ζ、その特性に必要な係数が係数テーブルとなるリード
オンリーメモリ （ＲＯＭ） （１５）を検索し−（取
り出され、この係数及び制御信号がＤ Ｓ Ｐ （１０
１及びＭＣＵ（１２）に供給される。
これに建って例えは上述のグラフィックイコライザの動
作が行われる。
作が行われる。
そし゛にの装置におい°ζ、ＣＰＵ（１３）での制御プ
ログラムに、以下のようなプログラムが設けられる。第
４図はフローチャートを示し、図においてボリューム（
１４＋ ）〜（１４ｅ）が変更されると、メインルーチ
ンからジャンプして以上のザブルーチンがスタートされ
る。
ログラムに、以下のようなプログラムが設けられる。第
４図はフローチャートを示し、図においてボリューム（
１４＋ ）〜（１４ｅ）が変更されると、メインルーチ
ンからジャンプして以上のザブルーチンがスタートされ
る。
まずステップ（１）にて変更されたボリュームの値が読
込まれる。
込まれる。
次にステップ〔２〕にて読込まれた変更後の値■Ｔが目
標値としてセットされる。
標値としてセットされる。
次にステップ〔３〕に−ご変更前のボリュームの値Ｖｏ
が取り出され、この値ＶｏとＶ丁との大小が判断される
。
が取り出され、この値ＶｏとＶ丁との大小が判断される
。
そしζＶｏ＞Ｖ７のときは、ステップ〔４）にて、あら
かじめ定められた値■ｓと、 ｖｏ −Ｖｓ−”Ｖ。
かじめ定められた値■ｓと、 ｖｏ −Ｖｓ−”Ｖ。
が演算される。
またＶｏ＜Ｖ７のときは、ステップ〔５〕にて、■ｏ＋
■８→Ｖ。
■８→Ｖ。
が演算される。
なおここでＶｓの値は、係数テーブルに設定された係数
を１ステツプ（例えば処理後の信号を１ｄＢ調整するの
に相当）変更する値とする。
を１ステツプ（例えば処理後の信号を１ｄＢ調整するの
に相当）変更する値とする。
さらにステップ〔６〕にてＶｏＯ値を用いて係数テーブ
ルが検索される。
ルが検索される。
次にステップ〔７〕にて取り出された係数がＤ Ｓ Ｐ
（＋０１にセントされる。
（＋０１にセントされる。
さらにステップ〔８〕にて■ｏ−■Ｔが判断される。
そしてＶｏ≠Ｖ丁のときは、ステップ〔３〕に戻される
。
。
またＶｏ”’Ｖ７のときはメインルーチンへリターンさ
れる。
れる。
こうして特性の変更が行われるわけであるが、上述によ
れば、変更が１ステツプずつ徐々に行われ、１ステツプ
の前後の値は近似し°ζいるので、これによっ°Ｃノイ
スの発生ずるおそれは少なく、発生しても極くわずかで
目立つことはない。
れば、変更が１ステツプずつ徐々に行われ、１ステツプ
の前後の値は近似し°ζいるので、これによっ°Ｃノイ
スの発生ずるおそれは少なく、発生しても極くわずかで
目立つことはない。
なお上述の装置でＶｓは、ノイズが発生しない程度の任
意の少数ステップを変更する値でもよい。
意の少数ステップを変更する値でもよい。
また」−述のザブルーチンの１回の処理時間が短か過ぎ
る場合には、ステップ〔８〕から〔３〕戻る際に任意の
遅延ステップを設けζもよい。
る場合には、ステップ〔８〕から〔３〕戻る際に任意の
遅延ステップを設けζもよい。
さらに」１述の装置は、周波数特性の変更に限らず、遅
延特性の変更の際等にも用いることができる。
延特性の変更の際等にも用いることができる。
発明の効果
本発明によれば、調整変更時のクリックノイズの発生を
防止することができるようになった。
防止することができるようになった。
第１図、第２図は背景技術の説明のための図、第３図は
本発明の一例の構成図、第４図はその説明のための図で
ある。 （１）は入力端子、（５）は出力端子、００）はディジ
タル信号処理ユニット、（１３）はホストＣＰＵ、（１
４）は設定用ボリューム、（１５）は係数テーブル用リ
ードオンリーメモリである。 第１Ｎ
本発明の一例の構成図、第４図はその説明のための図で
ある。 （１）は入力端子、（５）は出力端子、００）はディジ
タル信号処理ユニット、（１３）はホストＣＰＵ、（１
４）は設定用ボリューム、（１５）は係数テーブル用リ
ードオンリーメモリである。 第１Ｎ
Claims (1)
- 所望の特性を設定する設定手段を有し、この設定手段か
らの設定値により係数テーブルを検索して上記所望の特
性に対応した係数を取り出し、この係数にて入力ディジ
タル信号を演算処理して上記所望の特性を得るようにし
たディジタル信号処理装置において、上記設定手段の変
更時に、この変更前の上記設定値と変更後の上記設定値
とを比較し、上記変更前の設定値に上記係数テーブルに
設けられた特性の変更ステップの１または任意の小数ス
テップに相当する設定量ずつ加算または減算し、この加
減算された設定値にて上記係数テーブルを検索して上記
入力ディジタル信号の演算処理を行うと共に、上記加減
算を、上記加減算された設定値が上記変更後の設定値に
等しくなるまで繰り返すようにしたことを特徴とするデ
ィジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3638584A JPS60180319A (ja) | 1984-02-28 | 1984-02-28 | デイジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3638584A JPS60180319A (ja) | 1984-02-28 | 1984-02-28 | デイジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180319A true JPS60180319A (ja) | 1985-09-14 |
Family
ID=12468377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3638584A Pending JPS60180319A (ja) | 1984-02-28 | 1984-02-28 | デイジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63266914A (ja) * | 1987-04-23 | 1988-11-04 | Alpine Electron Inc | オ−デイオ信号処理装置 |
| JPS6448511A (en) * | 1987-08-18 | 1989-02-23 | Matsushita Electric Ind Co Ltd | Signal processor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572114A (en) * | 1980-06-05 | 1982-01-07 | Casio Comput Co Ltd | Digital filter device |
-
1984
- 1984-02-28 JP JP3638584A patent/JPS60180319A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572114A (en) * | 1980-06-05 | 1982-01-07 | Casio Comput Co Ltd | Digital filter device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63266914A (ja) * | 1987-04-23 | 1988-11-04 | Alpine Electron Inc | オ−デイオ信号処理装置 |
| JPS6448511A (en) * | 1987-08-18 | 1989-02-23 | Matsushita Electric Ind Co Ltd | Signal processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60199212A (ja) | デイジタル信号処理装置 | |
| US4521867A (en) | IIR digital filter having low coefficient sensitivity | |
| JP2957183B2 (ja) | 巡回型ディジタルフィルタ | |
| JPS60180319A (ja) | デイジタル信号処理装置 | |
| US8090013B2 (en) | Method and system of providing a high speed Tomlinson-Harashima Precoder | |
| US4764967A (en) | Tone control system for sampled data signals | |
| JP2517702B2 (ja) | イコライザ装置 | |
| JPS5763985A (en) | Processing circuit of chroma signal | |
| JP2953851B2 (ja) | 残響付加装置 | |
| JP3037002B2 (ja) | 信号処理装置 | |
| AU601489B2 (en) | A sampled data tone control system | |
| JPS60198911A (ja) | デイジタルフイルタ装置 | |
| US7603400B2 (en) | Method and system for filter loop with saturation | |
| JP2522239B2 (ja) | ディジタル信号処理装置 | |
| JP3041858B2 (ja) | ディジタルハイパスフィルタ | |
| JP2008099182A (ja) | デジタルフィルタ装置 | |
| JPH0714136B2 (ja) | ディジタルイコライザ装置 | |
| JPH04192910A (ja) | デジタル信号処理装置 | |
| JP3055560B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JPH02228117A (ja) | ディジタルフィルタ回路 | |
| JP3055559B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JP3047933B2 (ja) | ディジタルクロスフェーダ装置 | |
| JP3053637B2 (ja) | ディジタルフィルタの演算方法 | |
| Beaumont-Smith et al. | A VLSI chip implementation of an A/D converter error table compensator | |
| JP3055561B2 (ja) | デジタルフィルタのフィルタ係数変更方法 |