JPH04192910A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデジタル信号処理装置、特にＩＩＲデジタルフ
ィルタを実現するものに関する。

［従来の技術］ 従来アナログ信号をデジタル的な手法によって処理する
システムとしてデジタル信号処理装置（ＤＳＰ：デジタ
ル−シグナル・プロセシング）が知られている。

デジタル信号処理装置はアナログ信号処理に比べ高精度
処理が可能で、パラメータの設定により任意の特性が安
定して得られると共に、調整が不要になるなどの特徴を
有する。このため、デジタル信号処理装置の応用範囲は
音声信号処理や通信信号処理など広い範囲に及んできて
いる。

特に、オーディオ分野においてはＣＤプレーヤや、ＤＡ
Ｔプレーヤのようにオーディオ信号のデジタル処理化が
進展するにともない、デジタル信号処理装置の利用が進
んでいる。

例えば、オーディオ分野で使用されるデジタルフィルタ
として動作するデジタル信号処理装置は第２図に示す構
成を取っている。

すなわち、従来のデジタル信号処理装置は、データバス
１１に接続されたインタフェース回路１２、データＲＡ
Ｍ１３、乗算器１４、演算回路ＡＬＵ１５、アキュムレ
ータ（ＡＣＣ）１６と、データＲＡＭ１３の出力とデー
タＲＯＭ１７の出力が接続された乗算器１４とを有し、
乗算器１４の乗算結果出力が演算回路（ＡＬＵ）１５の
一方の入力に印加されている。

また、これらの各回路は、プログラムＲＯＭ１８から順
次読み出される命令に応じてデコーダ１９によりデコー
ドされるマイクロコード信号によって制御される。

デジタルフィルタをデジタル信号処理装置で実現する場
合には、フィルタ内の節点の計算順序を決定して、制御
用プログラムを作成し、この制御用プログラムをプログ
ラムＲＯＭ１８に格納する。

また、このプログラムの実行において必要な計算式をデ
ータＲＯＭ１７内に格納する。そして、そのプログラム
を実行することにより、乗加算演算を行い、その演算結
果をデータＲＡＭ１３に順次記憶する。

ここで、この種のデジタルフィルタにおいては、Ｙ−Ａ
−Ｘｉ　＋Ｂ−Ｘｉ−１　十Ｃ−Ｘ１−２・・・・・・
　・　・　・　（１） という形の乗加算演算を繰り返し行う。ここで、所定の
定数である（１）式に示すＡ、　　Ｂ、　　Ｃ，、。

をデジタルフィルタのフィルタ係数という。従来のデジ
タル信号処理装置では、これらのフィルタ係数を外部の
計算機によって予め計算し、計算結果をメモリ格納して
いる。そこで、動作時においては、格納されているフィ
ルタ係数を読み出して使用していた。

ところが、オーディオ信号処理におけるグラフィックイ
コライザ等のように、フィルタ係数を可変的に扱うシス
テムを実現する場合は、フィルタ係数の数が膨大なもの
となる。従って、デジタル信号処理装置内にフィルタ係
数を格納するメモリを設けることはできず、外部に大規
模なメモリを内蔵するコントローラを設け、デジタルフ
ィルタの動作時にこのコントローラからフィルタ係数の
供給を受けていた。

すなわち、デジタルフィルタの動作時には、プログラム
ＲＯＭ１８に格納されたプログラムによって、外部から
入力されるデジタルデータと、インタフェース回路１２
を介して入力されるコントローラ２１のメモリ２２に記
憶されたフィルタ係数を乗算し、その乗算結果を用いて
所定の乗算あるいは加算を行っていた。

［発明が解決しようとする課題］ このように、従来の装置においては、動作の際にフィル
タ係数を外部から得なければならない。

このため、高速動作の実現のためには、そのためのイン
ターフェース回路や専用のバスを必要とするなど、種々
の面で大きな制約となっていた。

また、コントローラ内において、大きなメモリを必要と
するという問題点もあった。

本発明は上記のような問題点を解消することを課題とし
てなされたものであり、フィルタ係数の算出の一部をデ
ジタル信号処理装置自身で行わせることにより、フィル
タ係数を記憶するメモリの容量を軽減化し、デジタル信
号処理装置内に内蔵することを目的としている。

［課題を解決するための手段］ 本発明に係るデジタル信号処理装置は、ＩＩＲフィルタ
係数導出に必要な三角関数・指数関数等の四則演算以外
の数値計算結果を予め記憶するメモリと、このメモリか
ら必要な数値を読出し、四則演算によりＩＩＲフィルタ
のフィルタ係数を算出する演算手段と、を有することを
特徴とする。

［作用］ フィルタ係数導出に必要な三角関数、指数関数等の高精
度の数値計算は、外部の計算機で予め行い、その数値計
算結果をデジタル信号処理装置のメモリに予め記憶され
ている。このため、デジタルフィルタとしての動作時に
は、内部のメモリから得られるデータから残りのフィル
タ係数算出のための計算を行いフィルタ係数を導出し、
これを利用してデジタルフィルタとしての演算を行う。

このように、フィルタ係数そのものではなく、係数導出
のために必要なその基礎となる定数を記憶する。このた
め、その記憶容量が小さくなり、デジタル信号処理回路
内に内蔵することが可能となる。

また、フィルタ導出のための残りの演算は、デジタル信
号処理装置によって高速に行える四則演算、すなわち加
算演算と簡単な除算のみであり、高速のフィルタ動作を
維持することができる。また、インターフェース回路等
を簡略化できる。

［実施例コ 以下１本発明の一実施例を図面に基づいて説明する。第
１図は本発明のＩＩＲフィルタ係数導出方式を具体化す
る固定小数点演算を行なうデジタル信号処理装置のブロ
ック図である。

本実施例のデジタル信号処理装置の構成は、第２図に示
す従来のデジタル信号処理装置と基本的には同様である
。しかし、フィルタ係数を外部のコントローラのメモリ
に記憶するのではなく、内部のメモリに記憶されている
データに基づいて行う。このために、フィルタ係数を導
出する際に必要な三角関数、指数関数等四則演算以外の
演算によって得られる基礎データ記憶部２０をデータＲ
ＯＭ１７内に有している。

ここで、２次のＪＩＲフィルタのフィルタ係数（Ａ、Ｂ
、Ｃ，Ｄ、Ｅ）を求める計算式を示す。

（１）処理データの利得を示すｇａｉｎは、ｇ　ａ　ｉ
　ｎ　＝　２０　・ｌ　ｏ　ｇＹ（ｔ）／Ｘ（ｔ）で示
されるが、このｇａｉｎの値により、フィルタ係数は次
の通り求められる。

（ａ）ｇａｉｎ≧０の場合。

Ａ禦Ａ’　／Ｆ・・・ここでＡｏは Ａ’−４＋２・Ω・Ｑ−ｇ＋Ω２ Ｂ−Ｂ’　／Ｆ・・・ここでＢｏは Ｂｏ　−（Ω２−４）・２ Ｃ夕Ｃ’　／Ｆ串・・ここでＣｏは Ｃ’　−４−２・Ω・Ｑ−ｇ十Ω２ Ｄ−Ｄ’　／Ｆ−Φ・ここでＤ゛は Ｄ’　　−−Ｂ Ｅ−Ｅ’　／Ｆψ・拳ここでＥ゛は Ｅ’　−−（４−２・Ω・Ｑ−ｇ＋Ω２）なお、Ｆ−４
＋２・Ω・Ｑ＋Ω２である。

（ｂ）ｇａ　ｉ　ｎ＜Ｑの場合。

Ａ−Ａ’　／Ｆ・・・ここでＡｏは Ａ’−４＋２φΩφＱ十Ω２ Ｂ−Ｂ’　／Ｆ−愉・ここでＢｏは Ｂｏ　＝　（Ω２−４）・２ Ｃ−Ｃ’　／Ｆ・・・ここでＣｏは Ｃ’　　−４−２・Ω・Ｑ＋Ω２ Ｄ−Ｄ’　／Ｆ・拳・ここでＤ゛は Ｄ’　　−−Ｂ Ｅ−Ｅ’／Ｆ＠・・ここでＥ′は Ｅ′鱈−（４−２・Ω・Ｑ十Ω２） なお、Ｆ−４＋２・Ω・Ｑ−ｇ＋Ω２である。

（１１）上記のΩ、ＱＳｇはそれぞれ以下の値であって
、それらは事前に別の計算機により計算の上、データＲ
ＯＭ１７の基礎データ記憶部２ｏにデータとして記憶さ
れている。

Ω＝２・ｔａｎ　Ｃｙｒｆｄ／ｆｓ） ここで、ｆｄ−センタ周波数　　　（ｈｚ）ｆｓ−サン
プリング周波数（ｈｚ） Ｑ−１／Ｑ ここで、ｑｗ＝フィルタのｑｕａ　ｌ　ｉ　ｔｙｇ　−
１０ｇａｉｎ／２０ （ＩＩ＋　）上記（１１）で示したΩ、Ｑ、ｇは別の計
算機により計算の上データＲＯＭ１７内の基礎データ記
憶部２０に記憶されている。このため、上記（Ｉ）で示
されたフィルタ係数の計算式から明らかなように、フィ
ルタ係数Ａ、Ｂ、Ｃ，Ｄ、Ｅは乗加算演算と簡単な除算
で求まる。

従って、第１図に示す乗算器１４、演算回路（ＡＬＵ）
１５によりフィルタ係数が計算される。

このように本実施例によれば、フィルタ係数はデジタル
信号処理装置自身で計算して求めることが出来るので、
従来のデジタル信号処理装置のように、予め計算された
フィルタ係数を外部の計算機等のメモリに格納しておく
方式に比べ、メモリ容量を大幅に削減することができる
。

すなわち、フィルタ係数を記憶するアドレス数での比較
を示すと、以下の通りである。

まず、アドレス数を求める場合、 ■　ｆｄ−センタ周波数 ■　ｆｓ−サンプリング周波数 ■　ｑ”フィルタのｑｕａｌｉｔｙ ■　ｇ　ａ　ｉ　ｎ　＝　２０　・１　ｏ　ｇＹ（ｔ）
／Ｘ（ｔ）について、それぞれいくつかのポイントを選
択してフィルタ係数を求めることになる。

このため、従来の方式によれば、フィルタ係数の記憶数
は、 アドレス数−■×■×■×■×フィルタ係数数となる。

ところが、本実施例式では、 アドレス数−■×■十■＋■ でよいことになる。

これを具体的な数値例を上げて説明すると、次のように
なる。

例えば、上記各要素のポイント数を次のように設定する
。

■センタ周波数　　　−５ポイント ■サンプリング周波数−３ポイント ■フィルタのｑｕａｌｉｔｙ−５ポイント■ｇａｉｎ　
　　　　　＝１２ポイントこの場合、従来の方式によれ
ば、フィルタ係数数はＡ、　　Ｂ、　　Ｃ，Ｄ、　　Ｈ
の５種類であるので、アドレス数−■×■×■×■×フ
ィルタ係数数−５Ｘ３Ｘ５Ｘｌ　　２Ｘ５ 一４５００アドレス となるが、本実施例では、 アドレス数−■×■十■＋■ 一５Ｘ３＋５＋１２ 一３２アドレス となる。

〔発明の効果］ 以上説明したように２本発明のＩＩＲフィルタ係数導出
方式によれば、フィルタ係数導出に必要な三角関数、指
数関数等の計算結果をメモリに記憶する。このため、フ
ィルタ係数そのものを記憶する場合に比べ、記憶容量を
小さくすることかでき、デジタル信号処理装置にメモリ
を内蔵することができる。そこで、インターフェース回
路等を簡略化することができる。

また、フィルタ係数算出のだめの残りの演算は簡単な四
則演算たけであるため、デジタル信号処理装置において
高速に行うことかできる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデジタル信号処理装置
のブロック図。 第２図は、デジタルフィルタを形成する従来のデジタル
信号処理装置のブロック図である。 １１　・・・　データバス １２　・・・　インタフェース回路 １３　・・・　データＲＡＭ １４　・・・　乗算器 １５　・・・　演算回路（Ａ　Ｌ　Ｕ）１６　・・・　
アキュムレータ（ＡＣＣ）１７　・・・　データＲＯＭ １８　・・・　プログラムＲＯＭ １９　・・・　デコーダ ２０　・・・　基礎データ記憶部 ２１　・・・　コントローラ ２２　・・・　メモリ

Claims (1)

1. 【特許請求の範囲】 　インパルス応答が無限に続くことが可能なＩＩＲデジ
   タルフィルタを実現するデジタル信号処理装置であって
   、 ＩＩＲフィルタ係数導出に必要な三角関数・指数関数等
   の四則演算以外の数値計算結果を予め記憶するメモリと
   、 このメモリから必要な数値を読出し、四則演算によりＩ
   ＩＲフィルタのフィルタ係数を算出する演算手段と、 を有することを特徴とするデジタル信号処理装置。