JP3055560B2 - デジタルフィルタのフィルタ係数変更方法 - Google Patents
デジタルフィルタのフィルタ係数変更方法Info
- Publication number
- JP3055560B2 JP3055560B2 JP1070364A JP7036489A JP3055560B2 JP 3055560 B2 JP3055560 B2 JP 3055560B2 JP 1070364 A JP1070364 A JP 1070364A JP 7036489 A JP7036489 A JP 7036489A JP 3055560 B2 JP3055560 B2 JP 3055560B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital
- coefficient
- processing
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルフィルタのフィルタ係数を変更す
る方法に関する。
る方法に関する。
積和演算を高速に実行することの可能なデジタル信号
処理プロセッサ（以下DSPと称す）の出現のおかげで、
ソフトウェア処理で実現したデジタルフィルタ等による
デジタル信号処理が現実のものとなり、通信機器、オー
ディオ機器等の分野で広く普及する様になってきた。
処理プロセッサ（以下DSPと称す）の出現のおかげで、
ソフトウェア処理で実現したデジタルフィルタ等による
デジタル信号処理が現実のものとなり、通信機器、オー
ディオ機器等の分野で広く普及する様になってきた。
本発明は、このデジタルフィルタの特性を変更するた
めにフィルタ係数を変更する方法について言及する。
めにフィルタ係数を変更する方法について言及する。
例えばオーディオ機器のパラメトリックイコライザの
様にフィルタのカットオフ周波数、ゲイン、尖鋭度Ｑを
パラメータとして与えることのできるデジタルフィルタ
を具備するものがある。この様なフィルタにパラメータ
を与えて特性を変更する際には、以下に詳述する様に三
角関数の演算を含む比較的長い演算時間を要する演算が
必要である。
様にフィルタのカットオフ周波数、ゲイン、尖鋭度Ｑを
パラメータとして与えることのできるデジタルフィルタ
を具備するものがある。この様なフィルタにパラメータ
を与えて特性を変更する際には、以下に詳述する様に三
角関数の演算を含む比較的長い演算時間を要する演算が
必要である。
第４図には、デジタルフィルタの一例として二次のフ
ィルタ10が示されている。このフィルタの伝達関数は で与えられる。そして、このフィルタは差分方程式 ｙ［ｎ］＝a0x［ｎ］＋a1x［ｎ−１］＋a2x［ｎ−２］ ＋b1y［ｎ−１］＋b2y［ｎ−２］ （２） で表わされる演算を実行することにより実現される。た
だし、ｘ［ｉ］（ｉ＝１…ｎ）は各サンプリング周期毎
の入力信号の値であり、ｙ［ｉ］（ｉ＝１…ｎ）は出力
信号の値である。係数a0,a1,a2,b1,b2はフィルタの特性
を定める定数であり、これらを変更することによって、
フィルタの特性が変更される。
ィルタ10が示されている。このフィルタの伝達関数は で与えられる。そして、このフィルタは差分方程式 ｙ［ｎ］＝a0x［ｎ］＋a1x［ｎ−１］＋a2x［ｎ−２］ ＋b1y［ｎ−１］＋b2y［ｎ−２］ （２） で表わされる演算を実行することにより実現される。た
だし、ｘ［ｉ］（ｉ＝１…ｎ）は各サンプリング周期毎
の入力信号の値であり、ｙ［ｉ］（ｉ＝１…ｎ）は出力
信号の値である。係数a0,a1,a2,b1,b2はフィルタの特性
を定める定数であり、これらを変更することによって、
フィルタの特性が変更される。
パラメトリックイコライザに具備されるフィルタの簡
単な例として、フィルタのカットオフ周波数のみを変更
することのできるフィルタについて以下に考察する。こ
の場合、前述のa0,a1,a2,b1,b2は a0＝1/（１＋1/ω０） （３） a1＝a0 b1＝（−１＋1/ω０）／（１＋1/ω０） （４） a2＝b2＝０ （５） ω０＝tan（π・fd/fs） （６） なる演算により算出される。ただし、fdはフィルタのカ
ットオフ周波数であり、fsはデジタルフィルタの演算周
期の逆数である。この（６）式の様に、フィルタのカッ
トオフ周波数をパラメータとして特性変更が可能なフィ
ルタにおけるフィルタ係数算出処理には、著しく長い演
算時間を要する三角関数の演算が含まれる。
単な例として、フィルタのカットオフ周波数のみを変更
することのできるフィルタについて以下に考察する。こ
の場合、前述のa0,a1,a2,b1,b2は a0＝1/（１＋1/ω０） （３） a1＝a0 b1＝（−１＋1/ω０）／（１＋1/ω０） （４） a2＝b2＝０ （５） ω０＝tan（π・fd/fs） （６） なる演算により算出される。ただし、fdはフィルタのカ
ットオフ周波数であり、fsはデジタルフィルタの演算周
期の逆数である。この（６）式の様に、フィルタのカッ
トオフ周波数をパラメータとして特性変更が可能なフィ
ルタにおけるフィルタ係数算出処理には、著しく長い演
算時間を要する三角関数の演算が含まれる。
（３）〜（６）式の演算を行なう手段としては、DSP
を制御するために通常備わっているマイクロコンピュー
タの様な制御装置において実行する場合と、DSP自身に
よる場合とが考えられる。
を制御するために通常備わっているマイクロコンピュー
タの様な制御装置において実行する場合と、DSP自身に
よる場合とが考えられる。
前者では、フィルタ演算に直接関与しない装置の側で
行なうので構成としては比較的容易である。しかし、通
常備わっているマイクロコンピュータ内で実現するため
には通常のDSP制御用マイクロコンピュータの処理程度
においては不必要な浮動小数点の演算パッケージを付加
しなければならないので必要なメモリ容量が増大するば
かりか、演算時間が秒のオーダでかかる様になるので応
答が遅くなり実用に耐えない。また、算出された複数個
のフィルタ係数を制御用マイクロコンピュータからDSP
へ転送する際に、係数１個を転送するのに演算周期の10
倍程度の時間を要するので、フィルタ係数の転送の途中
で予期し得ない係数の組み合わせでフィルタ演算が実行
されてポップノイズの発生又は発振の恐れを生じる。
行なうので構成としては比較的容易である。しかし、通
常備わっているマイクロコンピュータ内で実現するため
には通常のDSP制御用マイクロコンピュータの処理程度
においては不必要な浮動小数点の演算パッケージを付加
しなければならないので必要なメモリ容量が増大するば
かりか、演算時間が秒のオーダでかかる様になるので応
答が遅くなり実用に耐えない。また、算出された複数個
のフィルタ係数を制御用マイクロコンピュータからDSP
へ転送する際に、係数１個を転送するのに演算周期の10
倍程度の時間を要するので、フィルタ係数の転送の途中
で予期し得ない係数の組み合わせでフィルタ演算が実行
されてポップノイズの発生又は発振の恐れを生じる。
後者では、そもそもDSP内部にハードウェアとして浮
動小数点形式の数値の演算機能が備わっているので、演
算速度の点での問題はない。また、フィルタ演算の１周
期内ですべてのフィルタ係数を置き換えることが可能な
ので、前述したポップノイズの発生又は発振の恐れもな
い。
動小数点形式の数値の演算機能が備わっているので、演
算速度の点での問題はない。また、フィルタ演算の１周
期内ですべてのフィルタ係数を置き換えることが可能な
ので、前述したポップノイズの発生又は発振の恐れもな
い。
第５図は上述の様なフィルタ係数の演算をDSP内で行
なった場合のタイミングチャートである。図中、Ａは入
力データｘ［ｉ］を入力し、（２）式で表わされる様な
フィルタ演算を実行し、結果を出力する処理の実行を表
わし、Ｂは例えば（３）〜（６）で表わされる様な係数
算出処理の実行を表わしている。また、Ｔは演算の１周
期を表わしており、通常、オーディオ信号処理において
20マイクロ秒程度以下すなわちステップ数にして200ス
テップ程度以下であることが要求される。
なった場合のタイミングチャートである。図中、Ａは入
力データｘ［ｉ］を入力し、（２）式で表わされる様な
フィルタ演算を実行し、結果を出力する処理の実行を表
わし、Ｂは例えば（３）〜（６）で表わされる様な係数
算出処理の実行を表わしている。また、Ｔは演算の１周
期を表わしており、通常、オーディオ信号処理において
20マイクロ秒程度以下すなわちステップ数にして200ス
テップ程度以下であることが要求される。
第５図の様な方式では、１周期Ｔ内にフィルタ演算処
理Ａとフィルタ係数演算処理Ｂを納めなければならない
ので、フィルタ係数演算処理Ｂを実行しない周期におい
て空部分Ｃを生じ、非効率的である。
理Ａとフィルタ係数演算処理Ｂを納めなければならない
ので、フィルタ係数演算処理Ｂを実行しない周期におい
て空部分Ｃを生じ、非効率的である。
また、Ｂ部の長さだけＡ部を短かくせざるを得ないの
で、周期Ｔの時間の制限内で実現することのできるフィ
ルタ演算の量が減少し、別のDSPへ処理を分割しなけれ
ばならないという問題も生じてくる。
で、周期Ｔの時間の制限内で実現することのできるフィ
ルタ演算の量が減少し、別のDSPへ処理を分割しなけれ
ばならないという問題も生じてくる。
したがって本発明の目的は、フィルタ係数算出処理を
DSP側で行なうことによってフィルタ係数の変更を行な
う場合において、DSPを効率的に利用することの可能な
変更方法を提供することにある。
DSP側で行なうことによってフィルタ係数の変更を行な
う場合において、DSPを効率的に利用することの可能な
変更方法を提供することにある。
第１図は本発明に係るデジタルフィルタのフィルタ係
数変更方式を説明するためのタイミングチャートであ
る。本図において、本発明の方式は、連続する演算周期
Ｔのそれぞれにおいて入力信号に対してフィルタ演算を
施し演算結果を出力信号として出力する処理Ａを実行す
るデジタルフィルタのフィルタ係数を変更する方法であ
って、 フィルタ係数の変更の際には、前回の演算周期におけ
る演算結果を今回の演算周期の演算結果として出力する
処理Ａ′及びフィルタ係数を算出する演算処理Ｂを１回
の演算周期Ｔ内で実行することを特徴とするものであ
る。
数変更方式を説明するためのタイミングチャートであ
る。本図において、本発明の方式は、連続する演算周期
Ｔのそれぞれにおいて入力信号に対してフィルタ演算を
施し演算結果を出力信号として出力する処理Ａを実行す
るデジタルフィルタのフィルタ係数を変更する方法であ
って、 フィルタ係数の変更の際には、前回の演算周期におけ
る演算結果を今回の演算周期の演算結果として出力する
処理Ａ′及びフィルタ係数を算出する演算処理Ｂを１回
の演算周期Ｔ内で実行することを特徴とするものであ
る。
１周期程度の時間では信号にさほど変化がないので、
通常のフィルタ演算処理Ａの替わりに前周期の演算結果
を出力する処理Ａ′としても出力信号の歪は問題となら
ない。このＡ′とフィルタ係数算出処理Ｂとを組み合わ
せることにより、フィルタ演算処理Ａを周期Ｔの長さま
で実行することが可能となってDSPを効率的に使用する
ことができる様になる。
通常のフィルタ演算処理Ａの替わりに前周期の演算結果
を出力する処理Ａ′としても出力信号の歪は問題となら
ない。このＡ′とフィルタ係数算出処理Ｂとを組み合わ
せることにより、フィルタ演算処理Ａを周期Ｔの長さま
で実行することが可能となってDSPを効率的に使用する
ことができる様になる。
第２図は本発明をデジタル信号処理による音質調整機
能を有するFM/AMラジオに適用した例を表わす図であ
る。
能を有するFM/AMラジオに適用した例を表わす図であ
る。
図において、アンテナで受信された電波をFM/AMチュ
ーナにおいて同調、検波、増幅して得られたオーディオ
信号はアナログ−デジタル（A/D）変換器702においてデ
ジタル信号に変換され、DSP610において各種のデジタル
信号処理が施され、デジタル−アナログ（D/A）変換器7
04においてアナログ信号に戻され、アンプ706で電力増
幅されて、スピーカ708を鳴らす。マイクロコンピュー
タ710はバス接続されたCPU,ROM,RAM、入出力インターフ
ェースによる周知の構成のものであり、キーマトリクス
712の情報を入力してそれに応じた音質、音量の制御を
行なうための定数をDSP610に送出する。DSP610内はソフ
トウェア処理で実現された各種のフィルタ、アッテネー
タを内蔵し、マイクロコンピュータ710から送られてき
た各種の定数に基いて入力されたデジタル信号に対して
音質、音量を調節する演算処理を行なう。
ーナにおいて同調、検波、増幅して得られたオーディオ
信号はアナログ−デジタル（A/D）変換器702においてデ
ジタル信号に変換され、DSP610において各種のデジタル
信号処理が施され、デジタル−アナログ（D/A）変換器7
04においてアナログ信号に戻され、アンプ706で電力増
幅されて、スピーカ708を鳴らす。マイクロコンピュー
タ710はバス接続されたCPU,ROM,RAM、入出力インターフ
ェースによる周知の構成のものであり、キーマトリクス
712の情報を入力してそれに応じた音質、音量の制御を
行なうための定数をDSP610に送出する。DSP610内はソフ
トウェア処理で実現された各種のフィルタ、アッテネー
タを内蔵し、マイクロコンピュータ710から送られてき
た各種の定数に基いて入力されたデジタル信号に対して
音質、音量を調節する演算処理を行なう。
DSP610の箱内にはその１つとして二次のデジタルフィ
ルタが図示されている。この構成も周知であり、入力信
号を１サンプリング周期の時間だけ遅延して一次遅延信
号を出力する遅延器606、その出力をさらに遅延して二
次遅延信号を出力する遅延器608、出力信号を遅延して
一次フィードバック信号として出力する遅延器400、さ
らに遅延して二次フィードバック信号として出力する遅
延器402、入力信号に対して所定の係数a0を乗算して出
力する乗算器600、一次遅延信号に対して所定の係数a1
を乗算して出力する乗算器602、二次遅延信号に対して
所定の係数a2を乗算して出力する乗算器604、一次フィ
ードバック信号に対して所定の係数b1を乗算して出力す
る乗算器404、二次フィードバック信号に対して所定の
係数b2を乗算して出力する乗算器406、及び乗算器404,4
06,600,602,604の出力をすべて加算して出力信号とする
加算器420で構成されている。
ルタが図示されている。この構成も周知であり、入力信
号を１サンプリング周期の時間だけ遅延して一次遅延信
号を出力する遅延器606、その出力をさらに遅延して二
次遅延信号を出力する遅延器608、出力信号を遅延して
一次フィードバック信号として出力する遅延器400、さ
らに遅延して二次フィードバック信号として出力する遅
延器402、入力信号に対して所定の係数a0を乗算して出
力する乗算器600、一次遅延信号に対して所定の係数a1
を乗算して出力する乗算器602、二次遅延信号に対して
所定の係数a2を乗算して出力する乗算器604、一次フィ
ードバック信号に対して所定の係数b1を乗算して出力す
る乗算器404、二次フィードバック信号に対して所定の
係数b2を乗算して出力する乗算器406、及び乗算器404,4
06,600,602,604の出力をすべて加算して出力信号とする
加算器420で構成されている。
第２図には、代表として１個のデジタルフィルタが図
示されているが、実際には図示された様なデジタルフィ
ルタが複数個並列又は縦続接続されており、複数の周波
数領域についてそのカットオフ周波数、ゲイン、尖鋭度
Ｑをパラメータとする音質調整が可能な構成となってい
る。
示されているが、実際には図示された様なデジタルフィ
ルタが複数個並列又は縦続接続されており、複数の周波
数領域についてそのカットオフ周波数、ゲイン、尖鋭度
Ｑをパラメータとする音質調整が可能な構成となってい
る。
第３図は第２図に示された１個のデジタルフィルタに
ついてDSP610内におけるフィルタ演算処理及びパラメー
タ変更処理の流れを表わすフローチャートである。ま
ず、KEY712の操作に応じてマイクロコンピュータ710か
ら前述のパラメータが送られてきて変更要求がかけられ
たか否かを判定し（ステップａ）、そうでなければ通常
のフィルタ演算処理としてA/D変換器702から値を入力し
（ステップｂ）、（２）式に表わされる様なフィルタ演
算を実行し（ステップｃ）、その結果算出されたｙ
［ｎ］の値を出力する（ステップｄ）。パラメータの変
更の要求があれば、その値より一例として式（３）〜
（６）で表わされる様な演算を行なってフィルタ係数
a0,a1,a2,b1,b2を算出し（ステップｅ）、前回のフィル
タ演算の結果ｙ［ｎ−１］を出力する（ステップｆ）。
以上の処理が所定の演算周期毎に実行される。
ついてDSP610内におけるフィルタ演算処理及びパラメー
タ変更処理の流れを表わすフローチャートである。ま
ず、KEY712の操作に応じてマイクロコンピュータ710か
ら前述のパラメータが送られてきて変更要求がかけられ
たか否かを判定し（ステップａ）、そうでなければ通常
のフィルタ演算処理としてA/D変換器702から値を入力し
（ステップｂ）、（２）式に表わされる様なフィルタ演
算を実行し（ステップｃ）、その結果算出されたｙ
［ｎ］の値を出力する（ステップｄ）。パラメータの変
更の要求があれば、その値より一例として式（３）〜
（６）で表わされる様な演算を行なってフィルタ係数
a0,a1,a2,b1,b2を算出し（ステップｅ）、前回のフィル
タ演算の結果ｙ［ｎ−１］を出力する（ステップｆ）。
以上の処理が所定の演算周期毎に実行される。
以上述べてきたように本発明によれば、係数変更処理
を加えるためにフィルタ演算処理を短かくする必要のな
い、すなわちDSPの利用効率を最大限に高めることの可
能なフィルタ係数変更方法が提供される。
を加えるためにフィルタ演算処理を短かくする必要のな
い、すなわちDSPの利用効率を最大限に高めることの可
能なフィルタ係数変更方法が提供される。
第１図は本発明の方法を説明するためのタイミングチャ
ート、 第２図は本発明が適用された一実施例を表わす図、 第３図は本発明に係るフィルタ演算処理及びフィルタ係
数変更処理のフローチャート、 第４図は従来の方式を説明するための図、 第５図は従来の方式を表わすタイミングチャート。 図において、 404,406,600,602,604……乗算器、 400,402,606,608……遅延器、 420……加算器。
ート、 第２図は本発明が適用された一実施例を表わす図、 第３図は本発明に係るフィルタ演算処理及びフィルタ係
数変更処理のフローチャート、 第４図は従来の方式を説明するための図、 第５図は従来の方式を表わすタイミングチャート。 図において、 404,406,600,602,604……乗算器、 400,402,606,608……遅延器、 420……加算器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 正継 兵庫県神戸市兵庫区御所通１丁目２番28 号 富士通テン株式会社内 (56)参考文献 特開 昭64−69115（ＪＰ，Ａ) 特開 昭64−8558（ＪＰ，Ａ) 特開 昭63−272217（ＪＰ，Ａ) 特開 昭59−186414（ＪＰ，Ａ) 特開 昭61−193201（ＪＰ，Ａ) 特開 昭63−238710（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/00 - 17/08
Claims (1)
- 【請求項１】連続する演算周期（Ｔ）のそれぞれにおい
て入力信号に対してフィルタ演算を施し演算結果を出力
信号として出力する処理（Ａ）を実行するデジタルフィ
ルタのフィルタ係数を変更する方法であって、 フィルタ係数の変更が行なわれる今回の演算周期におい
ては、フィルタ演算に代えて今回の演算周期の前の演算
周期における演算結果を今回の演算周期の演算結果とし
て出力する処理（Ａ′）及びフィルタ係数を算出する演
算処理（Ｂ）を今回の演算周期（Ｔ）内で実行すること
を特徴とするデジタルフィルタのフィルタ係数変更方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070364A JP3055560B2 (ja) | 1989-03-24 | 1989-03-24 | デジタルフィルタのフィルタ係数変更方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070364A JP3055560B2 (ja) | 1989-03-24 | 1989-03-24 | デジタルフィルタのフィルタ係数変更方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250418A JPH02250418A (ja) | 1990-10-08 |
| JP3055560B2 true JP3055560B2 (ja) | 2000-06-26 |
Family
ID=13429307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070364A Expired - Lifetime JP3055560B2 (ja) | 1989-03-24 | 1989-03-24 | デジタルフィルタのフィルタ係数変更方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055560B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10355635B2 (en) | 2015-08-05 | 2019-07-16 | panasonic intellectual property | Motor control device |
-
1989
- 1989-03-24 JP JP1070364A patent/JP3055560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02250418A (ja) | 1990-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| US20060177074A1 (en) | Early reflection reproduction apparatus and method of sound field effect reproduction | |
| JP3055560B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| US6678382B2 (en) | Digital attenuator | |
| JP3055562B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JP3055563B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JP3055559B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JP3055564B2 (ja) | デジタルフィルタのフィルタ係数設定方法 | |
| JPH0477180A (ja) | ゴースト除去回路 | |
| JP3109389B2 (ja) | 適応フィルタシステム | |
| JP3055561B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JPH0761190B2 (ja) | ハウリング防止機能を備えた音響装置 | |
| JPH10336785A (ja) | オーディオ信号処理装置、その信号処理法及びその処理方法によるプログラムを記録した記録済媒体 | |
| JP2979712B2 (ja) | フィルタ装置 | |
| EP0286166B1 (en) | Arrangement for converting a first electric signal into a second electric signal | |
| JP2705060B2 (ja) | デイジタル信号処理装置 | |
| JP3200940B2 (ja) | 楽音制御装置 | |
| JP2877189B2 (ja) | ロールオフフィルタ | |
| EP1126607A2 (en) | Improved digital filtering method | |
| JP3222611B2 (ja) | 演算器 | |
| JP3335828B2 (ja) | ホーンスピーカシステム | |
| JP3602658B2 (ja) | スピーカの歪み除去装置を有する装置 | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JPH0683378A (ja) | 残響付加装置 | |
| JPH05152897A (ja) | デジタルフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |