JPH0683378A

JPH0683378A - 残響付加装置

Info

Publication number: JPH0683378A
Application number: JP4257188A
Authority: JP
Inventors: Masaaki Ishihara; 政明石原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】信号遅延手段の段数や規模を大きくすること
なく、残響時間を長く保ちかつ出力信号の周波数帯域を
拡大し得る残響付加装置を提供する。【構成】入力信号を遅延することによって残響効果を
得る残響効果発生回路１の後段に、その出力信号に含ま
れるノイズ成分を低減するためにフィルタ２を配した構
成の残響付加装置において、入力信号を周波数特性補償
回路５を通してフィルタ２で減衰する周波数帯域の信号
を増強した後、演算回路６においてフィルタ２と周波数
特性補償回路５の各出力信号を演算して出力信号を導出
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号に対して残響
効果を付加する残響付加装置に関し、特にマイクロホン
で収音した音声信号に残響効果を持たせるシステムに用
いて好適な残響付加装置に関する。

【０００２】

【従来の技術】この種の残響付加装置では、図１３に示
すように、入力信号を遅延することによって残響効果を
得る残響効果発生回路１を構成要素の基本としており、
一般的に、残響効果発生回路１の出力信号には望ましく
ないノイズが重畳される。たとえば、残響効果発生回路
１の信号遅延手段として、ＢＢＤ(Bucket Brigade Devi
ce) 等を用いた所謂アナログ方式の場合はクロックノイ
ズ等が重畳され、Ａ／Ｄ変換器、メモリ回路およびＤ／
Ａ変換器を用いた所謂ディジタル方式の場合は量子化ノ
イズやクロックノイズが重畳される。この出力信号に重
畳されるノイズを低減するために、残響効果発生回路１
の後段にフィルタ（多くの場合、ローパスフィルタ）２
を配し、このフィルタ２によって帯域を制限している。

【０００３】図１４及び図１５に、残響効果発生回路１
における信号遅延手段として、ＢＢＤ等を用いたアナロ
グ方式の従来例を示す。図１４に示す従来例は、クロッ
ク発生回路１１によってＢＢＤ１２を駆動しつつ入力信
号を遅延し、この遅延させた信号を入力に帰還して演算
回路１３によって入力信号と演算する巡回型の回路構成
となっている。図１５に示す従来例は、各々縦続接続さ
れたｎ個のＢＢＤ１２₁〜１２_nをクロック発生回路１
１によって駆動しつつ入力信号を順に遅延し、演算回路
１４においてｎ個のＢＢＤ１２₁〜１２_nの出力信号の
各々に適当な係数を乗じつつ加減算するトランスバーサ
ル型の回路構成となっている。

【０００４】また、図１６〜図１８に、残響効果発生回
路１における信号遅延手段として、Ａ／Ｄ変換器、メモ
リ回路およびＤ／Ａ変換器を用いたディジタル方式の従
来例を示す。図１６に示す従来例は、クロック発生回路
２１によってＡ／Ｄ変換器２２、メモリ回路２３および
Ｄ／Ａ変換器２４を駆動しつつ入力信号を遅延し、この
遅延させた信号を入力に帰還して演算回路２５によって
入力信号と演算する巡回型の回路構成となっている。図
１７に示す従来例は、各々縦続接続されたｎ個のメモリ
回路２３₁〜２３_nを用いて入力信号を順に遅延し、演
算回路２６においてｎ個のメモリ回路２３₁〜２３_nの
出力信号の各々に適当な係数を乗じつつ加減算し、しか
る後Ｄ／Ａ変換器２４でアナログ化するトランスバーサ
ル型の回路構成となっている。一方、図１８に示す従来
例は、ｎ個のメモリ回路２３₁〜２３_nの出力信号をｎ
個のＤ／Ａ変換器２４₁〜２４_nでアナログ化した後、
演算回路２６によって適当な係数を乗じつつ加減算する
回路構成となっている。

【０００５】

【発明が解決しようとする課題】ところで、上記各従来
例において、ノイズ低減のために設けたフィルタ２の通
過帯域を狭くする程、出力信号のノイズ振幅を低減でき
るが、それと同時に、入力端子３から入力されかつ残響
効果が付加されて出力端子４から導出される信号自体の
周波数帯域も狭くなるという問題が生ずる。この対策と
して、アナログ方式の場合（図１４，図１５）には、ク
ロック周波数を高く設定し、ＢＢＤ等の遅延手段の段数
を増やす方法が採られる。一方、ディジタル方式の場合
（図１６〜図１８）は、サンプリング周波数を高くする
か、あるいはＡ／Ｄ変換器およびＤ／Ａ変換器の分解能
を増加させる方法が採られる。特に、オーバーサンプリ
ング型Ａ／Ｄ変換器を用いる場合は、サンプリング周波
数を高く設定することにより、Ａ／Ｄ変換器としての分
解能を増加させ、帯域内のノイズを低減する方法が採ら
れる。

【０００６】しかし、アナログ方式にせよ、ディジタル
方式にせよ、これらの方法で遅延時間を長く設定するに
は、遅延手段の段数や規模を大きくする必要が生じる。
たとえば、必要な信号周波数帯域をｆ_B、必要な遅延時
間をＴ、サンプリング周波数をｆ_S、遅延手段１段当り
の遅延時間をτとすると、サンプリング定理から、

【数１】ｆ_S＞２・ｆ_B とする必要がある。また、遅延手段１段当りの遅延時間
τとサンプリング周波数ｆ_Sとの間には、

【数２】τ＝１／ｆ_S の関係がある。

【０００７】したがって、結果的に必要となる遅延手段
の段数ｎは、

【数３】ｎ＝Ｔ／τ＝Ｔ・ｆ_S＞２Ｔ・ｆ_B となる。たとえば、ｆ_B＝２０〔ＫＨｚ〕，Ｔ＝１００
〔ｍｓｅｃ〕とすると、

【数４】ｎ＞４０００となる。Ａ／Ｄ変換器およびＤ／Ａ変換器の分解能を１
６ｂｉｔとすると、必要となるメモリの容量Ｎは、

【数５】Ｎ＞４０００・１６＝６４０００〔ｂｉｔ〕となる。オーバーサンプリング型Ａ／Ｄ変換器を使用す
る場合でも、ほぼ同程度の大容量のメモリが必要とな
る。

【０００８】このため、従来方式の残響付加装置におい
て、信号周波数帯域、ＳＮ比および残響時間を満足させ
るためには、システムのコストが増大するという問題が
あった。また、図１４もしくは図１６に示す如き巡回型
の回路構成において、遅延時間Ｔを短くし、演算回路５
へのフィードバックのゲインを大きく設定すれば、残響
時間を長くとることは可能であるが、実際上は、遅延時
間Ｔを短くし過ぎると、下記の如き問題が生じる。すな
わち、音質がフラッターエコーのようになり、聴きづらい。フィードバックゲインの僅かな変動により発振する
等、動作が不安定なる。したがって、サンプリング周波
数ｆ_Sをあまり高くとることはできない。このとき、フ
ィルタ２の帯域をサンプリング周波数ｆ_Sの１／２以下
とする必要があり、出力信号の帯域が狭くなり、聴感
上、満足のいくものではない。

【０００９】本発明は、上述した点に鑑みてなされたも
のであり、信号遅延手段の段数や規模を大きくすること
なく、残響時間を長く保ちかつ出力信号の周波数帯域を
拡大し得る残響付加装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明による残響付加装
置は、入力信号を遅延することによって残響効果を得る
残響効果発生手段と、この残響効果発生手段の出力信号
の周波数帯域を制限する帯域制限手段と、入力信号と帯
域制限手段の出力信号とを演算して出力信号として導出
する第１の演算手段とを備えている。さらに、帯域制限
手段により減衰する周波数帯域の信号を増強する周波数
特性を有する周波数特性補償手段を備え、入力信号をこ
の周波数特性補償手段を通した後演算手段に供給して帯
域制限手段の出力信号と演算する。

【００１１】

【作用】信号遅延手段によって残響効果を得る残響効果
発生手段の後段に、その出力信号に含まれるノイズ成分
を低減するために帯域制限手段を配した構成の残響付加
装置において、入力信号を周波数特性補償手段を通すこ
とにより、帯域制限手段で減衰する周波数帯域の信号を
増強した後、帯域制限手段と周波数特性補償手段の各出
力信号を演算して出力信号を導出する。これにより、信
号遅延手段の段数や規模を大きくしなくても、出力信号
の周波数帯域を拡大し、残響時間を長く保つことができ
る。

【００１２】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明による残響付加装置の基本
形を示すブロック図である。図１において、入力端子３
に印加された入力信号（例えば、音声信号）は、残響効
果発生回路１および周波数特性補償回路７に入力され
る。残響効果発生回路１の後段にはフィルタ２が設けら
れており、このフィルタ２は残響効果発生回路１の出力
信号に含まれるノイズもしくは不要な周波数成分を減衰
させる。このフィルタ２の出力信号と周波数特性補償回
路５の出力信号は、演算回路６により加算もしくは減算
される。減算回路６の出力信号は出力端子４を介して導
出される。

【００１３】かかる構成において、残響効果発生回路１
は、電子式手段により入力信号に対し遅延した信号群を
発生し、それらの信号群を加算することによって残響効
果を得るものである。信号を遅延する代表的な実現手段
として、アナログ値を標本化して伝達し、遅延効果を得
るＢＢＤ、ＣＣＤ(Charge Coupled Device) 等や、Ａ／
Ｄ変換器で標本化、量子化したディジタル信号をメモリ
回路を用いて遅延し、Ｄ／Ａ変換器でアナログ信号に戻
す方式がある。また、入力信号に対して遅延した信号群
を発生する手段としては、遅延させた信号を似有力に帰
還する巡回型、遅延手段に複数の中間タップを設け、中
間タップの出力信号を適当な係数を乗じた後加減算する
トランスバーサル型、およびそれらを組み合わせた方式
が一般的に用いられる。

【００１４】フィルタ２は、残響効果発生回路１の出力
信号に含まれる不要な周波数成分を除去あるいは減衰さ
せる。一般的に、残響効果発生回路１には、ＢＢＤ、Ｃ
ＣＤもしくはＡ／Ｄ変換器、メモリ回路、Ｄ／Ａ変換器
を用いるため、その出力信号にはクロック周波数および
その高調波の信号や量子化ノイズが含まれる。したがっ
て、残響効果発生回路１の出力信号に含まれるクロック
成分や量子化ノイズの振幅を低減させるには、フィルタ
２によって帯域制限を行うのが有効である。特に、残響
効果発生回路１の内部に、オーバーサンプリング型Ａ／
Ｄ変換器を用いる場合には、量子化ノイズのスペクトル
が高域で増加する特性となるため、フィルタ２で高域成
分を減衰させることは、出力端子４のノイズ電圧を低減
させるのに非常に有効な手段となる。しかし、このと
き、入力信号自体に含まれる周波数成分もフィルタ２に
より同時に減衰することになる。

【００１５】そこで、周波数特性補償回路５には、フィ
ルタ２により減衰した周波数帯域の信号を増強させるよ
うな周波数特性を持たせる。たとえば、フィルタ２の周
波数特性を、図２（ａ）に示す如きローパスフィルタ特
性とする場合には、周波数特性補償回路５の周波数特性
を、図２（ｂ）に示す如き高域増強特性とする。ここ
で、周波数特性補償回路５の周波数特性をハイパスフィ
ルタ特性でなく、リードラグ特性としたのは、入力信号
自体をフラットな周波数特性で加算することにより、反
射音や残響音でない直接音を加え、聴感上の不自然さを
なくすためである。

【００１６】演算回路６は、フィルタ２と周波数特性補
償回路５の各出力信号を適当な比率で加算もしくは減算
する。ここで、フィルタ２の出力信号の周波数特性が例
えば図２（ａ）に示す如き特性であり、周波数特性補償
回路５の出力信号の周波数特性が例えば図２（ｂ）に示
す如き特性である場合、演算回路６の出力信号、即ち出
力端子４の出力信号の周波数特性は、図２（ｃ）に示す
ように、フィルタ２の出力信号と比較すれば、はるかに
平坦にすることができる。このように、出力信号の周波
数特性をより平坦に近づけることにより、聴感上自然な
残響音を得ることができる。

【００１７】フィルタ２をローパスフィルタとする場
合、カットオフ周波数を５００Ｈｚ程度まで低くして
も、周波数特性補償回路５の周波数特性と演算回路６の
加算比率を適当に設定することにより、聴感上、きわめ
て自然な残響音を得ることができる。このとき、必要な
信号周波数帯域ｆ_Bがｆ_B＝５００〔Ｈｚ〕となるの
で、遅延手段の段数ｎは、数式３より、ｎ＞１００とな
る。さらに、Ａ／Ｄ変換器およびＤ／Ａ変換器の分解能
を１６ｂｉｔとすれば、メモリ容量Ｎは、Ｎ＞１６００
〔ｂｉｔ〕となり、従来方式の場合（Ｎ＞６４０００
〔ｂｉｔ〕）と比較し、大幅に信号遅延手段の規模を縮
小することができる。また、遅延手段の段数を同じにし
ても、サンプリング周波数を低く設定することができ
る。

【００１８】上述したように、フィルタ２で減衰した帯
域の信号成分を周波数特性補償回路５によって補償する
ようにしたので、出力信号の周波数帯域を拡大できる。
また、フィルタ２の通過帯域を狭くしても、出力信号の
周波数帯域は狭くならないため、同じ遅延段数を用いる
としても、信号遅延手段のサンプリング周波数を低く設
定でき、よって出力信号の残響時間を安定に長く設定で
きる。さらに、同等のＳＮ比、周波数特性を確保しつつ
信号遅延手段のサンプリング周波数を低く設定すること
ができるので、同等の遅延時間を確保しつつ信号遅延手
段の段数、規模を縮小でき、よってコスト低減を図れ
る。特に、ＩＣ化した場合には、チップ面積の縮小によ
るコスト低減の効果は極めて大である。

【００１９】信号遅延手段がディジタル遅延手段の場合
には、サンプリング周波数をより低く設定できるため、
Ａ／Ｄ変換器、Ｄ／Ａ変換器の設計が容易になるととも
に、メモリ回路を含む論理回路の動作速度が遅くても動
作可能である。したがって、動作電源の電圧範囲の加減
を拡大することが可能となる。また、信号遅延手段がア
ナログ遅延手段の場合には、遅延段数が少なくて済むた
め、出力信号の歪率を改善できる。

【００２０】以下、本発明の具体的な実施例について説
明する。図３は、本発明の第１実施例を示すブロック図
である。この第１実施例では、信号遅延手段としてＢＢ
Ｄ等のアナログ遅延素子１５を用いて巡回型の残響効果
発生回路１を構成している。すなわち、入力信号は演算
回路１３を介してアナログ遅延素子１５へ入力され、こ
のアナログ遅延素子１５によって遅延され、かつフィル
タ２で帯域制限された後、演算回路１３へ帰還されて巡
回型の回路を構成している。この回路構成において、フ
ィルタ２および演算回路１３の各出力信号は、残響効果
を持った信号となり、加算回路６において、周波数特性
補償回路５を通過することによって周波数特性の高域が
補償された入力信号と所定の比率で加減算されて出力さ
れる。なお、本実施例では、フィルタ２および演算回路
１３の双方の出力信号を周波数特性補償回路５の出力信
号と加減算するとしたが、いずれか一方の出力信号を周
波数特性補償回路５の出力信号と加減算するようにして
も良い。

【００２１】図４は、本発明の第２実施例を示すブロッ
ク図である。この第２実施例では、信号遅延手段として
ＢＢＤ等のｎ個のアナログ遅延素子１５₁〜１５_nを用
い、これらアナログ遅延素子１５₁〜１５_nの各出力信
号を演算回路１４によって所定の比率で加算若しくは減
算することにより、残響効果を持った信号としてフィル
タ２から出力するトランスバーサル型の残響効果発生回
路１を構成している。なお、演算回路１４において、ア
ナログ遅延素子１５₁〜１５_nの出力信号の各々に所定
の係数を乗じてから所定の比率で加減算するようにして
も良く、これによれば、任意の残響効果を得ることがで
きる。

【００２２】図５は、本発明の第３実施例を示すブロッ
ク図である。この第３実施例は、巡回型の第１実施例と
トランスバーサル型の第２実施例とを組み合わせて残響
効果発生回路１を構成したものである。この第３実施例
の回路構成において、フィルタ２および演算回路１３の
各出力信号が残響効果を持った信号となることから、そ
の一方又は両方が周波数特性補償回路５の出力信号と所
定の比率で加減算されて出力される。なお、本実施例に
おいても、第２実施例の場合と同様に、アナログ遅延素
子１５₁〜１５_nの出力信号の各々に所定の係数を乗じ
てから所定の比率で加減算することにより、任意の残響
効果を得ることができる。

【００２３】図６は、本発明の第４実施例を示すブロッ
ク図である。この第４実施例では、信号遅延手段として
Ａ／Ｄ変換器２２、メモリ回路２３およびＤ／Ａ変換器
２４を用いて巡回型の残響効果発生回路１を構成してい
る。すなわち、入力信号は演算回路２５を経た後Ａ／Ｄ
変換器２２でディジタル化され、メモリ回路２３で遅延
されかつＤ／Ａ変換器２４でアナログ化され、フィルタ
２を経て演算回路２５へ帰還される。この回路構成にお
いて、フィルタ２および演算回路２５の各出力信号は、
残響効果を持った信号となり、加算回路６において、周
波数特性補償回路５の出力信号と所定の比率で加減算さ
れて出力される。なお、本実施例では、フィルタ２およ
び演算回路２５の双方の出力信号を周波数特性補償回路
５の出力信号と加減算するとしたが、いずれか一方の出
力信号を周波数特性補償回路５の出力信号と加減算する
ようにしても良い。

【００２４】図７は、本発明の第５実施例を示すブロッ
ク図である。この第５実施例では、ｎ個のメモリ回路２
３₁〜２３_nを用い、これらメモリ回路２３₁〜２３_n
の各出力信号を演算回路２６によって所定の比率で加算
若しくは減算することにより、残響効果を持った信号と
してフィルタ２から出力するトランスバーサル型の残響
効果発生回路１を構成している。なお、演算回路２６に
おいて、メモリ回路２３₁〜２３_nの出力信号の各々に
所定の係数を乗じてから所定の比率で加減算するように
しても良く、これによれば、任意の残響効果を得ること
ができる。また、本実施例においては、メモリ回路２３
₁〜２３_nの各出力信号を演算回路２６によって演算し
た後、Ｄ／Ａ変換器２４でアナログ化する構成とした
が、ｎ個のＤ／Ａ変換器によって先ずメモリ回路２３₁
〜２３_nの各出力信号をアナログ化した後演算回路２６
によって演算するように構成しても良い。

【００２５】図８は、本発明の第６実施例を示すブロッ
ク図である。この第６実施例は、巡回型の第４実施例と
トランスバーサル型の第５実施例とを組み合わせて残響
効果発生回路１を構成したものである。この第６実施例
の回路構成において、フィルタ２および演算回路２５の
各出力信号が残響効果を持った信号となることから、そ
の一方又は両方が周波数特性補償回路５の出力信号と所
定の比率で加減算されて出力される。なお、本実施例に
おいても、第５実施例の場合と同様に、メモリ回路２３
₁〜２３_nの出力信号の各々に所定の係数を乗じてから
所定の比率で加減算することにより、任意の残響効果を
得ることができる。さらに、演算回路２６とＤ／Ａ変換
器の順序を入れ換えて、メモリ回路２３₁〜２３_nの各
出力信号をアナログ化した後演算するようにしても良
い。

【００２６】図９は、本発明の第７実施例を示すブロッ
ク図である。この第７実施例はトランスバーサル型の第
２実施例（図４）の変形例である。すなわち、ｎ個の遅
延素子１５₁〜１５_nの各出力信号は、各々カットオフ
周波数が異なるｎ個のフィルタ２₁〜２_nで帯域制限さ
れた後、演算回路６において周波数特性補償回路５の出
力信号と所定の比率で加減算されて出力される。この構
成によれば、フィルタ２₁〜２_nの各特性を最適化する
ことが可能となる。たとえば、遅延素子１５₁〜１５_n
としてＢＢＤを使用する場合に、後段へ行くほどノイズ
成分が増加するため、フィルタ２₁〜２_nの通過帯域を
後段ほど狭くすることにより、出力端子４から導出され
る出力信号のＳＮ比を改善することができる。また、演
算回路６において、フィルタ２₁〜２_nの出力信号の各
々に所定の係数を乗じてから所定の比率で加減算するよ
うにしても良く、これによれば、任意の残響効果を得る
ことができる。フィルタ２₁〜２_nの出力信号を全て周
波数特性補償回路５の出力信号と加減算する必要はな
く、少なくとも１つの出力信号を加減算するようにして
も良い。

【００２７】図１０は、本発明の第８実施例を示すブロ
ック図である。この第８実施例は、巡回型とトランスバ
ーサル型とを組み合わせた第３実施例（図５）の変形例
である。すなわち、ｎ個の遅延素子１５₁〜１５_nの各
出力信号は、各々カットオフ周波数が異なるｎ個のフィ
ルタ２₁〜２_nで帯域制限された後、演算回路７におい
て所定の比率で加減算され、その演算出力が演算回路１
３に帰還されて入力信号と演算される。そして、フィル
タ２₁〜２_nの各出力信号、演算手段１３の出力信号お
よび周波数特性補償回路５の出力信号が所定の比率で加
減算されて出力される。

【００２８】この構成によれば、第７実施例の場合と同
様に、フィルタ２₁〜２_nの各特性を最適化することが
可能となる。すなわち、遅延素子１５₁〜１５_nとして
ＢＢＤを使用する場合に、後段へ行くほどノイズ成分が
増加するため、フィルタ２₁〜２_nの通過帯域を後段ほ
ど狭くすることにより、出力端子４から導出される出力
信号のＳＮ比を改善することができる。また、演算回路
７において、フィルタ２₁〜２_nの出力信号の各々に所
定の係数を乗じてから所定の比率で加減算するようにし
ても良く、これによれば、任意の残響効果を得ることが
できる。さらに、フィルタ２₁〜２_nの出力信号を全て
周波数特性補償回路５の出力信号と加減算する必要はな
く、少なくとも１つの出力信号を加減算するようにして
も良い。

【００２９】図１１に、上記各実施例で使用する演算回
路の回路例を示す。図１１において、（ａ）は非反転型
加算器、（ｂ）は反転型加算器、（ｃ）は減算器、
（ｄ）は入力側の演算回路１３，２５に用い、遅延手段
全体を帰還ループに入れる場合である。図１２に、周波
数特性補償回路５の回路例を示す。図１２において、
（ａ）は反転型回路であり、オペアンプの反転入力端子
にフィルタ２の出力信号電流を加算すれば、出力側の演
算回路６を兼用することができる。（ｂ）は受動型回
路、（Ｃ）は能動型回路の例である。いずれも、リード
ラグ特性の周波数特性を実現するものである。

【００３０】なお、アナログ方式もしくはディジタル方
式の残響付加装置において、通常、遅延素子１５もしく
はＡ／Ｄ変換器２２の入力部には、折返しノイズ防止用
の帯域制限フィルタが挿入されるが、上記各実施例では
この帯域制限フィルタを省略してある。また、上記各実
施例では、入力端子３および出力端子４における信号が
アナログの場合を示したが、入力端子３から出力端子４
に至る信号の一部分あるいは全部がディジタル信号であ
っても、本発明を適用し得る。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
信号遅延手段によって残響効果を得る残響効果発生手段
の後段に、その出力信号に含まれるノイズ成分を低減す
るために帯域制限手段を配した構成の残響付加装置にお
いて、入力信号を周波数特性補償手段を通して帯域制限
手段で減衰する周波数帯域の信号を増強した後、帯域制
限手段と周波数特性補償手段の各出力信号を演算して出
力信号を導出するようにしたので、信号遅延手段の段数
や規模を大きくしなくても、出力信号の周波数帯域を拡
大し、残響時間を長く保つことができる。

【００３２】特に、ディジタル遅延手段を用いた場合に
は、サンプリング周波数をより低く設定できるため、Ａ
／Ｄ変換器、Ｄ／Ａ変換器の設計が容易になるととも
に、メモリ回路を含む論理回路の動作速度が遅くても動
作可能であることから、動作電源の電圧範囲の加減を拡
大することが可能である。また、アナログ遅延手段を用
いた場合には、遅延段数が少なくて済むため、出力信号
の歪率を改善できる。

【図面の簡単な説明】

【図１】本発明による残響付加装置の基本形を示すブロ
ック図である。

【図２】フィルタおよび周波数特性補償回路の周波数特
性を示す特性図である。

【図３】本発明の第１実施例を示すブロック図である。

【図４】本発明の第２実施例を示すブロック図である。

【図５】本発明の第３実施例を示すブロック図である。

【図６】本発明の第４実施例を示すブロック図である。

【図７】本発明の第５実施例を示すブロック図である。

【図８】本発明の第６実施例を示すブロック図である。

【図９】本発明の第７実施例を示すブロック図である。

【図１０】本発明の第８実施例を示すブロック図であ
る。

【図１１】演算回路の具体例を示す回路図である。

【図１２】周波数特性補償回路の具体例を示す回路図で
ある。

【図１３】従来の残響付加装置の基本形を示すブロック
図である。

【図１４】アナログ方式の第１従来例を示すブロック図
である。

【図１５】アナログ方式の第２従来例を示すブロック図
である。

【図１６】ディジタル方式の第１従来例を示すブロック
図である。

【図１７】ディジタル方式の第２従来例を示すブロック
図である。

【図１８】ディジタル方式の第３従来例を示すブロック
図である。

【符号の説明】

１残響効果発生回路２，２₁〜２_n フィルタ５周波数特性補償回路６，７，１３，１４，２５，２６演算回路１１，２１クロック発生回路１２ＢＢＤ１５，１５₁〜１５_n アナログ遅延素子２２Ａ／Ｄ変換器２３メモリ回路２４Ｄ／Ａ変換器

Claims

【特許請求の範囲】

【請求項１】入力信号を遅延することによって残響効
果を得る残響効果発生手段と、前記残響効果発生手段の出力信号の周波数帯域を制限す
る帯域制限手段と、前記入力信号と前記帯域制限手段の出力信号とを演算し
て出力信号として導出する第１の演算手段とを備えたこ
とを特徴とする残響付加装置。
【請求項２】前記帯域制限手段により減衰する周波数
帯域の信号を増強する周波数特性を有する周波数特性補
償手段を備え、前記入力信号を前記周波数特性補償手段を通した後前記
演算手段に供給することを特徴とする請求項１記載の残
響付加装置。
【請求項３】前記残響効果発生手段は、入力信号と前
記帯域制限手段の出力信号とを演算する第２の演算手段
と、前記第２の演算手段の出力信号を遅延するアナログ
遅延手段と、前記アナログ遅延手段の動作クロックを発
生するクロック発生手段とからなり、前記第１の演算手段は、前記帯域制限手段の出力信号お
よび前記第２の演算手段の出力信号の少なくとも一方と
前記周波数特性補償手段の出力信号とを演算することを
特徴とする請求項２記載の残響付加装置。
【請求項４】前記残響効果発生手段は、各々縦続接続
されて入力信号を順に遅延する複数個のアナログ遅延手
段と、前記複数個のアナログ遅延手段の各出力信号を演
算する第２の演算手段と、前記複数個のアナログ遅延手
段の動作クロックを発生するクロック発生手段とからな
ることを特徴とする請求項２記載の残響付加装置。
【請求項５】前記第２の演算手段は、前記複数個のア
ナログ遅延手段の出力信号の各々に所定の係数を乗じて
演算を行うことを特徴とする請求項４記載の残響付加装
置。
【請求項６】前記残響効果発生手段は、入力信号と前
記帯域制限手段の出力信号とを加算する第２の演算手段
と、各々縦続接続されて前記第２の演算手段の出力信号
を順に遅延する複数個のアナログ遅延手段と、前記複数
個のアナログ遅延手段の動作クロックを発生するクロッ
ク発生手段と、前記複数個のアナログ遅延手段の各出力
信号を演算する第３の演算手段とを備え、前記第１の演算手段は、前記帯域制限手段の出力信号お
よび前記第２の演算手段の出力信号の少なくとも一方と
前記周波数特性補償手段の出力信号とを演算することを
特徴とする請求項２記載の残響付加装置。
【請求項７】前記第３の演算手段は、前記複数個のア
ナログ遅延手段の出力信号の各々に所定の係数を乗じて
演算を行うことを特徴とする請求項６記載の残響付加装
置。
【請求項８】前記残響効果発生手段は、入力信号と前
記帯域制限手段の出力信号とを演算する第２の演算手段
と、前記第２の演算手段の出力信号をディジタル化する
Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号を遅延す
るメモリ手段と、前記メモリ手段の出力信号をアナログ
化するＤ／Ａ変換器と、前記Ａ／Ｄ変換器、前記メモリ
手段および前記Ｄ／Ａ変換器の動作クロックを発生する
クロック発生手段とからなり、前記第１の演算手段は、前記帯域制限手段の出力信号お
よび前記第２の演算手段の出力信号の少なくとも一方と
前記周波数特性補償手段の出力信号とを演算することを
特徴とする請求項２記載の残響付加装置。
【請求項９】前記残響効果発生手段は、入力信号をデ
ィジタル化するＤ／Ａ変換器と、各々縦続接続されて前
記Ｄ／Ａ変換器の出力信号を順に遅延する複数個のメモ
リ手段と、前記複数個のメモリ手段の各出力信号を演算
する第２の演算手段と、前記第２の演算手段の出力信号
をアナログ化するＤ／Ａ変換器と、前記Ａ／Ｄ変換器、
前記複数個のメモリ手段および前記Ｄ／Ａ変換器の動作
クロックを発生するクロック発生手段とからなることを
特徴とする請求項２記載の残響付加装置。
【請求項１０】前記第２の演算手段は、前記複数個の
メモリ手段の出力信号の各々の所定の係数を乗じて演算
を行うことを特徴とする請求項９記載の残響付加装置。
【請求項１１】前記残響効果発生手段は、入力信号と
前記帯域制限手段の出力信号とを加算する第２の演算手
段と、前記第２の演算手段の出力信号をディジタル化す
るＤ／Ａ変換器と、各々縦続接続されて前記Ｄ／Ａ変換
器の出力信号を順に遅延する複数個のメモリ手段と、前
記複数個のメモリ手段の各出力信号を演算する第３の演
算手段と、前記前記Ａ／Ｄ変換器、前記複数個のメモリ
手段および前記Ｄ／Ａ変換器の動作クロックを発生する
クロック発生手段とを備え、前記第１の演算手段は、前記帯域制限手段の出力信号お
よび前記第２の演算手段の出力信号の少なくとも一方と
前記周波数特性補償手段の出力信号とを演算することを
特徴とする請求項２記載の残響付加装置。
【請求項１２】前記第３の演算手段は、前記複数個の
メモリ手段の出力信号の各々に所定の係数を乗じて演算
を行うことを特徴とする請求項１１記載の残響付加装
置。
【請求項１３】前記残響効果発生手段は、各々縦続接
続されて入力信号を順に遅延する複数個の遅延手段と、
前記複数個の遅延手段の動作クロックを発生するクロッ
ク発生手段とからなり、前記帯域制限手段は、前記複数個の遅延手段の各出力信
号の帯域制限をなす複数個の帯域制限フィルタからな
り、前記第１の演算手段は、前記複数個の帯域制限フィルタ
の出力信号のうちの少なくとも１つと前記周波数特性補
償手段の出力信号とを演算することを特徴とする請求項
２記載の残響付加装置。
【請求項１４】前記複数個の帯域制限フィルタの各制
限帯域が各々異なることを特徴とする請求項１３記載の
残響付加装置。
【請求項１５】前記第１の演算手段は、前記複数個の
帯域制限フィルタの出力信号の各々に所定の係数を乗じ
て演算を行うことを特徴とする請求項１３記載の残響付
加装置。
【請求項１６】前記残響効果発生手段は、入力信号と
前記帯域制限手段の出力信号とを演算する第２の演算手
段と、各々縦続接続されて前記第２の演算手段の出力信
号を順に遅延する複数個の遅延手段と、前記複数個の遅
延手段の動作クロックを発生するクロック発生手段とか
らなり、前記帯域制限手段は、前記複数個の遅延手段の各出力信
号の帯域制限をなす複数個の帯域制限フィルタと、前記
複数個の帯域制限フィルタの出力信号を演算する第３の
演算手段とからなり、前記第１の演算手段は、前記第２の演算手段の出力信号
および前記複数個の帯域制限フィルタの出力信号のうち
の少なくとも１つと前記周波数特性補償手段の出力信号
とを演算することを特徴とする請求項２記載の残響付加
装置。
【請求項１７】前記複数個の帯域制限フィルタの各制
限帯域が各々異なることを特徴とする請求項１６記載の
残響付加装置。
【請求項１８】前記第３の演算手段は、前記複数個の
帯域制限フィルタの出力信号の各々に所定の係数を乗じ
て演算を行うことを特徴とする請求項１６記載の残響付
加装置。