KR100399902B1 - 고속 유선 통신용 액티브 하이브리드 회로 - Google Patents

고속 유선 통신용 액티브 하이브리드 회로 Download PDF

Info

Publication number
KR100399902B1
KR100399902B1 KR10-2001-0023681A KR20010023681A KR100399902B1 KR 100399902 B1 KR100399902 B1 KR 100399902B1 KR 20010023681 A KR20010023681 A KR 20010023681A KR 100399902 B1 KR100399902 B1 KR 100399902B1
Authority
KR
South Korea
Prior art keywords
signal
digital analog
analog converter
voltage
output
Prior art date
Application number
KR10-2001-0023681A
Other languages
English (en)
Other versions
KR20020084724A (ko
Inventor
윤광호
양승원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0023681A priority Critical patent/KR100399902B1/ko
Publication of KR20020084724A publication Critical patent/KR20020084724A/ko
Application granted granted Critical
Publication of KR100399902B1 publication Critical patent/KR100399902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/03—Hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 신호를 전송하거나 수신할때 효율을 높이고, 신호를 전송할시 수신부로 반사되는 신호가 적은 고속 유선 통신용 액티브 하이브리드 회로를 제공하기 위한 것으로, 이를 위해 본 발명은, 입력되는 동일한 디지털 신호를 동일한 아날로그 전류 신호로 변환하여 각각 출력하는 제1 및 제2 디지털 아날로그 변환부; 상기 제1 디지털 아날로그 변환부에서 출력되는 전류 신호를 전압 신호로 변환하여 외부로 전송하는 신호 변환부; 및 상기 신호 변환부로 부터 되돌아오는 반사파의 영향을 제거하기 위해 상기 제1 디지털 아날로그 변환부의 출력값과 제2 디지털 아날로그 변환부의 출력값의 차를 증폭하여 출력하는 차동 증폭부를 포함하는 고속 유선 통신용 액티브 하이브리드 회로를 제공한다.

Description

고속 유선 통신용 액티브 하이브리드 회로{Active hybrid circuit for high speed wired communication}
본 발명은 유선통신에서 사용되는 하이브리드 회로에 관한 것으로, 특히 송신부에서 전송한 데이터가 수신부로 반사되지 않도록 하는 액티브 하이브리드 회로에 관한것이다.
일반적으로, 하이브리드 회로란 양방향 통신에서 데이터를 송신하는 송신부(transmitter)가 데이터를 송신할때 신호가 라인(line)쪽으로만 전송되지 않고 수신부(receiver)쪽으로도 되돌아와서 수신부로 수신되지 않도록 전송신호와 수신부를 격리 시키는 회로를 말하며, 모뎀, 전화기, 고속 통신용 이더넷 시스템 등에서 사용되고 있다.
도 1을 참조하여 종래의 하이브리드 회로에 대하여 설명하기로 한다.
도 1은 종래의 하이브리드 회로의 블럭 다이어 그램을 도시한 것으로, 종래의 하이브리드 회로는 신호를 전송하거나 전송된 신호를 수신받는 마그네틱 트랜스 포머(1)와 상기 트랜스 포머에 유기된 신호를 수신부로 보내거나, 송신부의 신호를 트랜스 포머로 전송하는 저항 브릿지(2)로 구성된다.
상기한 종래의 하이브리드 회로의 동작을 도 1을 참조하여 설명하도록 한다.
종래의 하이브리드 회로는 송신부에서 데이터를 전송할때 트랜스 포머(1)의 임피던스와 매칭시키기 위한 다수의 터미네이션(termination) 저항과 데이터를 수신시 송신부와 격리시키기 위한 다수의 저항으로 이루어진 저항브릿지(2)로 구성되어 있다.
상기 저항 브릿지는 내부적으로 송신부와 수신부의 신호가 상호 영향을 미칠수 있도록 구성되어 있으므로 송신부의 신호가 저항브릿지(2)를 경유하여 마그네틱 트랜스 포머(1)로 전달될때 수신부에 영향을 미치게 되어있다.
또한 상기 저항 브릿지(2)는 저항의 전압 분배 특성을 이용한 회로이므로 송신부의 신호가 트랜스 포머(1)를 통하여 외부(line)로 전송될때 신호의 감쇠가 매우 커서 효율이 상당히 떨어지는 단점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 신호를 전송하거나 수신할때 효율을 높이고, 신호를 전송할시 수신부로 반사되는 신호가 적은 고속 유선 통신용 액티브 하이브리드 회로를 제공하는 것을 그 목적으로 한다.
도 1은 종래의 하이브리드 회로의 블럭 다이어 그램.
도 2는 본 발명에 따른고속 유선 통신용 액티브 하이브리드 회로의 블럭 다이어 그램.
도 3은 본 발명에 따른 고속 유선 통신용 액티브 하이브리드 회로의 일실시예.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1 디지털 아날로그 변환부 20 : 제2 디지털 아날로그 변환부
30 : 신호 변환부 40 : 차동 증폭부
상기와 같은 목적을 달성하기 위해 본 발명은, 입력되는 동일한 디지털 신호를 동일한 아날로그 전류 신호로 변환하여 각각 출력하는 제1 및 제2 디지털 아날로그 변환부; 상기 제1 디지털 아날로그 변환부에서 출력되는 전류 신호를 전압 신호로 변환하여 외부로 전송하는 신호 변환부; 및 상기 신호 변환부로 부터 되돌아오는 반사파의 영향을 제거하기 위해 상기 제1 디지털 아날로그 변환부의 출력값과 제2 디지털 아날로그 변환부의 출력값의 차를 증폭하여 출력하는 차동 증폭부를 포함하는 고속 유선 통신용 액티브 하이브리드 회로를 제공한다.바람직하게, 본 발명의 상기 차동 증폭부의 출력은 상기 반사파로 자신의 수신부로 입력되며, 이 때 그 출력값은 '0'이므로 반사파는 제거된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 개념을 나타내는 블럭 다이어 그램이다.
도 2를 참조하면 본 발명은, 디지털 신호를 아날로그 전류 신호로 변환하고, 임피던스 매칭을 하는 제1 디지털 아날로그 변환부(10)와, 제1 디지털 아날로그 변환부(10)에 입력되는 디지털 신호와 동일한 신호를 인가받아 제1 디지털 아날로그 변환부(10)와 동일한 출력값을 생성하는 제2 디지털 아날로그 변환부(20)와, 제1 디지털 아날로그 변환부(10)에서 출력되는 전류 신호를 전압 신호로 변환하여 외부로 데이터를 전송하는 신호 변환부(30)와 상기 제1 디지털 아날로그 변환부(10)의 출력값과 제2 디지털 아날로그 변환부(20)의 출력값을 인가받아 상기 신호 변환부(30)로부터 되돌아오는 반사파의 영향을 제거하기 위한 차동 증폭부(40)를 구비하여 구성된다.
상기와 같이 구성된 고속 유선 통신용 액티브 하이브리드 회로의 동작을 도 2를 참조하여 설명하기로 한다.
먼저, 제1 디지털 아날로그 변환부(10)는 송신할 데이터에 응답하여 전원전압에 연결되어 있는 저항(32)과 저항(33)에 송신할 데이터에 해당하는 전압을 발생시킨다.
즉, 하이 레벨의 신호가 전송될 때에는 제1 디지털 아날로그 변환부(10)가 활성화 되고, 이때 저항(32)과 저항(33)에 송신할 데이터에 해당하는 전압이 생성되어 제1 디지털 아날로그 변환부(10)에 의하여 생성되는 출력전압(vo1)은 신호 변환부(30)에 있는 트랜스포머(31)에 전압이 유기되어 외부 라인(line)으로 신호가 방출된다.
다음으로, 제2 디지털 아날로그 변환부(20)는 상기 제1 디지털 아날로그 변환부(10)에 인가된 송신 데이터와 동일한 송신 데이터를 인가받는다.
여기서, 상기 제2 디지털 아날로그 변환부(20)의 전력소모를 줄이기 위하여 상기 제2 디지털 아날로그 변환부(20)에 사용되는 저항(22, 23)의 값을 저항(32, 33)에 비해 작게 함으로서 출력 전류를 감소시킬수 있다.
상기 제2 디지털 아날로그 변환부(20)에서 사용되는 저항(22, 23)과 저항(32, 33)의 비가 1: N 이면 상기 제2 디지털 아날로그 변환부에서 소모되는 전류는 제1 디지털 아날로그 변환부(10)에 비하여 1/N이 된다.
이때, 제2 디지털 아날로그 변환부(20)에 의하여 저항(22)과 저항(23)사이에 출력되는 출력전압(Vo2)은 상기 출력전압(Vo1)과 동일한 값을 가지게 된다.
따라서, 제2 디지털 아날로그 변환부(20)에서 사용되는 저항(22, 23)의 저항값과 저항(32, 33)값과는 일정한 비율을 갖는다.
즉, 제2 디지털 아날로그 변환부(20)에 의하여 저항(22)과 저항(23)사이에 출력되는 출력전압(vo2)은 상기 출력전압(vo1)과 동일한 값을 가지게 된다.
마지막으로, 상기 제1 디지털 아날로그 변환부(10)의 출력전압(vo1)과 제2 디지털 아날로그 변환부(20)의 출력전압(vo2)은 상기 차동 증폭부(40)에 인가된다.
여기서, 제1 디지털 아날로그 변환부(10)의 출력전압(vo1)과 제2 디지털 아날로그 변환부(20)의 출력전압(vo2)는 같은 전압이므로 차동 증폭기에 입력되면 상쇄되어 차동증폭기에서는 아무런 출력이 나타나지 않게 된다.
상기 차동 증폭부는 외부 라인(line)에서 데이터를 수신할때는 데이터를 수신하는 수신부로서의 역할을 하는데, 송신부에서 데이터를 송신할때 발생되는 반사파가 수신부에 영향을 미치지 않게 된다.
도 3은 본 발명의 바람직한 일실시예에 따른 고속 유선 통신용 액티브 하이브리드 회로의 적용예를 나타낸다.
도 3을 참조하면, 송신할 데이터가 제1 디지털 아날로그 변환부(100)와 제2 디지털 아날로그 변환부(200)에 인가되면, 제1 디지털 아날로그 변환부(100)는 인가된 데이터를 아날로그 전류 신호로 변환하고, 임피던스 매칭을 하는 제1 디지털 아날로그 변환부(100)와, 제1 디지털 아날로그 변환부(100)에 입력되는 디지털 신호와 동일한 신호를 인가받아 제1 디지털 아날로그 변환부(100)와 동일한 출력값을 생성하고, 임피던스 매칭을 하는 제2 디지털 아날로그 변환부(200)와, 제1 디지털 아날로그 변환부(100)에서 출력되는 전류 신호를 전압 신호로 변환하여 외부로 데이터를 전송하는 신호 변환부(300)와 제1 디지털 아날로그 변환부(100)의 출력값과 제2 디지털 아날로그 변환부(200)의 출력값을 인가받아 신호 변환부(300)로부터 되돌아오는 반사파의 영향을 제거하는 차동 증폭부(400)를 구비하여 구성된다.
구체적으로, 제1 디지털 아날로그 변환부(100)는, 음(-)단자는 전원전압에 연결되고 양(+)단자는 제2 전류원(140)의 음(-)단자에 접속되는 제1 전류원(110)과, 음(-)단자는 상기 제1 전류원(110)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제2 전류원(140)과, 음(-)단자는 전원전압에 접속되고 양(+)단자는 제4 전류원(120)의 음(-)단자에 접속되는 제3 전류원(130)과, 음(-)단자는 상기 제3 전류원(130)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제4 전류원(120); 및 상기 제1 전류원(110)의 양(+)단자와 제2 전류원(140)의 음(-)단자가 연결되는 노드와 상기 제3 전류원(130)의 양(+)단자와 제4 전류원(120)의 음(-)단자가 연결되는 노드에 접속되는 제1 저항을 포함하여 구성된다.
제2 디지털 아날로그 변환수단은, 음(-)단자는 전원전압에 연결되고, 양(+)단자는 제6 전류원(240)의 음(-)단자에 접속되는 제5 전류원(210)과, 음(-)단자는 상기 제5 전류원(210)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제6 전류원(240)과, 음(-)단자는 전원전압에 접속되고 양(+)단자는 제8 전류원(220)의 음(-)단자에 접속되는 제7 전류원(230)과, 음(-)단자는 상기 제7 전류원(230)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제8 전류원(220) 및 상기 제5 전류원(210)의 양(+)단자와 제6 전류원(240)의 음(-)단자가 연결되는 노드와 상기 제7 전류원(230)의 양(+)단자와 제8 전류원(220)의 음(-)단자가 연결되는 노드에 접속되는 제2 저항을 포함하여 구성된다.
차동 증폭부(400)는, 상기 제1 디지털 아날로그 변환부(100)의 노드 B와 노드 1에 연결되는 저항(430)과 노드 A와 노드 2에 연결되는 저항(420)과, 상기 제2 디지털 아날로그 변환부(200)의 노드 C와 노드 2에 연결되는 저항(410)과, 노드 D와 노드 1에 연결되는 저항(440)과 음(-)입력 단자는 노드 2에 연결되고 양(+) 입력 단자는 노드 1에 연결되는 차동증폭기(470)와 상기 차동증폭기(470)의 음(-)입력 단자와 양(+)출력 단자에 연결되는 저항(450)과, 차동 증폭기(470)의 양(+)입력 단자와 음(-)출력 단자에 연결되는 저항(460)으로 실시 구성된다.
상기한 구성을 도 3을 참조하여 상세히 설명하기로 한다.
먼저, 송신할 데이터가 하이 레벨일 경우, 제1 디지털 아날로그 변환부(100)에 있는 제1 전류원(110)과 제4 전류원(120)이 활성화 되어 제1 저항(150)에 전압이 생성되며, 노드A와 노드 B에 각각 양(+)전압과 음(-)전압이 걸리게 되어 출력전압(V1)의 양(+)전압은 차동 증폭부(400)의 저항(430)에 인가되고, 음(-)전압은 차동 증폭부(400)의 저항(420)에 인가되며 상기 출력전압(V1)은 신호 변환부(300)에서 외부 라인(line)으로 전송된다.
이어서, 제2 디지털 아날로그 변환부(200)에서는 제5 전류원(210)과 제8 전류원(220)이 활성화 되어 제2 저항(250)에 전압이 생성되며, 노드 C와 노드 D에 각각 양(+)전압과 음(-)전압이 걸리게 되어 출력전압(V2)의 양(+)전압은 차동 증폭부(400)의 저항(410)에 인가되고, 음(-)전압은 차동증폭부(400)의 저항(440)에 인가된다.
이어서, 상기 출력전압(V1)의 양(+)전압과 출력전압(V2)의 음(-)전압이 노드 1에 공동으로 접속되고 출력전압(V1)의 음(-)전압과 출력전압(V2)의 양(+)전압이 노드 2에 공동으로 접속되므로 차동증폭기(470)의 출력전압은 '0V'가 된다.
다음으로, 송신해야할 데이터가 로우 레벨일 경우, 제1 디지털 아날로그 변환부(100)에 있는 제2 전류원(140)과 제3 전류원(130)이 활성화 되어 제1저항(150)에 전압이 생성되며, 노드A와 노드 B에 각각 음(-)전압과 양(+)전압이 걸리게 되어 출력전압(V1)의 양(+)전압은 차동 증폭부(400)의 저항(420)에 인가되고, 음(-)전압은 차동 증폭부(400)의 저항(430)에 인가되며 상기 출력전압(V1)은 신호 변환부(300)에서 데이터가 외부 라인(line)으로 전송된다.
이어서, 제2 디지털 아날로그 변환부(200)에서는 제6전류원(240)과 제7 전류원(230)이 활성화 되어 제2 저항(250)에 전압이 생성되며, 노드 C와 노드 D에 각각 음(-)전압과 양(+)전압이 걸리게 되어 출력전압(V2)의 양(+)전압은 차동 증폭부(400)의 저항(440)에 인가되고, 음(-)전압은 차동증폭부(400)의 저항(410)에 인가된다.
이어서, 출력전압(V1)의 양(+)전압과 출력전압(V2)의 음(-)전압이 노드 2에 공동으로 접속되고 출력전압(V1)의 음(-)전압과 출력전압(V2)의 양(+)전압이 노드 1에 공동으로 접속되므로 차동증폭기(470)의 출력전압은 '0V'가 된다.
상기 차동 증폭부(400)의 출력단은 본 발명에 따른 고속 유선 통신용 액티브 하이브리드 회로의 수신부에 해당하므로 송신부에서 데이터를 전송할때 수신부로 반사파가 입력되지 않게 된다.
또한 본 발명의 고속 유선 통신용 액티브 하이브리드 회로는 종래의 저항 브릿지를 사용하지 않으므로 신호의 감쇠가 적은 장점이 있으며, 8개의 전류원이 4개씩 번갈아 활성화 되므로 전력 소모량을 절약할수 있다.
상기한 바와 같이 본 발명은 기존의 저항 브릿지를 사용한 하이브리드 회로에 비하여, 데이터 전송시 반사파의 영향이 적고 신호의 감쇠가 적어서 신호의 전송 신뢰도와 전력소모를 줄일수 있는 하이브리드 회로를 구현할수 있다.

Claims (3)

  1. 입력되는 동일한 디지털 신호를 동일한 아날로그 전류 신호로 변환하여 각각 출력하는 제1 및 제2 디지털 아날로그 변환수단;
    상기 제1 디지털 아날로그 변환수단에서 출력되는 전류 신호를 전압 신호로 변환하여 외부로 전송하는 신호 변환수단; 및
    상기 신호 변환수단으로 부터 되돌아오는 반사파의 영향을 제거하기 위해 상기 제1 디지털 아날로그 변환수단의 출력값과 제2 디지털 아날로그 변환수단의 출력값의 차를 증폭하여 출력하는 차동 증폭수단
    을 포함하는 고속 유선 통신용 액티브 하이브리드 회로.
  2. 제 1 항에 있어서,
    상기 차동 증폭수단의 출력은 상기 반사파인 것을 특징으로 하는 고속 유선 통신용 액티브 하이브리드 회로.
  3. 제 2 항에 있어서,
    상기 차동 증폭수단의 출력은 '0'인 것을 특징으로 하는 고속 유선 통신용 액티브 하이브리드 회로.
KR10-2001-0023681A 2001-05-02 2001-05-02 고속 유선 통신용 액티브 하이브리드 회로 KR100399902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0023681A KR100399902B1 (ko) 2001-05-02 2001-05-02 고속 유선 통신용 액티브 하이브리드 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0023681A KR100399902B1 (ko) 2001-05-02 2001-05-02 고속 유선 통신용 액티브 하이브리드 회로

Publications (2)

Publication Number Publication Date
KR20020084724A KR20020084724A (ko) 2002-11-11
KR100399902B1 true KR100399902B1 (ko) 2003-09-29

Family

ID=27703280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0023681A KR100399902B1 (ko) 2001-05-02 2001-05-02 고속 유선 통신용 액티브 하이브리드 회로

Country Status (1)

Country Link
KR (1) KR100399902B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101872451B1 (ko) * 2013-05-13 2018-06-29 삼성전자주식회사 복수 개의 무선 주파수 디지털-아날로그 변환기들을 이용하여 다중 모드 및 다중 대역을 지원하는 송신기 및 송신기의 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683378A (ja) * 1992-08-31 1994-03-25 Sony Corp 残響付加装置
WO1995028034A2 (en) * 1994-04-12 1995-10-19 Philips Electronics N.V. Signal amplifier system with improved echo cancellation
WO1995031052A1 (fr) * 1994-05-06 1995-11-16 Ntt Mobile Communications Network Inc. Compensateur d'echos et procede d'estimation de la trajectoire de l'echo
KR960036375A (ko) * 1995-03-09 1996-10-28 이데이 노부유끼 에코 제거 장치
KR970013833A (ko) * 1995-08-11 1997-03-29 김광호 적응형 하이브리드 결합기를 이용한 풀-듀플렉스 통신방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683378A (ja) * 1992-08-31 1994-03-25 Sony Corp 残響付加装置
WO1995028034A2 (en) * 1994-04-12 1995-10-19 Philips Electronics N.V. Signal amplifier system with improved echo cancellation
WO1995031052A1 (fr) * 1994-05-06 1995-11-16 Ntt Mobile Communications Network Inc. Compensateur d'echos et procede d'estimation de la trajectoire de l'echo
KR960036375A (ko) * 1995-03-09 1996-10-28 이데이 노부유끼 에코 제거 장치
KR970013833A (ko) * 1995-08-11 1997-03-29 김광호 적응형 하이브리드 결합기를 이용한 풀-듀플렉스 통신방법 및 장치

Also Published As

Publication number Publication date
KR20020084724A (ko) 2002-11-11

Similar Documents

Publication Publication Date Title
US7327298B2 (en) Gigabit ethernet line driver and hybrid architecture
US5822426A (en) Balanced hybrid circuit
US7778209B2 (en) Passive echo cancellation device and signal transmission method thereof
US20020063650A1 (en) Switch capacitor circuit and applications thereof
ATE297623T1 (de) Internet-gigabit-ethernet-sender-architektur
EP2538567A1 (en) Coupling arrangement for phantom-mode transmission
JP2013542635A (ja) ファントムモード伝送のための結合構成
US7110531B2 (en) Isolation system with analog communication across an isolation barrier
JP2000315923A (ja) バースト光受信回路
KR100399902B1 (ko) 고속 유선 통신용 액티브 하이브리드 회로
CN102138310A (zh) 信号传输装置
EP0344615B1 (en) Digital 2B1Q transmitter with high precision and linearity time domain response
US7054372B2 (en) Digital transmission line tap circuit
US5126601A (en) Driver and receiver for a differential-signal electrical interface
JP2004537923A (ja) データを伝送するためのラインドライバ
EP1481488B1 (en) TRANSMITTER/RECEIVER FOR BIDIRECTIONAL COMMUNICATIONS
CN115189702B (zh) 以太网发射器的驱动器及以太网发射器
CN110739957B (zh) 单端转差分信号驱动电路
US9048934B1 (en) Voltage mode driver with enhanced transmit hybrid circuit
CN211184172U (zh) 数字阵列麦克风时钟电路
JP3514642B2 (ja) 光受信回路およびそれを用いた光伝送システム
WO2024036025A3 (en) Linear and bandwidth reconfigurable current buffer or amplifier
JP2006157445A (ja) 送信切り換え回路および半導体集積回路
KR100269599B1 (ko) 에코 제거 장치
KR810002002Y1 (ko) 2선식 3진데이터 및 전력전달장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 16