KR0154779B1 - 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터 - Google Patents

Abstract

본 발명은 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터에 관한 것으로, 입력 데이터를 입력받도록 설계된 입력 인터페이스와, 상기 입력 데이터 및 시분할을 이용한 필터 연산 출력값을 저장하고, 필터 연산을 위해 어드레스를 스테이지별로 조정하는 기억부와, 스테이지별 최적화된 필터 계수를 저장하는 제1메모리와, 상기 기억부에 저장되어 있는 스테이지별 데이터와 상기 제1메모리에 저장되어 있는 최적화된 필터 계수를 입력받아 입력된 필터 계수에 의해 스테이지별 데이터를 단지 시프트 및 가산함으로써 필터 연산을 수행하는 연산부와, 상기 연산부를 통해 구해진 이득이 조정된 각 스테이지의 출력값을 데이터 버스를 통해 상기 기억부에 저장시키거나 상기 연산부의 출력 신호와 상기 기억부에 저장되어 있는 데이터를 다음 블록과 인터페이스를 위한 등간격 출력 포맷에 맞추어 출력시키는 버스 인터페이스로 구성되었으며, 필터 연산을 하기 위해 승산기를 사용하지 않고, 필터 계수를 최적화시켜 단지 시프트와 가산만을 하기 위한 배럴 시퍼트 (Barrel Shifter)를 사용하여 필터 연산을 수행함으로써 칩 면적과 필터 연산의 지연 시간을 줄이도록 한 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터에 관한 것이다.

Description

승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터

제1도는 선형 위상 특성을 갖는 디지털 필터의 진폭 특성도이고,

제2도는 일반적인 선형 위상 특성을 갖는 데시메이션 필터(Decimation Filter)의 구성도이고,

제3도는 종래 승산기(Multiplier)를 이용한 멀티-스테이지의 데시메이션 하프 밴드 필터(Decimation Half Band Filter)의 구성도이고,

제4도는 본 발명의 실시예에 따른 승산기-프리(Multiplier-Free)구조의 멀티-스테이지 데시메이션 하프 밴드 필터의 구성도이다.

본 발명은 승산기-프리(Multiplier-Free) 구조의 멀티-스테이지 데시메이션 하프 밴드 필터(Multi-Stage Decimation Half Band Filter)에 관한 것으로서, 더 상세히 말하자면 필터 연산을 하기 위해 승산기를 사용하지 않고, 필터 계수를 최적화시킨 후, 시프트와 가산을 하기 위한 배럴 시프터(Barrel Shifter)를 사용하여 필터 연산을 수행하는 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터에 관한 것이다.

디지털 신호 처리 기술의 진보에 따라서 CDP(Compact Disk Player), LDP(Laser Disk Player), MD(Mini Disk), DCC(Digital Compact Cassette)등 디지털 오디오 기기의 보급이 급증하고 있고, 이러한 디지털 오디오 기기의 보급에 있어서 기기의 고성능화, 소형화, 저가격화와 더불어 기능 다양화 및 시스템에 대한 다양한 추구가 모색되고 있다.

특히, 고해상도(High Resolution) 시스템 구현을 휘한 디지털 필터가 요구됨에 따라 선형 위상(Linear-Phase)특성을 가진 유한 임펄스 응답(FIR; Finite Impulse Response) 구조의 하프 밴드 필터(HBF; Half Band Filter)가 사용되고 있다. 이와 같은 유한 임펄스 응답(FIR) 구조의 하프 밴드 필터는, 선형 위상 특성(필터의 입출력의 위상차가 신호의 주파수에 비례하는 특성)을 갖고 있기 때문에 데이터 전송과 같은 파형 정보를 중요시하는 응용 회로에서 용이하게 사용될 수 있고, 피드백 루프를 필요로 하지 않는 바재귀형(Non-Recursive) 필터이기 때문에 안정성이 보장되는 장점이 있다.

상기 하프 밴드 필터는 크게 아날로그-디지탈 변환기(ADC; Analog-Digital Converter)에서 사용되는 데시메이션(Decimation) 필터와, 디지털 -아날로그 변환기(DAC; Digital-Analog Converter)에서 사용되는 인터폴레이션(Interpolation)필터로 구분된다.

여기서, 일반적인 선형 위상 특성을 갖는 데시메이션 필터(Decimation Filter)는 캐스캐이드(Cascade)형 다단 필터로서, 입력 샘플링 주파수(Sampling Frequency)에 대한 통과 대역(Pass Band)에서 가청 대역(Transition Band) 영역의 비를 감소시키고, 저지 대역(Stop Band)의 이득을 감쇠, 보상하는 구조로 되어 있다.

이하, 첨부된 도면을 참조로 하여 일반적인 선형 위상 특성을 갖는 데시메이션 필터에 대하여 설명하기로 한다.

제2도는 일반적인 선형 위상 특성을 갖는 데시메이션 필터의 구성도이고,

제3도는 종래 승산기(Multiplier)를 이용한 멀티-스테이지의 데시메이션 하프 밴드 필터(Decimtion Half Band Filter)의 구성도이다.

제2도에 도시되어 있듯이, 일반적인 선형 위상 특성을 갖는 데시메이션 필터의 구성은, 입력되는 데이터(IN)의 포맷을 맞추고 압축시키기 위해서 데시메이션 계수(Decimation Factor; M)에 의해 샘플링 주파수를 감소(4Mfs→4fs)시키는 싱크 필터(Sinc Filter; 10)와; 저지 대역(Stop Band)의 이득을 감쇠시키고, 입력되는 샘플링 주파수를 출력 샘플링 주파수로 감소(4Mfs→4fs)시키는 멀티-스테이지 하프 밴드 필터(20)와; 상기 싱크 필터(10)의 베이스밴드(Baseband) 응답에 대한 이득 감쇠를 보상하는 감쇠-보상 필터(30)로 이루어져 있다.

제3도에 도시되어 있듯이, 상기 멀티-스테이지 하프 밴드 필터(20)로서 사용된 종래 승산기(Multiplier)를 이용한 멀티-스테이지의 데시메이션 하프 밴드 필터의 구성은, 상기 싱크 필터(10)로부터 출력되는 데이터(INPUT)를 입력받도록 설계된 입력 인터페이스(40)와; 상기 입력 데이터(INPUT) 및 시분할(Time Sharing)을 이용한 필터 연산 출력값을 저장하고, 필터 연산을 위해 어드레스를 스테이지(Stage)별로 조정하는 기억부(50)와; 스테이지 필터 계수를 기억하는 계수 메모리(60)와; 상기 기억부(50)에 저장되어 있는 스테이지별 데이터와 상기 계수 메모리(60)에 저장되어 있는 필터 계수를 입력받아 시분할을 이용하여 승산 및 가산을 통해 필터 연산을 수행하는 연산부(70); 상기 연산부(70)를 통해 구해진 이득이 조정된 각 스테이지의 출력값을 데이터 버스(DATA BUS)를 통해 상기 기억부(50)에 저장시키거나, 상기 연산부(70)의 출력 신호와 상기 기억부(50)에 저장되어 있는 데이터를 다음 블러과의 인터페이스를 위한 등간격 출력 포맷에 맞추어 출력시키는 버스 인터페이스(80)로 이루어져 있다.

상기 기억부(50)의 구성은, 상기 입력 인터페이스(40)를 통해 입력되는 입력 데이터 및 상기 연산부(70)로부터 출력되는 필터 연산 출력값을 저장할 수 있도록 멀티-스테이지로 분할된 데이터 메모리(51)와; 상기 데이터 메모리(51)의 어드레스를 스테이지별로 조정하는 어드레스 디코더(52)로 이루어져 있다.

상기 연산부(70)의 구성은, 상기 기억부(50)의 데이터 메모리(51)에 저장되어 있는 스테이지별 데이터와 상기 계수 메모리(60)에 저장되어 있는 필터 계수를 입력받아 곱셈 연산을 수행하는 승산기(71)와; 상기 승산기(71)를 통해 출력되는 연산 결과를 계속적으로 누산함으로써 각 스테이지별 연산합을 구하고 트렁케이션(Truncation)하는 누산기(72)로 이루어져 있다.

상기와 같이 구성되어 있는 종래 승산기를 이용한 멀티-스테이지의 데시메이션 하프 밴드 필터는, 상기 싱크 필터(10)에 의해 감소된 샘플링 주파수의 데이터를 입력받아 시분할 방식을 이용함으로써, 상기 데이터 메모리(51)의 스테이지별 분할 및 승산기(71) 공유를 통해 필터 연산을 수행한다.

또, 제1도에 도시된 선형 위상 특성을 갖는 디지털 필터의 진폭 특성도에 나타난 필터 계수 중 기준 계수(Fundamental Coefficient; C4)를 제외한 짝수 계수가 모두 제로(ZERO)로 근사되므로, 제로(ZERO)인 계수와 연산되어지는 데이터를 지정하는 어드레스가 지정되지 않도록 어드레스 디코더(52)에서 어드레스를 조정하며, 데이터 메모리(51)에 저장된 스테이지별로 조정된 데이터와 상기 계수 메모리(60)에 저장된 계수를 상기 연산부(70)의 승산기(71)를 통해서 곱하게 된다. 그리고 상기 누산기(72)를 통해 이러한 시분할에 의한 연산 출력값들의 합을 구하고 트렁케이션하여 상기 버스 인터페이스(80)로 출력하게 된다.

그러나, 상기와 같이 구성되어 있는 승산기를 이용한 멀티-스테이지 데시메이션 하프 밴드 필터를 하드웨어로 구현하는 경우, 승산기(71)의 사용에 따른 칩 면적의 증가와 시분할 방식을 이용하는 것으로 인한 승산기 연산의 지연 시간 증가로 고속 특성을 갖는 승산기가 요구되는데 이에 대응하지 못한다는 문제점이 있다.

따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 필터 연산을 하기 위해 승산기를 사용하지 않고, 필터 계수를 최적화시켜 단지 시프트와 가산만을 하기 위한 배럴 시프터(Barrel Shifter)를 사용하여 필터 연산을 수행함으로써 칩 면적과 필터 연산의 지연 시간을 줄이도록 설계된 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터를 제공하는 데에 있다.

상기의 목적을 달성하기 위한 본 발명의 구성은, 입력 데이터를 입력받도록 설계된 입력 인터페이스와; 상기 입력 데이터 및 시분할을 이용한 필터 연산 출력값을 저장하고, 필터 연산을 위해 어드레스를 스테이지별로 조정하는 기억부와; 스테이지별 최적화된 필터 계수를 저장하는 제1메모리와; 상기 기억부에 저장되어 있는 스테이지별 데이터와 상기 제1메모리에 저장되어 있는 최적화된 필터 계수를 입력받아, 입력된 필터 계수에 의해 스테이지별 데이터를 단지 시프트 및 가산함으로써 필터 연산을 수행하는 연산부와; 상기 연산부를 통해 구해진 이득이 조정된 각 스테이지의 출력값을 데이터 버스를 통해 상기 기억부에 저장시키거나, 상기 연산부의 출력 신호와 상기 기억부에 저장되어 있는 데이터를 다음 블록과의 인터페이스를 위한 등간격 출력 포맷에 맞추어 출력시키는 버스인터페이스로 이루어져 있다.

상기 연산부의 구성은, 상기 기억부에 저장되어 있는 스테이지별 데이터와 상기 제1메모리에 저장되어 있는 최적화된 필터 계수를 입력받아, 입력된 필터 계수에 따라 스테이지별 데이터를 시프트하고 가산하는 제1연산기와; 상기 제1연산기를 통해 출력되는 연산 결과를 계속적으로 누산함으로써 각 스테이지별 연산합을 구하고 트렁케이션(Truncation)하는 제2연산기로 이루어져 있다.

상기 기억부의 구성은, 상기 입력 인터페이스를 통해 입력되는 입력 데이터 및 상기 연산부로부터 출력되는 필터 연산 출력값을 저장할 수 있도록 멀티-스테이지로 분할된 제2메모리와; 상기 제2메모리의 어드레스를 스테이지별로 조정하는 어드레스 디코더로 이루어져 있다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.

제4도는 본 발명의 실시예에 따른 승산기-프리(Multiplier-Free) 구조의 멀티-스테이지 데시메이션 하프 밴드 필터의 구성도이다.

제4도에 도시되어 있듯이, 본 발명의 실시예에 따른 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터의 구성은, 입력 데이터(INPUT)를 입력받도록 설계된 입력 인터페이스(40)와; 상기 입력 데이터(INPUT) 및 시분할을 이용한 필터 연산 출력값을 저장하고, 필터 연산을 위해 어드레스를 스테이지별로 조정하는 기억부(50)와; 스테이지별 최적화된 필터 계수를 저장하는 최적 계수 메모리(90)와; 상기 기억부(50)에 저장되어 있는 스테이지별 데이터와 상기 최적 계수 메모리(90)에 저장되어 있는 최적화된 필터 계수를 입력받아, 입력된 필터 계수에 의해 스테이지별 데이터를 단지 시프트 및 가산함으로써 필터 연산을 수행하는 연산부(100)와; 상기 연산부(100)를 통해 구해진 이득이 조정된 각 스테이지의 출력값을 데이터 버스(DATA BUS)를 통해 상기 기억부(50)에 저장시키거나, 상기 연산부(100)의 출력 신호와 상기 기억부(50)에 저장되어 있는 데이터를 다음 블록과의 인터페이스를 위한 등간격 출력 포맷에 맞추어 출력시키는 버스 인터페이스(80)로 이루어져 있다.

상기 연산부(100)의 구성은, 상기 기억부(50)에 저장되어 있는 스테이지별 데이터와 상기 최적 계수 메모리(90)에 저장되어 있는 최적화된 필터 계수를 입력받아, 입력된 필터 계수에 따라 스테이지별 데이터를 시프트하고, 가산하는 배럴 시프터(101)와; 상기 배럴 시프터(101)를 통해 출력되는 연산 결과를 계속적으로 누산함으로써 각 스테이지별 연산합을 구하고 트렁케이션(Truncation)하는 누산기(102)로 이루어져 있다.

상기 기억부(50)의 구성은, 상기 입력 인터페이스(40)를 통해 입력되는 입력 데이터 및 상기 연산부(100)로부터 출력되는 필터 연산 출력값을 저장할 수 있도록 멀티-스테이지로 분할된 데이터 메모리(51)와; 상기 데이터 메모리(51)의 스테이지별로 조정하는 어드레스 디코더(52)로 이루어져 있다.

상기와 같이 이루어져 있는 본 발명의 실시예에 따른 승산기-프리 구종의 멀티-스테이지 데시메이션 하프 밴드 필터의 동작은 다음과 같다.

본 발명의 실시예에 따른 승산기-프리 구종의 멀티-스테이지 데시메이션 하프 밴드 필터는, 디지털 오디오 시스템에서 시그마-델타 변조기(Sigma-Delta Modulator)를 이용한 오버샘플도 아날로그-디지탈 변환기(ADC)에 사용되는 선형 위상 특성을 갖는 데시메이션 필터의 구성 요소 중 멀티-스테이지 데시메이션 하트 밴드 필터에 관한 것이다.

상기 본 발명의 실시예에 따른 승산기-프리 구조의 멀티-스테이지 데시메이션 하트 밴드 필터는, 입력되는 데이터의 포맷을 맞추고 압축시키기 위해서 사용되는 싱크 필터에 의해 감소된 샘플링 주파수의 데이터를 입력받아, 시분할 방식을 이용하여 상기 데이터 메모리(51)의 스테이지별 분할 및 상기 배럴 시프터(101)의 공유를 통해 멀티-스테이지 연산을 수행한다.

앞에서 설명한 것처럼, 제1도에 도시된 선형 위상 특성을 갖는 디지털 필터의 진폭 특성도에 나타난 필터 계수 중 기준 계수(C4)를 제외한 짝수 계수가 모두 제로(ZERO)로 근사되므로, 제로(ZERO)인 계수와 연산되어지는 데이터를 지정하는 어드레스가 선택되지 않도록 어드레스 디코더(52)에서 어드레스를 조정하며, 스테이지별로 조정된 데이터 메모리(51)의 데이터는 최적 계수 메모리(90)에 저장된 최적 계수만큼 상기 배럴 시프터(101)를 통해서 데이터를 시프트하고 더하게 된다.

그리고, 시분할에 의한 스테이지별 최종 연산값은 상기 배럴 시프터(101)의 출력값을 누적시키고 트렁케이션하는 누산기(102)에 의해 연산되어 출력된다. 이 최종 출력값은 버스 인터페이스(80)에 입력되어 다음 스테이지의 입력 데이터로서 상기 데이터 메모리(51)에 저장되기도 하고, 다음단 감쇠-보상 필터의 샘플링 주파수에 동기되도록 출력되기도 한다.

따라서, 상기와 같이 동작하는 본 발명의 실시예에 따른 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터의 효과는, 필터 연산을 하기 위해 승산기를 사용하지 않고, 필터 계수를 최적화시켜 단지 시프트와 가산만을 하기 위한 배럴 시프터(Barrel Shifter)를 사용하여 필터 연산을 수행함으로써 칩 면적과 필터 연산 지연 시간을 줄이도록한 것이다.

Claims (3)

1. 입력 데이터를 입력받도록 설계된 입력 인터페이스와; 상기 입력 데이터 및 시분할을 이용한 필터 연산 출력값을 저장하고, 필터 연산을 위해 어드레스를 스테이지별로 조정하는 기억부와; 스테이지별 최적화된 필터 계수를 저장하는 제1메모리와; 상기 기억부에 저장되어 있는 스테이지별 데이터와 상기 제1메모리에 저장되어 있는 최적화된 필터 계수를 입력받아, 입력된 필터 계수에 의해 스테이지별 데이터를 단지 시프트 및 가산함으로써 필터 연산을 수행하는 연산부와; 상기 연산부를 통해 구해진 이득이 조정된 각 스테이지의 출력값을 데이터 버스를 통해 상기 기억부에 저장시키거나, 상기 연산부의 출력 신호와 상기 기억부에 저장되어 있는 데이터를 다음 블록과의 인터페이스를 위한 등간격 출력 포맷에 맞추어 출력시키는 버스 인터페이스를 포함하여 이루어져 있는 것을 특징으로 하는 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터.
2. 제1항에 있어서, 상기 연산부는, 상기 기억부에 저장되어 있는 스테이지별 데이터와 상기 제1메모리에 저장되어 있는 최적화된 필터 계수를 입력받아, 입력된 필터 계수에 따라 스테이지별 데이터를 시프트하고 가산하는 배럴 시프터와; 상기 배럴 시프터를 통해 출력되는 연산 결과를 계속적으로 누산함으로써 각 스테이지별 연산합을 구하고 트렁케이션(Truncation)하는 누산기를 포함하여 이루어져 있는 것을 특징으로 하는 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터.
3. 입력되는 데이터의 포맷을 맞추고 압축시키기 위해서 데시메이션 계수에 의해 샘플링 주파수를 감소시키는 싱크 필터와; 승산기를 사용하지 않고, 필터 계수를 최적화시켜 단지 시프트와 가산만을 하기 위한 배럴 시프터(Barrel Shifter)를 사용하여 필터 연산을 수행함으로써 저지 대역(Stop Band)의 이득을 감쇠시키고, 입력되는 샘플링 주파수를 출력 샘플링 주파수로 감소시키는 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터와; 상기 싱크 필터의 베이스밴드(Baseband) 응답에 대한 이득 감쇠를 보상하는 감쇠-보상 필터를 포함하여 이루어져 있는 것을 특징으로 하는 선형 위상 특성을 갖는 데시메이션 필터.