JPS60261210A - デイジタルフイルタ回路 - Google Patents
デイジタルフイルタ回路Info
- Publication number
- JPS60261210A JPS60261210A JP11783984A JP11783984A JPS60261210A JP S60261210 A JPS60261210 A JP S60261210A JP 11783984 A JP11783984 A JP 11783984A JP 11783984 A JP11783984 A JP 11783984A JP S60261210 A JPS60261210 A JP S60261210A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- filter
- limit cycle
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタルフィルタに関し、特に巡回形ＣＩＩ
Ｒ形）ディジタルフィルタに適用して最適な−ものであ
る。
Ｒ形）ディジタルフィルタに適用して最適な−ものであ
る。
背景技術とその問題点
ディジタルフィルタ（特に巡回形ディジタルフィルタ）
では、入力信号が無いのに、フィルタのｆ。
では、入力信号が無いのに、フィルタのｆ。
（極）の付近で出力に微少レベルの発振が生じる所謂リ
ミットサイクルの問題がある。これは、ディジタルフィ
ルタの乗算部において乗係数が１に近い値（０，９９９
・−一−−−−・・・・−−−−、）で入力が零に近い
値となったとき、演算器が有限語長であるために演算過
程の丸めや切り捨てにより乗係数が１と実質的に等価に
なり、正帰還によって発振が生じることが一因であると
考えられる。
ミットサイクルの問題がある。これは、ディジタルフィ
ルタの乗算部において乗係数が１に近い値（０，９９９
・−一−−−−・・・・−−−−、）で入力が零に近い
値となったとき、演算器が有限語長であるために演算過
程の丸めや切り捨てにより乗係数が１と実質的に等価に
なり、正帰還によって発振が生じることが一因であると
考えられる。
特開昭５５−７１３１５号明細書においては、ディジタ
ルフィルタへの入力が零になったことを検出して入力デ
ータとして所定の直流基準電圧（オフセント）を与える
ようにしたリミ・ントサイクルの低減方式が提案されて
いる。この方式はリミットサイクル低減には有効である
が、オフセット人力により演算器においてオーバーフロ
ーが生じ易くなり、従ってフィルタが処理できる信号の
ダイナミックレンジが狭くなる問題がある。
ルフィルタへの入力が零になったことを検出して入力デ
ータとして所定の直流基準電圧（オフセント）を与える
ようにしたリミ・ントサイクルの低減方式が提案されて
いる。この方式はリミットサイクル低減には有効である
が、オフセット人力により演算器においてオーバーフロ
ーが生じ易くなり、従ってフィルタが処理できる信号の
ダイナミックレンジが狭くなる問題がある。
発明の目的
本発明は上述の問題にかんがみてなされたものであって
、フィルタ特性及びダイナミックレンジに悪影響を及ぼ
すことなくリミットサイクルを防止できる方式を提供す
ることを目的とする。
、フィルタ特性及びダイナミックレンジに悪影響を及ぼ
すことなくリミットサイクルを防止できる方式を提供す
ることを目的とする。
発明の概要
本発明によるディジタルフィルタ回路は、はぼｆｓ／２
の信号（ｆｓはサンプリング周波数）を入力に加算して
から演算処理を行うようにしたものであって、この構成
により、フィルタの特性やグイナミソクレンジに影響を
与えずに、リミットサイクルの発生を防止することがで
きる。
の信号（ｆｓはサンプリング周波数）を入力に加算して
から演算処理を行うようにしたものであって、この構成
により、フィルタの特性やグイナミソクレンジに影響を
与えずに、リミットサイクルの発生を防止することがで
きる。
実施例
以下本発明を実施例に基づいて説明する。
第１図はＩＩＲ（巡回形）ディジクルフィルタを持った
本発明の実施例のディジタル信号処理系のブロック図で
ある。第１図において、入力信号はＡ／Ｄ変換器１でデ
ィジタル信号に変換されてから、ＩＩＲディジタルフィ
ルタ４において周波数−振巾特性についての操作を受け
、Ｄ／Ａ変換器７に導出される。リミットサイクルの発
生を防止するために、フィルタ４０入力側において第２
図の波形図に示すような１サンプル周期Ｔ＝（１／ｆｓ
、 ｆｓはサンプリング周波数）毎に交互に＋ａ、−ａ
となる信号（アナログでは点線で示すような周波数ｆｓ
／２で振巾±ａの正弦波）を、リミットサイクル防止信
号発生器５から加算器３を通じて印加する。このように
すると、無人力時でも一定振巾の入力値がフィルタ４に
おいて演算されるから、演算過程での切り捨てまたは丸
め誤差のために微少入力時に乗算係数値が設定値を保て
なくなるごとに起因して発生するリミットサイクルを防
止することができる。
本発明の実施例のディジタル信号処理系のブロック図で
ある。第１図において、入力信号はＡ／Ｄ変換器１でデ
ィジタル信号に変換されてから、ＩＩＲディジタルフィ
ルタ４において周波数−振巾特性についての操作を受け
、Ｄ／Ａ変換器７に導出される。リミットサイクルの発
生を防止するために、フィルタ４０入力側において第２
図の波形図に示すような１サンプル周期Ｔ＝（１／ｆｓ
、 ｆｓはサンプリング周波数）毎に交互に＋ａ、−ａ
となる信号（アナログでは点線で示すような周波数ｆｓ
／２で振巾±ａの正弦波）を、リミットサイクル防止信
号発生器５から加算器３を通じて印加する。このように
すると、無人力時でも一定振巾の入力値がフィルタ４に
おいて演算されるから、演算過程での切り捨てまたは丸
め誤差のために微少入力時に乗算係数値が設定値を保て
なくなるごとに起因して発生するリミットサイクルを防
止することができる。
リミットサイクル防止信号のレベルａは入力ディジタル
デークのフルビットよりも４ビット程度小さい値が好ま
しい。
デークのフルビットよりも４ビット程度小さい値が好ま
しい。
Ａ ／ Ｄ ｆｉ 換部のアンチェリアシングフィルタ
によりｆｓ／２の近傍の帯域における信号成分は本来含
まれていないから、ｆｓ／２信号を加えることによって
Ｓ／Ｎが劣化することは無い。また処理すべき信号帯域
を外れた部分にリミットサイクル防止信号を挿入するの
で、処理系のグイナミソクレンジには全く影響が住じな
い。更に、入力信号のレベルに関係無く定常的にｆｓ／
２の信号を挿入するので、入力信号レベルが零になった
ことを検出する検出器などは不要であって、回路構成は
簡単である。
によりｆｓ／２の近傍の帯域における信号成分は本来含
まれていないから、ｆｓ／２信号を加えることによって
Ｓ／Ｎが劣化することは無い。また処理すべき信号帯域
を外れた部分にリミットサイクル防止信号を挿入するの
で、処理系のグイナミソクレンジには全く影響が住じな
い。更に、入力信号のレベルに関係無く定常的にｆｓ／
２の信号を挿入するので、入力信号レベルが零になった
ことを検出する検出器などは不要であって、回路構成は
簡単である。
リミットサイクル防止信号発生器５は、１サンプル周期
毎に＋ａ、−ａのレベルに相当するディジタル信号を交
互に発生するＲ６Ｍ回路のようなディジタル符号発生器
であってよく、極めて簡単な論理回路で実現できる。ま
たディジタルフィルタ４を高速乗算器とＲＡＭ及びＣＰ
Ｕで構成して、マイクロプログラムでフィルタ演算を行
うような場合には、マイクロプログラムにリミットサイ
クル防止信号を加えるための簡単な演算ステップを追加
すればよく、この場合にはハードウェアの追加は不要で
ある。
毎に＋ａ、−ａのレベルに相当するディジタル信号を交
互に発生するＲ６Ｍ回路のようなディジタル符号発生器
であってよく、極めて簡単な論理回路で実現できる。ま
たディジタルフィルタ４を高速乗算器とＲＡＭ及びＣＰ
Ｕで構成して、マイクロプログラムでフィルタ演算を行
うような場合には、マイクロプログラムにリミットサイ
クル防止信号を加えるための簡単な演算ステップを追加
すればよく、この場合にはハードウェアの追加は不要で
ある。
フィルタ４の出力にはｆｓ／２の信号が付加された状態
となるが、これはＤ／Ａ変換器７の後に通常挿入される
アンチェリアシングフィルタ （ｆｓ／２以上の折り返
し成分をカットするローパスフィルタ）によって除去さ
れる。このアンチェリアシングフィルタでのｆｓ／２に
おける減衰量が問題となる場合には、第１図の如く後段
処理回路６をフィルタ４の出力に挿入してｆｓ／２成分
を完全に除去するようにしてもよい。
となるが、これはＤ／Ａ変換器７の後に通常挿入される
アンチェリアシングフィルタ （ｆｓ／２以上の折り返
し成分をカットするローパスフィルタ）によって除去さ
れる。このアンチェリアシングフィルタでのｆｓ／２に
おける減衰量が問題となる場合には、第１図の如く後段
処理回路６をフィルタ４の出力に挿入してｆｓ／２成分
を完全に除去するようにしてもよい。
後段処理回路６は、例えば１サンプル周期の遅延器６ａ
、ゲイン１のバッファ−６ｂを含むフィードフォワード
路及び加算器６Ｃから成り、その伝達関数はＦ（Ｚ）
＝ １ ＋ Ｚ−’で、周波数特性は第３図に示すよう
にｆｓ／２において無限大減衰量を示す。
、ゲイン１のバッファ−６ｂを含むフィードフォワード
路及び加算器６Ｃから成り、その伝達関数はＦ（Ｚ）
＝ １ ＋ Ｚ−’で、周波数特性は第３図に示すよう
にｆｓ／２において無限大減衰量を示す。
ところがこのような後段処理回路６を挿入すると、ｆｓ
／２以下の伝達帯域で周波数特性に影響が生じる（高域
が落らる）ので、これを補償するために逆関数の伝達特
性ｃ（Ｚ） −１／（１＋ ｚ−’ ）を持つ前段処理
回路２．をＡ／Ｄ変換器１の出力側に挿入する。この前
段処理回路２は、１サンプル周期の遅延器２ａ、ゲイン
−１のバッファー２ｂを含むフィードバック路及び加算
器２Ｃで構成され、その周波数特性は第３図に示すよう
にｌ ＋ ＺＴＩの逆特性となる。従って前段処理回路
２と後段処理回路６とで、Ｆ （Ｚ） ・Ｇ（Ｚ）＝１
となって周波数特性への影響は全くなくなる。
／２以下の伝達帯域で周波数特性に影響が生じる（高域
が落らる）ので、これを補償するために逆関数の伝達特
性ｃ（Ｚ） −１／（１＋ ｚ−’ ）を持つ前段処理
回路２．をＡ／Ｄ変換器１の出力側に挿入する。この前
段処理回路２は、１サンプル周期の遅延器２ａ、ゲイン
−１のバッファー２ｂを含むフィードバック路及び加算
器２Ｃで構成され、その周波数特性は第３図に示すよう
にｌ ＋ ＺＴＩの逆特性となる。従って前段処理回路
２と後段処理回路６とで、Ｆ （Ｚ） ・Ｇ（Ｚ）＝１
となって周波数特性への影響は全くなくなる。
ＩＩＲディジタルフィルタ４としては、第４図の標準型
、第５図の結合型などのほか、これらの縦続接続等種々
の構成が可能である。なお、これらの構成において、Ｚ
−１は１サンプル周期の遅延器でＡ＋ 、Ｂ＋ 、Ｂ２
、Ｇ＋ 、Ｇ２などは係数乗算器である。
、第５図の結合型などのほか、これらの縦続接続等種々
の構成が可能である。なお、これらの構成において、Ｚ
−１は１サンプル周期の遅延器でＡ＋ 、Ｂ＋ 、Ｂ２
、Ｇ＋ 、Ｇ２などは係数乗算器である。
また第４図のような標準型の変形として第６図のような
構成をとることがある。この構成では出力段のＺ−１（
遅延器）、Ｋ２（乗算器）から成る要素が第１図の後段
処理回路６と同一構成であり、しかも乗係数に２を＋１
としても支障のない場合があるので、この場合には後段
処理回路６とフィルタ要素とを兼用することができる。
構成をとることがある。この構成では出力段のＺ−１（
遅延器）、Ｋ２（乗算器）から成る要素が第１図の後段
処理回路６と同一構成であり、しかも乗係数に２を＋１
としても支障のない場合があるので、この場合には後段
処理回路６とフィルタ要素とを兼用することができる。
このに２、Ｚ−１のブロックはフィルタの周波数特性を
決める１要素であって、第１図のようにリミットサイク
ル防止用のｆｓ／２成分を抑圧するために後から挿入す
るものでないから、この場合前段処理回路２に対応する
ものは不要である。
決める１要素であって、第１図のようにリミットサイク
ル防止用のｆｓ／２成分を抑圧するために後から挿入す
るものでないから、この場合前段処理回路２に対応する
ものは不要である。
なお実施例では、リミットサイクル防止信号としてディ
ジタル信号を用いているが、アナログ信号をＡ／Ｄ変換
前に加算してもよい。また伝送信号帯域を妨害しなけれ
ば、ｆｓ／２の近傍の帯域に加算することができる。
ジタル信号を用いているが、アナログ信号をＡ／Ｄ変換
前に加算してもよい。また伝送信号帯域を妨害しなけれ
ば、ｆｓ／２の近傍の帯域に加算することができる。
発明の効果
本発明は上述の如く、はぼ−ｆｓ／２のリミットサイク
ル防止信号を人力に加算するように構成したので、人力
が零近いときに演算過程の切り捨てや丸めによって乗係
数が１となって発振が生ずるのを、簡単な手段で、しか
も処理信号のＳ／Ｎや処理系のグイナミソクレンジに悪
影響を与えずに防止することができる。従って零に近い
微小な入力まで処理することができてグイナミソクレン
ジの拡大を図ることが可能と、なり、またグイナミソク
レンジを一定とするならば、逆に演算語長はより短くて
もよく、ハードウェアの簡素化が図れる。
ル防止信号を人力に加算するように構成したので、人力
が零近いときに演算過程の切り捨てや丸めによって乗係
数が１となって発振が生ずるのを、簡単な手段で、しか
も処理信号のＳ／Ｎや処理系のグイナミソクレンジに悪
影響を与えずに防止することができる。従って零に近い
微小な入力まで処理することができてグイナミソクレン
ジの拡大を図ることが可能と、なり、またグイナミソク
レンジを一定とするならば、逆に演算語長はより短くて
もよく、ハードウェアの簡素化が図れる。
第１図は本発明の一実施例を示すディジタルフィルタ回
路のブロック図、第２図はりミントサイクル防止信号の
波形図、第３図は前段処理回路及 “び後段処理回路の
周波数特性グラフ、第４図〜第６図は第１図のディジタ
ルフィルタの各種の例を示すブロック回路図である。 なお図面に用いられた符号において、 １−−−−−−−−−−−− Ａ／Ｄ変換器２−−−−
−−−一 前段処理回路 ４−−−−− −一−ディジクルフィルタ５−−−−−
−−−一−リミットサイクル防止信号発生器 ６−−−−−−−−−−後段処理回路 ７−−−−−−−−−−−Ｄ ／ Ａ変換器である。 代理人 土星 勝 常包芳男
路のブロック図、第２図はりミントサイクル防止信号の
波形図、第３図は前段処理回路及 “び後段処理回路の
周波数特性グラフ、第４図〜第６図は第１図のディジタ
ルフィルタの各種の例を示すブロック回路図である。 なお図面に用いられた符号において、 １−−−−−−−−−−−− Ａ／Ｄ変換器２−−−−
−−−一 前段処理回路 ４−−−−− −一−ディジクルフィルタ５−−−−−
−−−一−リミットサイクル防止信号発生器 ６−−−−−−−−−−後段処理回路 ７−−−−−−−−−−−Ｄ ／ Ａ変換器である。 代理人 土星 勝 常包芳男
Claims (1)
- はぼｆｓ／２の信号（ｆｓはサンプリング周波数）を入
力に加算してから演算処理を行うようにしたディジタル
フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117839A JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117839A JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60261210A true JPS60261210A (ja) | 1985-12-24 |
| JPH0622315B2 JPH0622315B2 (ja) | 1994-03-23 |
Family
ID=14721533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117839A Expired - Lifetime JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622315B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251813A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 巡回形ディジタルフィルタ |
| JPH0239717A (ja) * | 1988-07-29 | 1990-02-08 | Nec Corp | 巡回型ディジタルフィルタ |
| JPH0311813A (ja) * | 1989-06-08 | 1991-01-21 | Kenwood Corp | ディジタルフィルタ |
| JPH03255721A (ja) * | 1990-03-06 | 1991-11-14 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型量子化装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631215A (en) * | 1979-08-24 | 1981-03-30 | Toshiba Corp | Cyclic type digital filter |
| JPS6032423A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | デイジタルフイルタ |
-
1984
- 1984-06-08 JP JP59117839A patent/JPH0622315B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631215A (en) * | 1979-08-24 | 1981-03-30 | Toshiba Corp | Cyclic type digital filter |
| JPS6032423A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | デイジタルフイルタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251813A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 巡回形ディジタルフィルタ |
| JPH0239717A (ja) * | 1988-07-29 | 1990-02-08 | Nec Corp | 巡回型ディジタルフィルタ |
| JPH0311813A (ja) * | 1989-06-08 | 1991-01-21 | Kenwood Corp | ディジタルフィルタ |
| JPH03255721A (ja) * | 1990-03-06 | 1991-11-14 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型量子化装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622315B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591864B2 (ja) | ディジタルフィルタ | |
| EP0007729A1 (en) | Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform | |
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| JPH0629786A (ja) | デジタル・インターポレーション用低精度ｆｉｒフィルタ | |
| US4920507A (en) | Recursive digital filter with less no-signal noise | |
| EP0146963A2 (en) | Iir digital filter | |
| JPH0514195A (ja) | デイジタル／アナログ変換装置 | |
| JPH08508374A (ja) | デシメーション・フィルター | |
| JPS60261210A (ja) | デイジタルフイルタ回路 | |
| JP2647967B2 (ja) | ディジタルフィルタ | |
| KR970001312B1 (ko) | 비트 직렬 신호 스케일링 장치 및 디지탈 신호 진폭 제어 시스템 | |
| JPH08172343A (ja) | Ｉｉｒ型ディジタルフィルタの構成方法 | |
| KR102667990B1 (ko) | 곱셈 연산 근사화 능력이 있는 필터 및 방법 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JP2825232B2 (ja) | 巡回形ディジタルフィルタ | |
| JPH07312554A (ja) | Ｄ／ａ変換装置 | |
| JPH05314656A (ja) | オーバーサンプリング・ディジタル・フィルタ | |
| JPH10107589A (ja) | デジタルフィルタ | |
| JP2000299622A (ja) | デジタルフィルタのノイズ抑制方式 | |
| JP3222611B2 (ja) | 演算器 | |
| JP2540757B2 (ja) | デシメ―ション用ディジタルフィルタ回路 | |
| WO2006100967A1 (ja) | デジタルフィルタ | |
| JPS6337974B2 (ja) | ||
| JPS6337977B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |