JPS60261210A - デイジタルフイルタ回路 - Google Patents
デイジタルフイルタ回路Info
- Publication number
- JPS60261210A JPS60261210A JP11783984A JP11783984A JPS60261210A JP S60261210 A JPS60261210 A JP S60261210A JP 11783984 A JP11783984 A JP 11783984A JP 11783984 A JP11783984 A JP 11783984A JP S60261210 A JPS60261210 A JP S60261210A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- filter
- limit cycle
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタルフィルタに関し、特に巡回形CII
R形)ディジタルフィルタに適用して最適な−ものであ
る。
R形)ディジタルフィルタに適用して最適な−ものであ
る。
背景技術とその問題点
ディジタルフィルタ(特に巡回形ディジタルフィルタ)
では、入力信号が無いのに、フィルタのf。
では、入力信号が無いのに、フィルタのf。
(極)の付近で出力に微少レベルの発振が生じる所謂リ
ミットサイクルの問題がある。これは、ディジタルフィ
ルタの乗算部において乗係数が1に近い値(0,999
・−一−−−−・・・・−−−−、)で入力が零に近い
値となったとき、演算器が有限語長であるために演算過
程の丸めや切り捨てにより乗係数が1と実質的に等価に
なり、正帰還によって発振が生じることが一因であると
考えられる。
ミットサイクルの問題がある。これは、ディジタルフィ
ルタの乗算部において乗係数が1に近い値(0,999
・−一−−−−・・・・−−−−、)で入力が零に近い
値となったとき、演算器が有限語長であるために演算過
程の丸めや切り捨てにより乗係数が1と実質的に等価に
なり、正帰還によって発振が生じることが一因であると
考えられる。
特開昭55−71315号明細書においては、ディジタ
ルフィルタへの入力が零になったことを検出して入力デ
ータとして所定の直流基準電圧(オフセント)を与える
ようにしたリミ・ントサイクルの低減方式が提案されて
いる。この方式はリミットサイクル低減には有効である
が、オフセット人力により演算器においてオーバーフロ
ーが生じ易くなり、従ってフィルタが処理できる信号の
ダイナミックレンジが狭くなる問題がある。
ルフィルタへの入力が零になったことを検出して入力デ
ータとして所定の直流基準電圧(オフセント)を与える
ようにしたリミ・ントサイクルの低減方式が提案されて
いる。この方式はリミットサイクル低減には有効である
が、オフセット人力により演算器においてオーバーフロ
ーが生じ易くなり、従ってフィルタが処理できる信号の
ダイナミックレンジが狭くなる問題がある。
発明の目的
本発明は上述の問題にかんがみてなされたものであって
、フィルタ特性及びダイナミックレンジに悪影響を及ぼ
すことなくリミットサイクルを防止できる方式を提供す
ることを目的とする。
、フィルタ特性及びダイナミックレンジに悪影響を及ぼ
すことなくリミットサイクルを防止できる方式を提供す
ることを目的とする。
発明の概要
本発明によるディジタルフィルタ回路は、はぼfs/2
の信号(fsはサンプリング周波数)を入力に加算して
から演算処理を行うようにしたものであって、この構成
により、フィルタの特性やグイナミソクレンジに影響を
与えずに、リミットサイクルの発生を防止することがで
きる。
の信号(fsはサンプリング周波数)を入力に加算して
から演算処理を行うようにしたものであって、この構成
により、フィルタの特性やグイナミソクレンジに影響を
与えずに、リミットサイクルの発生を防止することがで
きる。
実施例
以下本発明を実施例に基づいて説明する。
第1図はIIR(巡回形)ディジクルフィルタを持った
本発明の実施例のディジタル信号処理系のブロック図で
ある。第1図において、入力信号はA/D変換器1でデ
ィジタル信号に変換されてから、IIRディジタルフィ
ルタ4において周波数−振巾特性についての操作を受け
、D/A変換器7に導出される。リミットサイクルの発
生を防止するために、フィルタ40入力側において第2
図の波形図に示すような1サンプル周期T=(1/fs
、 fsはサンプリング周波数)毎に交互に+a、−a
となる信号(アナログでは点線で示すような周波数fs
/2で振巾±aの正弦波)を、リミットサイクル防止信
号発生器5から加算器3を通じて印加する。このように
すると、無人力時でも一定振巾の入力値がフィルタ4に
おいて演算されるから、演算過程での切り捨てまたは丸
め誤差のために微少入力時に乗算係数値が設定値を保て
なくなるごとに起因して発生するリミットサイクルを防
止することができる。
本発明の実施例のディジタル信号処理系のブロック図で
ある。第1図において、入力信号はA/D変換器1でデ
ィジタル信号に変換されてから、IIRディジタルフィ
ルタ4において周波数−振巾特性についての操作を受け
、D/A変換器7に導出される。リミットサイクルの発
生を防止するために、フィルタ40入力側において第2
図の波形図に示すような1サンプル周期T=(1/fs
、 fsはサンプリング周波数)毎に交互に+a、−a
となる信号(アナログでは点線で示すような周波数fs
/2で振巾±aの正弦波)を、リミットサイクル防止信
号発生器5から加算器3を通じて印加する。このように
すると、無人力時でも一定振巾の入力値がフィルタ4に
おいて演算されるから、演算過程での切り捨てまたは丸
め誤差のために微少入力時に乗算係数値が設定値を保て
なくなるごとに起因して発生するリミットサイクルを防
止することができる。
リミットサイクル防止信号のレベルaは入力ディジタル
デークのフルビットよりも4ビット程度小さい値が好ま
しい。
デークのフルビットよりも4ビット程度小さい値が好ま
しい。
A / D fi 換部のアンチェリアシングフィルタ
によりfs/2の近傍の帯域における信号成分は本来含
まれていないから、fs/2信号を加えることによって
S/Nが劣化することは無い。また処理すべき信号帯域
を外れた部分にリミットサイクル防止信号を挿入するの
で、処理系のグイナミソクレンジには全く影響が住じな
い。更に、入力信号のレベルに関係無く定常的にfs/
2の信号を挿入するので、入力信号レベルが零になった
ことを検出する検出器などは不要であって、回路構成は
簡単である。
によりfs/2の近傍の帯域における信号成分は本来含
まれていないから、fs/2信号を加えることによって
S/Nが劣化することは無い。また処理すべき信号帯域
を外れた部分にリミットサイクル防止信号を挿入するの
で、処理系のグイナミソクレンジには全く影響が住じな
い。更に、入力信号のレベルに関係無く定常的にfs/
2の信号を挿入するので、入力信号レベルが零になった
ことを検出する検出器などは不要であって、回路構成は
簡単である。
リミットサイクル防止信号発生器5は、1サンプル周期
毎に+a、−aのレベルに相当するディジタル信号を交
互に発生するR6M回路のようなディジタル符号発生器
であってよく、極めて簡単な論理回路で実現できる。ま
たディジタルフィルタ4を高速乗算器とRAM及びCP
Uで構成して、マイクロプログラムでフィルタ演算を行
うような場合には、マイクロプログラムにリミットサイ
クル防止信号を加えるための簡単な演算ステップを追加
すればよく、この場合にはハードウェアの追加は不要で
ある。
毎に+a、−aのレベルに相当するディジタル信号を交
互に発生するR6M回路のようなディジタル符号発生器
であってよく、極めて簡単な論理回路で実現できる。ま
たディジタルフィルタ4を高速乗算器とRAM及びCP
Uで構成して、マイクロプログラムでフィルタ演算を行
うような場合には、マイクロプログラムにリミットサイ
クル防止信号を加えるための簡単な演算ステップを追加
すればよく、この場合にはハードウェアの追加は不要で
ある。
フィルタ4の出力にはfs/2の信号が付加された状態
となるが、これはD/A変換器7の後に通常挿入される
アンチェリアシングフィルタ (fs/2以上の折り返
し成分をカットするローパスフィルタ)によって除去さ
れる。このアンチェリアシングフィルタでのfs/2に
おける減衰量が問題となる場合には、第1図の如く後段
処理回路6をフィルタ4の出力に挿入してfs/2成分
を完全に除去するようにしてもよい。
となるが、これはD/A変換器7の後に通常挿入される
アンチェリアシングフィルタ (fs/2以上の折り返
し成分をカットするローパスフィルタ)によって除去さ
れる。このアンチェリアシングフィルタでのfs/2に
おける減衰量が問題となる場合には、第1図の如く後段
処理回路6をフィルタ4の出力に挿入してfs/2成分
を完全に除去するようにしてもよい。
後段処理回路6は、例えば1サンプル周期の遅延器6a
、ゲイン1のバッファ−6bを含むフィードフォワード
路及び加算器6Cから成り、その伝達関数はF(Z)
= 1 + Z−’で、周波数特性は第3図に示すよう
にfs/2において無限大減衰量を示す。
、ゲイン1のバッファ−6bを含むフィードフォワード
路及び加算器6Cから成り、その伝達関数はF(Z)
= 1 + Z−’で、周波数特性は第3図に示すよう
にfs/2において無限大減衰量を示す。
ところがこのような後段処理回路6を挿入すると、fs
/2以下の伝達帯域で周波数特性に影響が生じる(高域
が落らる)ので、これを補償するために逆関数の伝達特
性c(Z) −1/(1+ z−’ )を持つ前段処理
回路2.をA/D変換器1の出力側に挿入する。この前
段処理回路2は、1サンプル周期の遅延器2a、ゲイン
−1のバッファー2bを含むフィードバック路及び加算
器2Cで構成され、その周波数特性は第3図に示すよう
にl + ZTIの逆特性となる。従って前段処理回路
2と後段処理回路6とで、F (Z) ・G(Z)=1
となって周波数特性への影響は全くなくなる。
/2以下の伝達帯域で周波数特性に影響が生じる(高域
が落らる)ので、これを補償するために逆関数の伝達特
性c(Z) −1/(1+ z−’ )を持つ前段処理
回路2.をA/D変換器1の出力側に挿入する。この前
段処理回路2は、1サンプル周期の遅延器2a、ゲイン
−1のバッファー2bを含むフィードバック路及び加算
器2Cで構成され、その周波数特性は第3図に示すよう
にl + ZTIの逆特性となる。従って前段処理回路
2と後段処理回路6とで、F (Z) ・G(Z)=1
となって周波数特性への影響は全くなくなる。
IIRディジタルフィルタ4としては、第4図の標準型
、第5図の結合型などのほか、これらの縦続接続等種々
の構成が可能である。なお、これらの構成において、Z
−1は1サンプル周期の遅延器でA+ 、B+ 、B2
、G+ 、G2などは係数乗算器である。
、第5図の結合型などのほか、これらの縦続接続等種々
の構成が可能である。なお、これらの構成において、Z
−1は1サンプル周期の遅延器でA+ 、B+ 、B2
、G+ 、G2などは係数乗算器である。
また第4図のような標準型の変形として第6図のような
構成をとることがある。この構成では出力段のZ−1(
遅延器)、K2(乗算器)から成る要素が第1図の後段
処理回路6と同一構成であり、しかも乗係数に2を+1
としても支障のない場合があるので、この場合には後段
処理回路6とフィルタ要素とを兼用することができる。
構成をとることがある。この構成では出力段のZ−1(
遅延器)、K2(乗算器)から成る要素が第1図の後段
処理回路6と同一構成であり、しかも乗係数に2を+1
としても支障のない場合があるので、この場合には後段
処理回路6とフィルタ要素とを兼用することができる。
このに2、Z−1のブロックはフィルタの周波数特性を
決める1要素であって、第1図のようにリミットサイク
ル防止用のfs/2成分を抑圧するために後から挿入す
るものでないから、この場合前段処理回路2に対応する
ものは不要である。
決める1要素であって、第1図のようにリミットサイク
ル防止用のfs/2成分を抑圧するために後から挿入す
るものでないから、この場合前段処理回路2に対応する
ものは不要である。
なお実施例では、リミットサイクル防止信号としてディ
ジタル信号を用いているが、アナログ信号をA/D変換
前に加算してもよい。また伝送信号帯域を妨害しなけれ
ば、fs/2の近傍の帯域に加算することができる。
ジタル信号を用いているが、アナログ信号をA/D変換
前に加算してもよい。また伝送信号帯域を妨害しなけれ
ば、fs/2の近傍の帯域に加算することができる。
発明の効果
本発明は上述の如く、はぼ−fs/2のリミットサイク
ル防止信号を人力に加算するように構成したので、人力
が零近いときに演算過程の切り捨てや丸めによって乗係
数が1となって発振が生ずるのを、簡単な手段で、しか
も処理信号のS/Nや処理系のグイナミソクレンジに悪
影響を与えずに防止することができる。従って零に近い
微小な入力まで処理することができてグイナミソクレン
ジの拡大を図ることが可能と、なり、またグイナミソク
レンジを一定とするならば、逆に演算語長はより短くて
もよく、ハードウェアの簡素化が図れる。
ル防止信号を人力に加算するように構成したので、人力
が零近いときに演算過程の切り捨てや丸めによって乗係
数が1となって発振が生ずるのを、簡単な手段で、しか
も処理信号のS/Nや処理系のグイナミソクレンジに悪
影響を与えずに防止することができる。従って零に近い
微小な入力まで処理することができてグイナミソクレン
ジの拡大を図ることが可能と、なり、またグイナミソク
レンジを一定とするならば、逆に演算語長はより短くて
もよく、ハードウェアの簡素化が図れる。
第1図は本発明の一実施例を示すディジタルフィルタ回
路のブロック図、第2図はりミントサイクル防止信号の
波形図、第3図は前段処理回路及 “び後段処理回路の
周波数特性グラフ、第4図〜第6図は第1図のディジタ
ルフィルタの各種の例を示すブロック回路図である。 なお図面に用いられた符号において、 1−−−−−−−−−−−− A/D変換器2−−−−
−−−一 前段処理回路 4−−−−− −一−ディジクルフィルタ5−−−−−
−−−一−リミットサイクル防止信号発生器 6−−−−−−−−−−後段処理回路 7−−−−−−−−−−−D / A変換器である。 代理人 土星 勝 常包芳男
路のブロック図、第2図はりミントサイクル防止信号の
波形図、第3図は前段処理回路及 “び後段処理回路の
周波数特性グラフ、第4図〜第6図は第1図のディジタ
ルフィルタの各種の例を示すブロック回路図である。 なお図面に用いられた符号において、 1−−−−−−−−−−−− A/D変換器2−−−−
−−−一 前段処理回路 4−−−−− −一−ディジクルフィルタ5−−−−−
−−−一−リミットサイクル防止信号発生器 6−−−−−−−−−−後段処理回路 7−−−−−−−−−−−D / A変換器である。 代理人 土星 勝 常包芳男
Claims (1)
- はぼfs/2の信号(fsはサンプリング周波数)を入
力に加算してから演算処理を行うようにしたディジタル
フィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59117839A JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59117839A JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60261210A true JPS60261210A (ja) | 1985-12-24 |
JPH0622315B2 JPH0622315B2 (ja) | 1994-03-23 |
Family
ID=14721533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59117839A Expired - Lifetime JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0622315B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251813A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 巡回形ディジタルフィルタ |
JPH0239717A (ja) * | 1988-07-29 | 1990-02-08 | Nec Corp | 巡回型ディジタルフィルタ |
JPH0311813A (ja) * | 1989-06-08 | 1991-01-21 | Kenwood Corp | ディジタルフィルタ |
JPH03255721A (ja) * | 1990-03-06 | 1991-11-14 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型量子化装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5631215A (en) * | 1979-08-24 | 1981-03-30 | Toshiba Corp | Cyclic type digital filter |
JPS6032423A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | デイジタルフイルタ |
-
1984
- 1984-06-08 JP JP59117839A patent/JPH0622315B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5631215A (en) * | 1979-08-24 | 1981-03-30 | Toshiba Corp | Cyclic type digital filter |
JPS6032423A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | デイジタルフイルタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251813A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 巡回形ディジタルフィルタ |
JPH0239717A (ja) * | 1988-07-29 | 1990-02-08 | Nec Corp | 巡回型ディジタルフィルタ |
JPH0311813A (ja) * | 1989-06-08 | 1991-01-21 | Kenwood Corp | ディジタルフィルタ |
JPH03255721A (ja) * | 1990-03-06 | 1991-11-14 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型量子化装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0622315B2 (ja) | 1994-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2591864B2 (ja) | ディジタルフィルタ | |
EP0007729A1 (en) | Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform | |
JPH11261376A (ja) | 少ない乗算器によるディジタルiirフィルタ | |
JPH0629786A (ja) | デジタル・インターポレーション用低精度firフィルタ | |
US4920507A (en) | Recursive digital filter with less no-signal noise | |
EP0146963A2 (en) | Iir digital filter | |
JPH0514195A (ja) | デイジタル/アナログ変換装置 | |
JPH08508374A (ja) | デシメーション・フィルター | |
JPS60261210A (ja) | デイジタルフイルタ回路 | |
JP2647967B2 (ja) | ディジタルフィルタ | |
KR970001312B1 (ko) | 비트 직렬 신호 스케일링 장치 및 디지탈 신호 진폭 제어 시스템 | |
JPH08172343A (ja) | Iir型ディジタルフィルタの構成方法 | |
KR102667990B1 (ko) | 곱셈 연산 근사화 능력이 있는 필터 및 방법 | |
JP3125225B2 (ja) | デジタル/アナログ変換器 | |
JP3258938B2 (ja) | デシメーションフィルタ | |
JP2825232B2 (ja) | 巡回形ディジタルフィルタ | |
JPH07312554A (ja) | D/a変換装置 | |
JPH05314656A (ja) | オーバーサンプリング・ディジタル・フィルタ | |
JPH10107589A (ja) | デジタルフィルタ | |
JP2000299622A (ja) | デジタルフィルタのノイズ抑制方式 | |
JP3222611B2 (ja) | 演算器 | |
JP2540757B2 (ja) | デシメ―ション用ディジタルフィルタ回路 | |
WO2006100967A1 (ja) | デジタルフィルタ | |
JPS6337974B2 (ja) | ||
JPS6337977B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |