JPH0622315B2 - デイジタルフイルタ回路 - Google Patents
デイジタルフイルタ回路Info
- Publication number
- JPH0622315B2 JPH0622315B2 JP59117839A JP11783984A JPH0622315B2 JP H0622315 B2 JPH0622315 B2 JP H0622315B2 JP 59117839 A JP59117839 A JP 59117839A JP 11783984 A JP11783984 A JP 11783984A JP H0622315 B2 JPH0622315 B2 JP H0622315B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- limit cycle
- digital filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタルフィルタに関し、特に巡回形（ＩＩ
Ｒ形）ディジタルフィルタに適用して最適なものであ
る。
Ｒ形）ディジタルフィルタに適用して最適なものであ
る。
背景技術とその問題点 ディジタルフィルタ（特に巡回形ディジタルフィルタ）
では、入力信号が無いのに、フィルタのｆ0（極）の付
近で出力に微少レベルの発振が生じる所謂リミットサイ
クルの問題がある。これは、ディジタルフィルタの乗算
部において乗係数が１に近い値（0.999……………）で
入力が零に近い値となったとき、演算器が有限語長であ
るために演算過程の丸めや切り捨てにより乗係数が１と
実質的に等価になり、正帰還によって発振が生じること
が一因であると考えられる。
では、入力信号が無いのに、フィルタのｆ0（極）の付
近で出力に微少レベルの発振が生じる所謂リミットサイ
クルの問題がある。これは、ディジタルフィルタの乗算
部において乗係数が１に近い値（0.999……………）で
入力が零に近い値となったとき、演算器が有限語長であ
るために演算過程の丸めや切り捨てにより乗係数が１と
実質的に等価になり、正帰還によって発振が生じること
が一因であると考えられる。
特開昭５５−７１３１５号明細書においては、ディジタ
ルフィルタへの入力が零になったことを検出して入力デ
ータとして所定の直流基準電圧（オフセット）を与える
ようにしたリミットサイクルの低減方式が提案されてい
る。この方式はリミットサイクル低減には有効である
が、オフセット入力により演算器においてオーバーフロ
ーが生じ易くなり、従ってフィルタが処理できる信号の
ダイナミックレンジが狭くなる問題がある。
ルフィルタへの入力が零になったことを検出して入力デ
ータとして所定の直流基準電圧（オフセット）を与える
ようにしたリミットサイクルの低減方式が提案されてい
る。この方式はリミットサイクル低減には有効である
が、オフセット入力により演算器においてオーバーフロ
ーが生じ易くなり、従ってフィルタが処理できる信号の
ダイナミックレンジが狭くなる問題がある。
発明の目的 本発明は上述の問題にかんがみてなされたものであっ
て、フィルタ特性及びダイナミックレンジに悪影響を及
ぼすことなくリミットサイクルを防止できる方式を提供
することを目的とする。
て、フィルタ特性及びダイナミックレンジに悪影響を及
ぼすことなくリミットサイクルを防止できる方式を提供
することを目的とする。
発明の概要 本発明のディジタルフィルタ回路は、第１図に示すよう
に、サンプリング周波数ｆｓのほぼ半分の周波数ｆｓ／
２の所定振幅のリミットサイクル防止信号を発生するリ
ミットサイクル防止信号発生手段（リミットサイクル防
止信号発生回路５）と、上記リミットサイクル防止信号
とフィルタ入力信号とを加算する加算手段３（加算器
３）と、上記加算手段の加算結果に所定のフィルタ演算
処理を行い出力するＩＩＲディジタルフィルタ４のよう
な演算手段とを備えたので、無入力時もしくは微小入力
時にも一定の振幅の信号が印加されて演算処理が行われ
るから、フィルタの特性やダイナミックレンジに影響を
与えずに、リミットサイクルの発生を防止することがで
きる。
に、サンプリング周波数ｆｓのほぼ半分の周波数ｆｓ／
２の所定振幅のリミットサイクル防止信号を発生するリ
ミットサイクル防止信号発生手段（リミットサイクル防
止信号発生回路５）と、上記リミットサイクル防止信号
とフィルタ入力信号とを加算する加算手段３（加算器
３）と、上記加算手段の加算結果に所定のフィルタ演算
処理を行い出力するＩＩＲディジタルフィルタ４のよう
な演算手段とを備えたので、無入力時もしくは微小入力
時にも一定の振幅の信号が印加されて演算処理が行われ
るから、フィルタの特性やダイナミックレンジに影響を
与えずに、リミットサイクルの発生を防止することがで
きる。
実施例 以下本発明を実施例に基づいて説明する。
第１図はＩＩＲ（巡回形）ディジタルフィルタを持った
本発明の実施例のディジタル信号処理系のブロック図で
ある。第１図において、入力信号はＡ／Ｄ変換器１でデ
ィジタル信号に変換されてから、ＩＩＲディジタルフィ
ルタ４のような演算手段において周波数−振巾特性につ
いての操作を受け、Ｄ／Ａ変換器７に導出される。リミ
ットサイクルの発生を防止するために、フィルタ４の入
力側において第２図の波形図に示すような１サンプル周
期Ｔ＝１／ｆｓ（ｆｓはサンプリング周波数）毎に交互
に＋ａ、−ａとなる信号（アナログでは点線で示すよう
な周波数fs／２で振巾±ａの正弦波）を、リミットサイ
クル防止信号発生器５から加算器３を通じて印加する。
このようにすると、無入力時でも一定振巾の入力値がフ
ィルタ４において演算されるから、演算過程での切り捨
てまたは丸め誤差のために微少入力時に乗算係数値が設
定値を保てなくなることに起因して発生するリミットサ
イクルを防止することができる。
本発明の実施例のディジタル信号処理系のブロック図で
ある。第１図において、入力信号はＡ／Ｄ変換器１でデ
ィジタル信号に変換されてから、ＩＩＲディジタルフィ
ルタ４のような演算手段において周波数−振巾特性につ
いての操作を受け、Ｄ／Ａ変換器７に導出される。リミ
ットサイクルの発生を防止するために、フィルタ４の入
力側において第２図の波形図に示すような１サンプル周
期Ｔ＝１／ｆｓ（ｆｓはサンプリング周波数）毎に交互
に＋ａ、−ａとなる信号（アナログでは点線で示すよう
な周波数fs／２で振巾±ａの正弦波）を、リミットサイ
クル防止信号発生器５から加算器３を通じて印加する。
このようにすると、無入力時でも一定振巾の入力値がフ
ィルタ４において演算されるから、演算過程での切り捨
てまたは丸め誤差のために微少入力時に乗算係数値が設
定値を保てなくなることに起因して発生するリミットサ
イクルを防止することができる。
リミットサイクル防止信号のレベルａは入力ディジタル
データのフルビットよりも４ビット程度小さい値が好ま
しい。
データのフルビットよりも４ビット程度小さい値が好ま
しい。
Ａ／Ｄ変換前のアンチエリアシングフィルタによりfs/2
の近傍の帯域における信号成分は本来含まれていないか
ら、fs/2信号を加えることによってＳ／Ｎが劣化するこ
とは無い。また処理すべき信号帯域を外れた部分にリミ
ットサイクル防止信号を挿入するので、処理系のダイナ
ミックレンジには全く影響が生じない。更に、入力信号
のレベルに関係無く定常的にfs/2の信号を挿入するの
で、入力信号レベルが零になったことを検出する検出器
などは不要であって、回路構成は簡単である。
の近傍の帯域における信号成分は本来含まれていないか
ら、fs/2信号を加えることによってＳ／Ｎが劣化するこ
とは無い。また処理すべき信号帯域を外れた部分にリミ
ットサイクル防止信号を挿入するので、処理系のダイナ
ミックレンジには全く影響が生じない。更に、入力信号
のレベルに関係無く定常的にfs/2の信号を挿入するの
で、入力信号レベルが零になったことを検出する検出器
などは不要であって、回路構成は簡単である。
リミットサイクル防止信号発生器５は、１サンプル周期
毎に＋ａ、−ａのレベルに相当するディジタル信号を交
互に発生するＲＯＭ回路のようなディジタル符号発生器
であってよく、極めて簡単な論理回路で実現できる。ま
たディジタルフィルタ４を高速乗算器とＲＡＭ及びＣＰ
Ｕで構成して、マイクロプログラムでフィルタ演算を行
うような場合には、マイクロプログラムにリミットサイ
クル防止信号を加えるための簡単な演算ステップを追加
すればよく、この場合にはハードウェアの追加は不要で
ある。
毎に＋ａ、−ａのレベルに相当するディジタル信号を交
互に発生するＲＯＭ回路のようなディジタル符号発生器
であってよく、極めて簡単な論理回路で実現できる。ま
たディジタルフィルタ４を高速乗算器とＲＡＭ及びＣＰ
Ｕで構成して、マイクロプログラムでフィルタ演算を行
うような場合には、マイクロプログラムにリミットサイ
クル防止信号を加えるための簡単な演算ステップを追加
すればよく、この場合にはハードウェアの追加は不要で
ある。
フィルタ４の出力にはfs/2の信号が付加された状態とな
るが、これはＤ／Ａ変換器７の後に通常挿入されるアン
チエリアシングフィルタ（fs/2以上の折り返し成分をカ
ットするローパスフィルタ）によって除去される。この
アンチエリアシングフィルタでのfs/2における減衰量が
問題となる場合には、第１図の如く後段処理回路６をフ
ィルタ４の出力に挿入してfs/2成分を完全に除去するよ
うにしてもよい。
るが、これはＤ／Ａ変換器７の後に通常挿入されるアン
チエリアシングフィルタ（fs/2以上の折り返し成分をカ
ットするローパスフィルタ）によって除去される。この
アンチエリアシングフィルタでのfs/2における減衰量が
問題となる場合には、第１図の如く後段処理回路６をフ
ィルタ４の出力に挿入してfs/2成分を完全に除去するよ
うにしてもよい。
後段処理回路６は、例えば１サンプル周期の遅延器６
ａ、ゲイン１のバッファー６ｂを含むフィードフォワー
ド路及び加算器６ｃから成り、その伝達関数はＦ(Z) ＝
１＋ Z-1で、周波数特性は第３図に示すようにfs/2にお
いて無限大減衰量を示す。
ａ、ゲイン１のバッファー６ｂを含むフィードフォワー
ド路及び加算器６ｃから成り、その伝達関数はＦ(Z) ＝
１＋ Z-1で、周波数特性は第３図に示すようにfs/2にお
いて無限大減衰量を示す。
ところがこのような後段処理回路６を挿入すると、fs/2
以下の伝達帯域で周波数特性に影響が生じる（高域が落
ちる）ので、これを補償するために逆関数の伝達特性Ｇ
(Z) ＝１／（１＋ Z-1）を持つ前段処理回路２をＡ／Ｄ
変換器１の出力側に挿入する。この前段処理回路２は、
１サンプル周期の遅延器２ａ、ゲイン−１のバッファー
２ｂを含むフィードバック路及び加算器２ｃで構成さ
れ、その周波数特性は第３図に示すように１＋ Z-1の逆
特性となる。従って前段処理回路２と後段処理回路６と
で、Ｆ(Z) ・Ｇ(Z) ＝１となって周波数特性への影響は
全くなくなる。
以下の伝達帯域で周波数特性に影響が生じる（高域が落
ちる）ので、これを補償するために逆関数の伝達特性Ｇ
(Z) ＝１／（１＋ Z-1）を持つ前段処理回路２をＡ／Ｄ
変換器１の出力側に挿入する。この前段処理回路２は、
１サンプル周期の遅延器２ａ、ゲイン−１のバッファー
２ｂを含むフィードバック路及び加算器２ｃで構成さ
れ、その周波数特性は第３図に示すように１＋ Z-1の逆
特性となる。従って前段処理回路２と後段処理回路６と
で、Ｆ(Z) ・Ｇ(Z) ＝１となって周波数特性への影響は
全くなくなる。
ＩＩＲディジタルフィルタ４としては、第４図の標準
型、第５図の結合型などのほか、これらの縦続接続等種
々の構成が可能である。なお、これらの構成において、
Z-1は１サンプル周期の遅延器でＡ１、Ｂ１、Ｂ２、Ｇ
１、Ｇ２などな係数乗算器である。
型、第５図の結合型などのほか、これらの縦続接続等種
々の構成が可能である。なお、これらの構成において、
Z-1は１サンプル周期の遅延器でＡ１、Ｂ１、Ｂ２、Ｇ
１、Ｇ２などな係数乗算器である。
また第４図のような標準型の変形として第６図のような
構成をとることがある。この構成では出力段の Z-1（遅
延器）、Ｋ２（乗算器）から成る要素が第１図の後段処
理回路６と同一構成であり、しかも乗係数Ｋ２を＋１と
しても支障のない場合があるので、この場合には後段処
理回路とフィルタ要素とを兼用することができる。この
Ｋ２、 Z-1のブロックはフィルタの周波数特性を決める
１要素であって、第１図のようにリミットサイクル防止
用のfs/2成分を抑圧するために後から挿入するものでな
いから、この場合前段処理回路２に対応するものは不要
である。
構成をとることがある。この構成では出力段の Z-1（遅
延器）、Ｋ２（乗算器）から成る要素が第１図の後段処
理回路６と同一構成であり、しかも乗係数Ｋ２を＋１と
しても支障のない場合があるので、この場合には後段処
理回路とフィルタ要素とを兼用することができる。この
Ｋ２、 Z-1のブロックはフィルタの周波数特性を決める
１要素であって、第１図のようにリミットサイクル防止
用のfs/2成分を抑圧するために後から挿入するものでな
いから、この場合前段処理回路２に対応するものは不要
である。
なお実施例では、リミットサイクル防止信号としてディ
ジタル信号を用いているが、アナログ信号をＡ／Ｄ変換
前に加算してもよい。また伝送信号帯域を妨害しなけれ
ば、fs/2の近傍の帯域に加算することができる。
ジタル信号を用いているが、アナログ信号をＡ／Ｄ変換
前に加算してもよい。また伝送信号帯域を妨害しなけれ
ば、fs/2の近傍の帯域に加算することができる。
発明の効果 本発明は上述の如く、ほぼfs/2のリミットサイクル防止
信号を入力に加算するように構成したので、入力が零近
いときに演算過程の切り捨てや丸めによって乗係数が１
となって発振が生ずるのを、簡単な手段で、しかも処理
信号のＳ／Ｎや処理系のダイナミックレンジに悪影響を
与えずに防止することができる。従って零に近い微小な
入力まで処理することができてダイナミックレンジの拡
大を図ることが可能となり、またダイナミックレンジを
一定とするならば、逆に演算語長はより短くてもよく、
ハードウェアの簡素化が図れる。
信号を入力に加算するように構成したので、入力が零近
いときに演算過程の切り捨てや丸めによって乗係数が１
となって発振が生ずるのを、簡単な手段で、しかも処理
信号のＳ／Ｎや処理系のダイナミックレンジに悪影響を
与えずに防止することができる。従って零に近い微小な
入力まで処理することができてダイナミックレンジの拡
大を図ることが可能となり、またダイナミックレンジを
一定とするならば、逆に演算語長はより短くてもよく、
ハードウェアの簡素化が図れる。
第１図は本発明の一実施例を示すディジタルフィルタ回
路のブロック図、第２図はリミットサイクル防止信号の
波形図、第３図は前段処理回路及び後段処理回路の周波
数特性グラフ、第４図〜第６図は第１図のディジタルフ
ィルタの各種の例を示すブロック回路図である。 なお図面に用いられた符号において、 １……Ａ／Ｄ変換器 ２……前段処理回路 ４……ディジタルフィルタ ５……リミットサイクル防止信号発生器 ６……後段処理回路 ７……Ｄ／Ａ変換器 である。
路のブロック図、第２図はリミットサイクル防止信号の
波形図、第３図は前段処理回路及び後段処理回路の周波
数特性グラフ、第４図〜第６図は第１図のディジタルフ
ィルタの各種の例を示すブロック回路図である。 なお図面に用いられた符号において、 １……Ａ／Ｄ変換器 ２……前段処理回路 ４……ディジタルフィルタ ５……リミットサイクル防止信号発生器 ６……後段処理回路 ７……Ｄ／Ａ変換器 である。
Claims (1)
- 【請求項１】サンプリング周波数のほぼ半分の周波数の
所定振幅のリミットサイクル防止信号を発生するリミッ
トサイクル防止信号発生手段と、 上記リミットサイクル防止信号とフィルタ入力信号とを
加算する加算手段と、 上記加算手段の加算結果に所定のフィルタ演算処理を行
い出力する演算手段とを備えたディジタルフィルタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117839A JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117839A JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60261210A JPS60261210A (ja) | 1985-12-24 |
| JPH0622315B2 true JPH0622315B2 (ja) | 1994-03-23 |
Family
ID=14721533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117839A Expired - Lifetime JPH0622315B2 (ja) | 1984-06-08 | 1984-06-08 | デイジタルフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622315B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825232B2 (ja) * | 1988-03-31 | 1998-11-18 | 株式会社東芝 | 巡回形ディジタルフィルタ |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
| JP2647967B2 (ja) * | 1989-06-08 | 1997-08-27 | 株式会社 ケンウッド | ディジタルフィルタ |
| JP2780421B2 (ja) * | 1990-03-06 | 1998-07-30 | 松下電器産業株式会社 | ノイズシェーピング型量子化装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631215A (en) * | 1979-08-24 | 1981-03-30 | Toshiba Corp | Cyclic type digital filter |
| JPS6032423A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | デイジタルフイルタ |
-
1984
- 1984-06-08 JP JP59117839A patent/JPH0622315B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631215A (en) * | 1979-08-24 | 1981-03-30 | Toshiba Corp | Cyclic type digital filter |
| JPS6032423A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | デイジタルフイルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60261210A (ja) | 1985-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4588979A (en) | Analog-to-digital converter | |
| US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
| US4920507A (en) | Recursive digital filter with less no-signal noise | |
| JPH0514195A (ja) | デイジタル／アナログ変換装置 | |
| US5977896A (en) | Digital-to-analog converter with delta-sigma modulation | |
| US4569030A (en) | Recursive digital filter | |
| WO2002025817A9 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| JPH0622315B2 (ja) | デイジタルフイルタ回路 | |
| US5089981A (en) | Hybrid form digital filter | |
| US4899150A (en) | Digital signal processing circuit | |
| US5281968A (en) | DC offset correction circuit for A/D converter | |
| US5668746A (en) | Reproduced waveform equalization circuit | |
| JP2647967B2 (ja) | ディジタルフィルタ | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JPS62152223A (ja) | Ｄａコンバ−タ・システム | |
| JPH114168A (ja) | アナログ／ディジタル変換回路 | |
| KR0174157B1 (ko) | 디지털 신호 처리기 응용회로 | |
| JP2734566B2 (ja) | アナログ・デジタル変換装置 | |
| JP2825232B2 (ja) | 巡回形ディジタルフィルタ | |
| WO2004086615A1 (en) | Volume control device for digital signals | |
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JPH0314364B2 (ja) | ||
| JPH07312554A (ja) | Ｄ／ａ変換装置 | |
| JPS6337977B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |