JPH01248816A - デジタルフィルタ - Google Patents
デジタルフィルタInfo
- Publication number
- JPH01248816A JPH01248816A JP63076909A JP7690988A JPH01248816A JP H01248816 A JPH01248816 A JP H01248816A JP 63076909 A JP63076909 A JP 63076909A JP 7690988 A JP7690988 A JP 7690988A JP H01248816 A JPH01248816 A JP H01248816A
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- processing
- term
- processing circuit
- denominator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009699 differential effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、ＦＭ変調時は、変調信号をプリエンファシ
ス処理し、ＦＭ復調時は、復調された変調信号をディエ
ンファシス処理するデジタルフィルタに関する。
ス処理し、ＦＭ復調時は、復調された変調信号をディエ
ンファシス処理するデジタルフィルタに関する。
（従来の技術）
ビデオテープレコーダなどの磁気記録再生装置において
は、一般に、輝度信号（変調信号）はＦＭ被変調信号と
して記録、再生される。したがって、このような磁気記
録再生ｇＡＷにおいては、輝度信号のＦＭ変悶回路およ
びＦＭＩ調回調厚路要である。
は、一般に、輝度信号（変調信号）はＦＭ被変調信号と
して記録、再生される。したがって、このような磁気記
録再生ｇＡＷにおいては、輝度信号のＦＭ変悶回路およ
びＦＭＩ調回調厚路要である。
ところで、ＦＭ変復調を行う場合、記録時は、予め変調
信号の高域を強調してＦＭ変調し、再生時は、ＦＭＩ調
された変調信号の高域を低減することにより、輝度信号
のＳＮ比の改善が図られる。
信号の高域を強調してＦＭ変調し、再生時は、ＦＭＩ調
された変調信号の高域を低減することにより、輝度信号
のＳＮ比の改善が図られる。
前者は、プリエンファシス処理といわれ、後者はディエ
ンファシス処理といわれる。磁気記録再生装置において
は、記録時はプリエンファシス処理を行い、再生時はデ
ィエンファシス処理を行うエンファシス回路が設けられ
ている。このエンファシス回路は、フィルタによって構
成されることが多い。
ンファシス処理といわれる。磁気記録再生装置において
は、記録時はプリエンファシス処理を行い、再生時はデ
ィエンファシス処理を行うエンファシス回路が設けられ
ている。このエンファシス回路は、フィルタによって構
成されることが多い。
また、磁気記録再生装置においては、近年、回路のデジ
タル化がなされ、上記エンファシス回路としてもデジタ
ルフィルタを用いることが多い。
タル化がなされ、上記エンファシス回路としてもデジタ
ルフィルタを用いることが多い。
エンファシス回路をデジタルフィルタで実現した場合の
プリエンファシス特性およびディエンファシス特性の特
性式をそれぞれ次式（１）、（２）に示す。
プリエンファシス特性およびディエンファシス特性の特
性式をそれぞれ次式（１）、（２）に示す。
ＨＥｍｐｈ（Ｚ） ＝ ＨＥｍｔ＋ｈ（ｚ）（分母）
Ｘ ＨＥ ｍ ｐ ｈ（Ｚ） （分子）・・・（１） ＨＤｅｍｏｈ（Ｚ）＝Ｈｏｅｍｏｈ（ｚ）（分母） Ｘ
Ｈ，、、、、（Ｚ） （分子）・・・（２） この式＋１）ｉ２）に示すように、プリエンファシス特
性およびディエンファシス特性はいずれも、多項式の分
数の形で表わされる。このため、デジタルフィルタにお
いては、プリエンファシス特性やティエンファシス特性
をＩ Ｉ Ｒ（Ｉ ｎｆｉｎｉｔｅＩｎ＋ＤｕｌＳｅ
Ｒｅ５ｐＯｎＣｅ ）型で近似し、プリエンファシス
処理やディエンファシス処理を分母項の処理と分子項の
処理に分けて行うようになっている。
Ｘ ＨＥ ｍ ｐ ｈ（Ｚ） （分子）・・・（１） ＨＤｅｍｏｈ（Ｚ）＝Ｈｏｅｍｏｈ（ｚ）（分母） Ｘ
Ｈ，、、、、（Ｚ） （分子）・・・（２） この式＋１）ｉ２）に示すように、プリエンファシス特
性およびディエンファシス特性はいずれも、多項式の分
数の形で表わされる。このため、デジタルフィルタにお
いては、プリエンファシス特性やティエンファシス特性
をＩ Ｉ Ｒ（Ｉ ｎｆｉｎｉｔｅＩｎ＋ＤｕｌＳｅ
Ｒｅ５ｐＯｎＣｅ ）型で近似し、プリエンファシス
処理やディエンファシス処理を分母項の処理と分子項の
処理に分けて行うようになっている。
プリエンファシス特性は微分特性であり、ディエンファ
シス特性はこれとは逆の積分特性である。
シス特性はこれとは逆の積分特性である。
そして、これらの特性式の各分母項は積分特性を有し、
各分子項は微分特性を有する。ここで、積分特性の場合
は、直流（以下、ＤＣと記す）のゲインが大きくなり、
微分特性の場合は、高域のゲインが大きくなるため、そ
れぞれダイナミックレンジを大きくする必要がある。
各分子項は微分特性を有する。ここで、積分特性の場合
は、直流（以下、ＤＣと記す）のゲインが大きくなり、
微分特性の場合は、高域のゲインが大きくなるため、そ
れぞれダイナミックレンジを大きくする必要がある。
分母項処理回路と分子項処理回路のＤＣおよび高域に対
するゲインを次式１に示す。
するゲインを次式１に示す。
辰 】
この表１によれば、ディエンファシス時の分母項のＤＣ
ゲインが特に大きいことがわかる。このため、プリエン
ファシス処理とディエンファシス処理とで分母項処理回
路や分子項処理回路を共有した形でエンファシス回路を
実現する場合、分母項→分子項の順で処理を行うように
エンファシス回路を構成すると、ディエンファシスモー
ド時の分母項のＤＣゲインが大きいため、分母項処理回
路としてダイナミックレンジの大きなものが必要となる
。これにより、その後段に接続される分子項処理回路と
しても、なお、ダイナミックレンジの大きな回路が必要
となる。
ゲインが特に大きいことがわかる。このため、プリエン
ファシス処理とディエンファシス処理とで分母項処理回
路や分子項処理回路を共有した形でエンファシス回路を
実現する場合、分母項→分子項の順で処理を行うように
エンファシス回路を構成すると、ディエンファシスモー
ド時の分母項のＤＣゲインが大きいため、分母項処理回
路としてダイナミックレンジの大きなものが必要となる
。これにより、その後段に接続される分子項処理回路と
しても、なお、ダイナミックレンジの大きな回路が必要
となる。
逆に、分子項→分母項の順で処理を行うようにエンファ
シス回路を構成すると、プリエンファシスモード時、分
子項の高域のゲインが大きいため、分母項処理回路に対
する信号の入力レベルが大きくなり、分母項処理回路と
して、分子項処理回路よりもさらにダイナミックレンジ
の大きなものが必要となる。
シス回路を構成すると、プリエンファシスモード時、分
子項の高域のゲインが大きいため、分母項処理回路に対
する信号の入力レベルが大きくなり、分母項処理回路と
して、分子項処理回路よりもさらにダイナミックレンジ
の大きなものが必要となる。
特に、分母項処理回路をＩＩＲ型フィルタで構成すると
、１りＯツク期間で処理を終えねばならない。しかし、
ビデオ信号処理などのように高速処理を必要とする信号
処理においては、ダイナミックレンジが大きくなるにつ
れて、信号の処理時間に長時間を要する。したがって、
このような場合には、１りＯツク期間で処理を終えるこ
とができる分母項処理回路の実現が難しくなる。
、１りＯツク期間で処理を終えねばならない。しかし、
ビデオ信号処理などのように高速処理を必要とする信号
処理においては、ダイナミックレンジが大きくなるにつ
れて、信号の処理時間に長時間を要する。したがって、
このような場合には、１りＯツク期間で処理を終えるこ
とができる分母項処理回路の実現が難しくなる。
１次のＩＩＲ型フィルタを第４図に示す。図示のＩＩＲ
型フィルタは、レジスタ１１、加算器１２、レジスタ１
３、乗算器１４からなる。
型フィルタは、レジスタ１１、加算器１２、レジスタ１
３、乗算器１４からなる。
このＩＩＲ型フィルタにおいて、遅延が問題となるのは
、レジスタ１３→乗算器１４→加算器１２→レジスタ１
３によって構成される帰還ループである。すなわち、こ
の帰還ループにおいては、乗算処理および加算処理を１
クロック期間（通常、１／（４ｆｐｃ）で、約７０ ｎ
５ｅｃ）で行わなければならない。しかも、ばらつきな
どを考慮して１クロック期間の１Ｘ２程度の遅延時間で
処理が済むような余裕が必要である。
、レジスタ１３→乗算器１４→加算器１２→レジスタ１
３によって構成される帰還ループである。すなわち、こ
の帰還ループにおいては、乗算処理および加算処理を１
クロック期間（通常、１／（４ｆｐｃ）で、約７０ ｎ
５ｅｃ）で行わなければならない。しかも、ばらつきな
どを考慮して１クロック期間の１Ｘ２程度の遅延時間で
処理が済むような余裕が必要である。
しかし、加算器１２は、ビット数が増加するにつれ、ゲ
ート数が増加し、遅延時間が大きくなる。
ート数が増加し、遅延時間が大きくなる。
また、乗算器１４は加算器の組合わせで構成されるため
、ビット数の増加に伴う遅延時間の増加は、加算器１２
より大きくなる。
、ビット数の増加に伴う遅延時間の増加は、加算器１２
より大きくなる。
例えば、９ビツトの加算器では、１１，６ ｎ５ｅｃの
遅延時間が生じ、１１ビツトの加算器では、１３．７ｎ
ｓｅｃの遅延時間が生じる。さらに、乗算器では、ビッ
ト数が増加するにつれ、内部の加算器の段数が増加する
。このため、出力ビツト数の差がその加算器の段数の差
となり、９×９→１８ビツトの乗算器では、４８．２
ｎ５ｅｃの遅延時間であったものが、１１Ｘ１１→２２
ビツトの乗算器では、６０ｎｓｅｃの遅延時間となる。
遅延時間が生じ、１１ビツトの加算器では、１３．７ｎ
ｓｅｃの遅延時間が生じる。さらに、乗算器では、ビッ
ト数が増加するにつれ、内部の加算器の段数が増加する
。このため、出力ビツト数の差がその加算器の段数の差
となり、９×９→１８ビツトの乗算器では、４８．２
ｎ５ｅｃの遅延時間であったものが、１１Ｘ１１→２２
ビツトの乗算器では、６０ｎｓｅｃの遅延時間となる。
このため、たかだか２ビツトの差がクロック周期の５分
の１の時間差となり、ダイナミックレンジの増加は、Ｉ
ＩＲ型フィルタの実現に大きな障害となる。
の１の時間差となり、ダイナミックレンジの増加は、Ｉ
ＩＲ型フィルタの実現に大きな障害となる。
（発明が解決しようとする課題）
以上述べたように、プリエンファシス処理とディエンフ
ァシス処理とで分母項処理回路や分子項処理回路を兼用
する従来のデジタルフィルタにおいては、分母項→分子
項の順で処理が行われるように回路を構成すると、ディ
エンファシス時に分母項処理回路のダイナミックレンジ
が大きくなり１１分子項→分母項の順で処理が行われる
ように回路を構成すると、プリエンファシス時に分母項
処理回路のダイナミックレンジが大きくなというように
、いずれの処理順序を設定しても、分母項処理回路のダ
イナミックレンジが大きくなり、分母項処理回路の実現
が難しいという問題があった。
ァシス処理とで分母項処理回路や分子項処理回路を兼用
する従来のデジタルフィルタにおいては、分母項→分子
項の順で処理が行われるように回路を構成すると、ディ
エンファシス時に分母項処理回路のダイナミックレンジ
が大きくなり１１分子項→分母項の順で処理が行われる
ように回路を構成すると、プリエンファシス時に分母項
処理回路のダイナミックレンジが大きくなというように
、いずれの処理順序を設定しても、分母項処理回路のダ
イナミックレンジが大きくなり、分母項処理回路の実現
が難しいという問題があった。
そこで、この発明は、プリエンファシス処理とディエン
ファシス処理とで分母項処理回路や分子項処理回路を兼
用する構成でありながら、分母項処理回路のダイナミッ
クレンジの増大を防ぎ、その実現を容易なものにするこ
とができるデジタルフィルタを提供することを目的とす
る。
ファシス処理とで分母項処理回路や分子項処理回路を兼
用する構成でありながら、分母項処理回路のダイナミッ
クレンジの増大を防ぎ、その実現を容易なものにするこ
とができるデジタルフィルタを提供することを目的とす
る。
［発明の構成］
（課題を解決するための手段）
上記目的を達成するためにこの発明は、プリエンファシ
スモード時は、ＦＭ復調に供される変調信号を分母項処
理手段に供給し、ディエンファシスモード時は、分子項
処理手段の出力信号を上記分母項処理手段に供給する第
１の信号選択手段と、プリエンファシスモード時は、上
記分母項処理手段の出力信号を上記分子項処理手段に供
給し、ディエンファシスモード時は、ＦＭ復調された変
調信号を上記分子項処理手段に供給する第２の信号選択
手段とを設け、 プリエンファシスモード時は、積分特性を有する分母項
の処理を行った後に、微分特性を有する分子項の処理を
行ない、ディエンファシスモード時は、微分特性を有す
る分子項の処理を行った後に、積分特性を有する分母項
の処理を行うようにしたものである。
スモード時は、ＦＭ復調に供される変調信号を分母項処
理手段に供給し、ディエンファシスモード時は、分子項
処理手段の出力信号を上記分母項処理手段に供給する第
１の信号選択手段と、プリエンファシスモード時は、上
記分母項処理手段の出力信号を上記分子項処理手段に供
給し、ディエンファシスモード時は、ＦＭ復調された変
調信号を上記分子項処理手段に供給する第２の信号選択
手段とを設け、 プリエンファシスモード時は、積分特性を有する分母項
の処理を行った後に、微分特性を有する分子項の処理を
行ない、ディエンファシスモード時は、微分特性を有す
る分子項の処理を行った後に、積分特性を有する分母項
の処理を行うようにしたものである。
（作用）
上記構成によれば、プリエンファシスモードでは、高域
のゲインがほとんどない分母項の処理が先になされるた
め、分子項のゲインに無関係に、必要最小限のダイナミ
ックレンジで分母項の処理手段を実現することができる
。
のゲインがほとんどない分母項の処理が先になされるた
め、分子項のゲインに無関係に、必要最小限のダイナミ
ックレンジで分母項の処理手段を実現することができる
。
一方、ディエンファシスモードでは、分子項の処理が先
になされるため、ＤＣでは信号レベルが減衰する。この
ため、分母項のＤＣでの入力レベルが抑えられる。これ
により、ＤＣゲインの非常に大きな分母項処理手段での
ダイナミックレンジを抑えることができる。
になされるため、ＤＣでは信号レベルが減衰する。この
ため、分母項のＤＣでの入力レベルが抑えられる。これ
により、ＤＣゲインの非常に大きな分母項処理手段での
ダイナミックレンジを抑えることができる。
（実施例）
以下、図面を参照しながら、この発明の実施例を詳細に
説明する。
説明する。
第１図はこの発明の一実施例の構成を示す回路図である
。
。
この第１図において、入力端子２１には、プリエンファ
シスモード時においては、ＦＭ変調に供される変調信号
が供給され、ディエンファシスモード時においては、Ｆ
Ｍ復調された変調信号が供給される。
シスモード時においては、ＦＭ変調に供される変調信号
が供給され、ディエンファシスモード時においては、Ｆ
Ｍ復調された変調信号が供給される。
この入力端子２１に供給された入力信号は、スイッチ２
２の一方の固定端子ｅに供給されるとともに、スイッチ
２４の他方の固定端子ｄに供給される。
２の一方の固定端子ｅに供給されるとともに、スイッチ
２４の他方の固定端子ｄに供給される。
上記スイッチ２２の可動接片ｍは、分母項処理回路２３
の入力端子に接続されている。この分母項処理回路２３
の出力信号は、上記スイッチ２４の一方の固定端子ｅに
供給されるとともに、スイッチ２６の他方の固定端子ｄ
に供給される。
の入力端子に接続されている。この分母項処理回路２３
の出力信号は、上記スイッチ２４の一方の固定端子ｅに
供給されるとともに、スイッチ２６の他方の固定端子ｄ
に供給される。
スイッチ２４の可動接片ｍは、分母項処理回路２５０入
力端子に接続されている。この分子項処理回路２１の出
力信号は、スイッチ２６の一方の固定端子ｅに供給され
るとともに、上記スイッチ回路２２の他方の固定端子ｄ
に供給される。スイッチ２６の可動接片ｍは、出力端子
２７に接続されている。
力端子に接続されている。この分子項処理回路２１の出
力信号は、スイッチ２６の一方の固定端子ｅに供給され
るとともに、上記スイッチ回路２２の他方の固定端子ｄ
に供給される。スイッチ２６の可動接片ｍは、出力端子
２７に接続されている。
上記構成において動作を説明する。
プリエンファシスモード時においては、上記スイッチ２
２．２４．２６の可動接片ｍは、いずれも一方の固定端
子ｅに接続される。これにより、入力端子２１に供給さ
れたＦＭ変調前の変調信号は、第２図に示すように、ス
イッチ２２を介して分母項処理回路２３に供給される。
２．２４．２６の可動接片ｍは、いずれも一方の固定端
子ｅに接続される。これにより、入力端子２１に供給さ
れたＦＭ変調前の変調信号は、第２図に示すように、ス
イッチ２２を介して分母項処理回路２３に供給される。
そして、この分母項処理回路２３で積分特性に従って処
理を受けた後、スイッチ２４を介して分子項処理回路２
５に供給される。そして、この分子項処理回路２５で微
分特性に従って所定の処理を受けた後、スイッチ２６を
介して出力端子２７に導かれる。
理を受けた後、スイッチ２４を介して分子項処理回路２
５に供給される。そして、この分子項処理回路２５で微
分特性に従って所定の処理を受けた後、スイッチ２６を
介して出力端子２７に導かれる。
プリエンファシスモード時においては、上記スイッチ２
２．２４．２６の可動接片ｍは、いずれも他方の固定端
子ｄに接続される。これにより、入力端子２１に供給さ
れたＦＭ復調された変調信号は、第３図に示すように、
スイッチ２４を介して分子項処理回路２５に供給される
。そして、この分子項処理回路２５で微分特性に従って
所定の処理を受けた後、スイッチ２２を介して分母項処
理回路２２に供給される。そして、この分母項処理回路
２３で積分特性に従って所定の処理を受けた後、スイッ
チ２６を介して出力端子２７に導かれる。
２．２４．２６の可動接片ｍは、いずれも他方の固定端
子ｄに接続される。これにより、入力端子２１に供給さ
れたＦＭ復調された変調信号は、第３図に示すように、
スイッチ２４を介して分子項処理回路２５に供給される
。そして、この分子項処理回路２５で微分特性に従って
所定の処理を受けた後、スイッチ２２を介して分母項処
理回路２２に供給される。そして、この分母項処理回路
２３で積分特性に従って所定の処理を受けた後、スイッ
チ２６を介して出力端子２７に導かれる。
この実施例の構成および動作は上述したようなものであ
るが、ここで、分母項処理回路２３のダイナミックレン
ジについて説明する。
るが、ここで、分母項処理回路２３のダイナミックレン
ジについて説明する。
まず、プリエンファシスモードの場合、分母項処理回路
２３は、先の表１に示すように、ＤＣゲインが約６ｄＢ
、高域ゲインが約−４ｄＢであるため、信号は１ビット
程度のダイナミックレンジの増加で分子項処理回路２５
に供給される。
２３は、先の表１に示すように、ＤＣゲインが約６ｄＢ
、高域ゲインが約−４ｄＢであるため、信号は１ビット
程度のダイナミックレンジの増加で分子項処理回路２５
に供給される。
次に、ディエンファシス回路の場合、分子項処理回路２
５は、先の表１に示すように、ＤＣゲインが約−８ｄＢ
、高域ゲインが約９ ｄＢであるため、信号は２ビット
程度のダイナミックレンジの増加で分母項処理回路２３
に供給される。しかし、この時、低域では、信号レベル
が減衰している。
５は、先の表１に示すように、ＤＣゲインが約−８ｄＢ
、高域ゲインが約９ ｄＢであるため、信号は２ビット
程度のダイナミックレンジの増加で分母項処理回路２３
に供給される。しかし、この時、低域では、信号レベル
が減衰している。
次の分母処理回路２３では、ＤＣゲインが約２１ｄＢ、
高域ゲインが約−６ｄＢであるため、通常、４ビツトの
ダイナミックレンジの増加が必要である。しかし、この
時、分母項のダイナミックレンジを決めるＤＣゲイン２
１ｄＢに対し、その前の分子項でのＤＣゲインは、−８
ｄＢであるので、ダイナミックレンジの増加は３ビツト
に抑えられる。
高域ゲインが約−６ｄＢであるため、通常、４ビツトの
ダイナミックレンジの増加が必要である。しかし、この
時、分母項のダイナミックレンジを決めるＤＣゲイン２
１ｄＢに対し、その前の分子項でのＤＣゲインは、−８
ｄＢであるので、ダイナミックレンジの増加は３ビツト
に抑えられる。
このように、プリエンファシスモード、ディエンファシ
スモードのいずれのモードにおいても、分母項処理回路
２３のダイナミックレンジを小さくすることができる。
スモードのいずれのモードにおいても、分母項処理回路
２３のダイナミックレンジを小さくすることができる。
次の表２は、プリエンファシスモードおよびディエンフ
ァシスモードのいずれのモードでも、例えば、分母項→
分子項の順序で処理を行う場合と、この実施例にように
、モードに応じて処理順序を切り換える場合のダイナミ
ックレンジの違いを比較して示すものである。
ァシスモードのいずれのモードでも、例えば、分母項→
分子項の順序で処理を行う場合と、この実施例にように
、モードに応じて処理順序を切り換える場合のダイナミ
ックレンジの違いを比較して示すものである。
表 ２
以上詳述したようにこの実施例は、スイッチ２２．２４
を設け、プリエンファシスモードでは、積分特性を有す
る分母項の処理を行った後に、微分特性を有する分子項
の処理を行うようにし、ディエンファシスモードでは、
微分特性を有する分子項の処理を行った後に、積分特性
を有する分母項の処理を行うようにしたものである。
を設け、プリエンファシスモードでは、積分特性を有す
る分母項の処理を行った後に、微分特性を有する分子項
の処理を行うようにし、ディエンファシスモードでは、
微分特性を有する分子項の処理を行った後に、積分特性
を有する分母項の処理を行うようにしたものである。
このような構成によれば、プリエンファシスモードでは
、高域のゲインがほとんどない分母項の処理が先になさ
れるため、分子項のゲインに無関係に、必要最小限のダ
イナミックレンジで分母項処理回路２３を実現すること
ができる。
、高域のゲインがほとんどない分母項の処理が先になさ
れるため、分子項のゲインに無関係に、必要最小限のダ
イナミックレンジで分母項処理回路２３を実現すること
ができる。
一方、ディエンファシスモードでは、分子項の処理が先
になされるため、ＤＣ領域では、信号レベルが減衰する
。これにより、分母項のＤＣ領域での入力レベルが抑え
られる。これにより、ＤＣゲインの非常に大きな分母項
処理回路２３でのダイナミックレンジを抑えることがで
きる。
になされるため、ＤＣ領域では、信号レベルが減衰する
。これにより、分母項のＤＣ領域での入力レベルが抑え
られる。これにより、ＤＣゲインの非常に大きな分母項
処理回路２３でのダイナミックレンジを抑えることがで
きる。
以上この発明の一実施例を説明したが、この発明はこの
ような実施例に限定されるものでなく、他にも発明の要
旨を逸脱しないｖＡ囲で種々様々変形実施可能なことは
勿論である。
ような実施例に限定されるものでなく、他にも発明の要
旨を逸脱しないｖＡ囲で種々様々変形実施可能なことは
勿論である。
［発明の効果］
以上述べたようにこの発明のデジタルフィルタによれば
、プリエンファシスモード時およびディエンファシスモ
ード時の分母項および分子項の特性を利用して、分母項
処理手段のダイナミックレンジを抑えることができる。
、プリエンファシスモード時およびディエンファシスモ
ード時の分母項および分子項の特性を利用して、分母項
処理手段のダイナミックレンジを抑えることができる。
これにより、分母項処理手段の実現が容易になる。また
、これにより、分母項処理手段のみならず、分子項処理
手Ｖのゲート数も抑えることができる。
、これにより、分母項処理手段のみならず、分子項処理
手Ｖのゲート数も抑えることができる。
第１図はこの発明の一実施例の構成を示す回路図、第２
図および第３図は第１図の各モードにおける接続構成を
示す回路図、第４図はＩｒＲ型フィルタの構成を示す回
路図である。 ２１・・・入力端子、２２．２４．２６・・・スイッチ
、２３・・・分母項処理回路、２５・・・分母項処理回
路、２７・・・出力端子。
図および第３図は第１図の各モードにおける接続構成を
示す回路図、第４図はＩｒＲ型フィルタの構成を示す回
路図である。 ２１・・・入力端子、２２．２４．２６・・・スイッチ
、２３・・・分母項処理回路、２５・・・分母項処理回
路、２７・・・出力端子。
Claims (1)
- 【特許請求の範囲】 ＦＭ変調に供される変調信号のプリエンフアシス処理
とＦＭ復調された変調信号のデイエンフアシス処理を行
うものであって、プリエンフアシス特性およびディエン
フアシス特性のいずれも多項式の分数の形で表わされる
ように構成されたデジタルフィルタにおいて、 上記プリエンフアシス特性の特性式の分母項の処理と上
記ディエンフアシス特性の特性式の分母項の処理に兼用
される分母項処理手段と、 上記プリエンフアシス特性の特性式の分子項の処理と上
記ディエンフアシス特性の特性式の分子項の処理に兼用
される分子項処理手段と、 プリエンフアシス処理時は、上記ＦＭ復調に供される変
調信号を上記分母項処理手段に供給し、ディエンフアシ
ス処理時は、上記分子項処理手段の出力信号を上記分母
項処理手段に供給する第１の信号選択手段と、 プリエンフアシス処理時は、上記分母項処理手段の出力
信号を上記分子項処理手段に供給し、ディエンフアシス
処理時は、上記ＦＭ復調された変調信号を上記分子項処
理手段に供給する第２の信号選択手段とを具備したこと
を特徴とするデジタルフィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076909A JPH01248816A (ja) | 1988-03-30 | 1988-03-30 | デジタルフィルタ |
| US07/330,361 US4974185A (en) | 1988-03-30 | 1989-03-29 | Digital filter for executing a video emphasis process through mode selection |
| DE8989105542T DE68906582T2 (de) | 1988-03-30 | 1989-03-29 | Digitalfilter fuer die durchfuehrung eines video-anhebungsprozesses mittels mode-selektion. |
| EP89105542A EP0335371B1 (en) | 1988-03-30 | 1989-03-29 | Digital filter for executing a video emphasis process through mode selection |
| KR1019890004056A KR920009458B1 (ko) | 1988-03-30 | 1989-03-30 | 모드절환에의한비디오엠퍼시스처리를가능하게한디지탈필터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076909A JPH01248816A (ja) | 1988-03-30 | 1988-03-30 | デジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248816A true JPH01248816A (ja) | 1989-10-04 |
Family
ID=13618805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63076909A Pending JPH01248816A (ja) | 1988-03-30 | 1988-03-30 | デジタルフィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4974185A (ja) |
| EP (1) | EP0335371B1 (ja) |
| JP (1) | JPH01248816A (ja) |
| KR (1) | KR920009458B1 (ja) |
| DE (1) | DE68906582T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9398852B2 (en) | 2010-09-10 | 2016-07-26 | Nihon Kohden Corporation | Medical telemetry system and medical telemeter |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19742940C2 (de) * | 1997-09-29 | 1999-07-29 | Siemens Ag | Deemphasefilter mit integrierter Unbuntwert-Ermittlung |
| US6115418A (en) * | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
| US6320622B1 (en) | 1998-09-07 | 2001-11-20 | Infineon Technologies Ag | De-emphasis filter with integrated determination of achromatic values |
| US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| US6438163B1 (en) | 1998-09-25 | 2002-08-20 | National Semiconductor Corporation | Cable length and quality indicator |
| EP1039778A1 (de) * | 1999-02-27 | 2000-09-27 | Evi Audio GmbH | Vorrichtung zur Verbesserung der Wiedergabe von Schallereignissen im Tieftonbereich |
| US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
| US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
| US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| US7391251B1 (en) | 2005-11-07 | 2008-06-24 | Pericom Semiconductor Corp. | Pre-emphasis and de-emphasis emulation and wave shaping using a programmable delay without using a clock |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207720A (ja) * | 1983-05-11 | 1984-11-24 | Toshiba Corp | デジタルフイルタ |
| JPS6030296A (ja) * | 1983-07-29 | 1985-02-15 | Victor Co Of Japan Ltd | 映像信号記録装置及び映像信号記録再生装置 |
| DE3484701D1 (de) * | 1983-10-05 | 1991-07-18 | Nec Corp | Digitale signalverarbeitungseinrichtung mit einem digitalen filter. |
| JPH0834408B2 (ja) * | 1983-12-23 | 1996-03-29 | ソニー株式会社 | Ｉｉｒデイジタルフイルタ |
| GB2181008B (en) * | 1985-09-25 | 1989-09-20 | Sony Corp | Infinite impulse response filters |
| JPH084349B2 (ja) * | 1987-03-20 | 1996-01-17 | ソニー株式会社 | カラ−映像信号の記録方法及びその再生方法 |
-
1988
- 1988-03-30 JP JP63076909A patent/JPH01248816A/ja active Pending
-
1989
- 1989-03-29 DE DE8989105542T patent/DE68906582T2/de not_active Expired - Fee Related
- 1989-03-29 US US07/330,361 patent/US4974185A/en not_active Expired - Fee Related
- 1989-03-29 EP EP89105542A patent/EP0335371B1/en not_active Expired - Lifetime
- 1989-03-30 KR KR1019890004056A patent/KR920009458B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9398852B2 (en) | 2010-09-10 | 2016-07-26 | Nihon Kohden Corporation | Medical telemetry system and medical telemeter |
Also Published As
| Publication number | Publication date |
|---|---|
| US4974185A (en) | 1990-11-27 |
| KR920009458B1 (ko) | 1992-10-16 |
| KR890015501A (ko) | 1989-10-30 |
| EP0335371B1 (en) | 1993-05-19 |
| EP0335371A3 (en) | 1990-01-10 |
| EP0335371A2 (en) | 1989-10-04 |
| DE68906582T2 (de) | 1993-08-26 |
| DE68906582D1 (de) | 1993-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01248816A (ja) | デジタルフィルタ | |
| JPS6038914B2 (ja) | ビデオ信号処理装置 | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| US5079633A (en) | Video signal processor for removing high frequency noise component | |
| JPS6322374B2 (ja) | ||
| JPS61172485A (ja) | 映像信号処理回路 | |
| JPS62145981A (ja) | フイルタ回路 | |
| JPH11187286A (ja) | 画質補正回路 | |
| KR910002603B1 (ko) | 디지탈 비선형 엠퍼시스/디엠퍼시스장치 | |
| JPH01251475A (ja) | デジタルエンファシス回路 | |
| JPS62135079A (ja) | 輝度信号処理回路 | |
| JP3013610B2 (ja) | ステレオ、モノラル両用サラウンド回路 | |
| JPS6327178A (ja) | 映像信号の記録／再生装置 | |
| JPH0627023Y2 (ja) | ノイズ低減回路 | |
| KR900003078B1 (ko) | 영상신호의 잡음저감회로 | |
| JPH01188034A (ja) | 雑音除去回路 | |
| JPS63181579A (ja) | エンフアシス回路 | |
| JPH0498655A (ja) | ビデオエンファシス回路 | |
| JPH0570358B2 (ja) | ||
| JPS63164777A (ja) | 磁気記録再生装置 | |
| JPS60143028A (ja) | 雑音低減装置 | |
| JPS6282788A (ja) | 映像信号記録再生装置 | |
| JPH01183922A (ja) | 周波数トラップ装置 | |
| JPS6041823A (ja) | パルス性雑音の低減装置 | |
| JPS63245100A (ja) | エラ−補正装置 |