JPS61172485A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPS61172485A JPS61172485A JP60013829A JP1382985A JPS61172485A JP S61172485 A JPS61172485 A JP S61172485A JP 60013829 A JP60013829 A JP 60013829A JP 1382985 A JP1382985 A JP 1382985A JP S61172485 A JPS61172485 A JP S61172485A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- input
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は映像信号処理回路に関し、特にVTRもしく
はテレビジョン等の映像信号の雑音低減装置に関するも
のである。
はテレビジョン等の映像信号の雑音低減装置に関するも
のである。
第3図は特開昭54−130835号公報に示された従
来の映像信号処理回路を示すブロック図であり、図にお
いて、1は大力クロマ信号、4はこの入力クロマ信号を
1水平走査期間(IH)遅延するlH遅延線、5はこの
IH遅延線4の出力、12は遅延線出力5と上記人力ク
ロマ信号lとを加算する加算回路、13は加算回路12
の出力である垂直方向高域成分、14は垂直方向高域成
分13の振幅制限を行なう振幅制限回路、15は垂直方
向雑音信号、16は垂直方向雑音信号15のレベル調整
を行なうレベル調整回路、17はレベル調整回路16の
出力信号の位相を反転する位相反転回路、20は位相反
転回路17の出力信号と上記人力クロマ信号1とを加算
する加算回路、21は出力クロマ信号である。
来の映像信号処理回路を示すブロック図であり、図にお
いて、1は大力クロマ信号、4はこの入力クロマ信号を
1水平走査期間(IH)遅延するlH遅延線、5はこの
IH遅延線4の出力、12は遅延線出力5と上記人力ク
ロマ信号lとを加算する加算回路、13は加算回路12
の出力である垂直方向高域成分、14は垂直方向高域成
分13の振幅制限を行なう振幅制限回路、15は垂直方
向雑音信号、16は垂直方向雑音信号15のレベル調整
を行なうレベル調整回路、17はレベル調整回路16の
出力信号の位相を反転する位相反転回路、20は位相反
転回路17の出力信号と上記人力クロマ信号1とを加算
する加算回路、21は出力クロマ信号である。
次に動作について説明する。入力クロマ信号1は、IH
遅延線4によりIH遅延された遅延線出力5となり、上
記遅延を受けてない大力クロマ信号1と加算回路12で
加算される。即ち、IH遅延線4及び加算回路12によ
ってくし形フィルタが構成されており、その出力には垂
直空間周波数帯域での垂直方向高域成分13が得られる
。この垂直方向高域成分13のうちの高レベルの信号成
分は、振幅制限回路14によりカットされ、低レベルの
雑音成分だけの垂直方向雑音信号15となる。この雑音
信号15は、次のレベル調整回路16によって入力クロ
マ信号1の中に含まれる雑音のレベルとほぼ同レベルに
調整され、その後、位相反転回路17によって位相を反
転される。そしてこの位相反転回路17の出力信号は、
加算回路20によって入力クロマ信号1と加算され、こ
れにより入力クロマ信号1から雑音成分が除去された出
力クロマ信号21が得られる。
遅延線4によりIH遅延された遅延線出力5となり、上
記遅延を受けてない大力クロマ信号1と加算回路12で
加算される。即ち、IH遅延線4及び加算回路12によ
ってくし形フィルタが構成されており、その出力には垂
直空間周波数帯域での垂直方向高域成分13が得られる
。この垂直方向高域成分13のうちの高レベルの信号成
分は、振幅制限回路14によりカットされ、低レベルの
雑音成分だけの垂直方向雑音信号15となる。この雑音
信号15は、次のレベル調整回路16によって入力クロ
マ信号1の中に含まれる雑音のレベルとほぼ同レベルに
調整され、その後、位相反転回路17によって位相を反
転される。そしてこの位相反転回路17の出力信号は、
加算回路20によって入力クロマ信号1と加算され、こ
れにより入力クロマ信号1から雑音成分が除去された出
力クロマ信号21が得られる。
また、この第3図に示す例の(し形フィルタの部分を巡
回型くし形フィルタで構成したものも、上記と同様の作
用効果が得られるものとして知られている。
回型くし形フィルタで構成したものも、上記と同様の作
用効果が得られるものとして知られている。
しかるに、このような従来の映像信号処理回路、特に巡
回型くし形フィルタを用いたものにおいては、フィルタ
の位相特性がリニアでないため、本来信号のない部分に
信号が現れたり、また本来信号のあるべき所に信号がな
かったりする場合が生じる。従ってこのような回路装置
を自動位相制御(A P C)ループの中に入れた場合
、APCループの応答性が乱され、APCが誤動作する
という問題点があった。また同様に、高速ピクチャーサ
ーチ時において上記回路装置の過渡応答によりノイズが
発生したり、さらに上記回路装置においては、振幅制限
回路14において振幅制限されるが、雑音以外の信号成
分が全て除去される訳ではなく、従ってその残った信号
成分を加算回路20で信号処理することにより、雑音だ
けでなく入力クロマ信号中の高域成分も除去されてしま
い、モード(特に標準モード)によっては雑音除去の効
果よりも、垂直解像度の劣化による画質低下の弊害の方
が大きくなるという問題があった。
回型くし形フィルタを用いたものにおいては、フィルタ
の位相特性がリニアでないため、本来信号のない部分に
信号が現れたり、また本来信号のあるべき所に信号がな
かったりする場合が生じる。従ってこのような回路装置
を自動位相制御(A P C)ループの中に入れた場合
、APCループの応答性が乱され、APCが誤動作する
という問題点があった。また同様に、高速ピクチャーサ
ーチ時において上記回路装置の過渡応答によりノイズが
発生したり、さらに上記回路装置においては、振幅制限
回路14において振幅制限されるが、雑音以外の信号成
分が全て除去される訳ではなく、従ってその残った信号
成分を加算回路20で信号処理することにより、雑音だ
けでなく入力クロマ信号中の高域成分も除去されてしま
い、モード(特に標準モード)によっては雑音除去の効
果よりも、垂直解像度の劣化による画質低下の弊害の方
が大きくなるという問題があった。
この発明は、かかる点に鑑みてなされたもので、映像信
号処理回路を通すことによる弊害を除去でき、画質の劣
化を軽減することのできる映像信号処理回路を提供する
ことを目的としている。
号処理回路を通すことによる弊害を除去でき、画質の劣
化を軽減することのできる映像信号処理回路を提供する
ことを目的としている。
この発明に係る映像信号処理回路は、くし形フィルタを
通して得られる信号を処理し入力信号中の雑音成分を除
去する、あるいはその高域成分を強調するものにおいて
、所望期間その機能を停止させて入力信号をそのまま出
力信号とする演算停止手段を設けたものである。
通して得られる信号を処理し入力信号中の雑音成分を除
去する、あるいはその高域成分を強調するものにおいて
、所望期間その機能を停止させて入力信号をそのまま出
力信号とする演算停止手段を設けたものである。
この発明においては、所望期間演算回路に対する高域信
号の入力を停止し、これにより該演算回路の他方の入力
である入力信号のみが出力され、入力信号がそのまま出
力信号となる。
号の入力を停止し、これにより該演算回路の他方の入力
である入力信号のみが出力され、入力信号がそのまま出
力信号となる。
以下、この発明の一実施例を図について説明する。第1
図において、1は入力クロマ信号、2は加算回路、3は
加算回路出力、4はIH遅延線、5は遅延線出力、6は
遅延線出力5をに倍(K<1)し、帰還量の調整を行な
うレベル調整回路、7は位相反転回路、8は帰還信号、
9はレベル正規化のために遅延線出力5を(1−K)倍
するレベル調整回路、10は位相反転回路、11は巡回
型くし形フィルタの出力、12はこの出力11と入力ク
ロマ信号1とを加算する加算回路である。
図において、1は入力クロマ信号、2は加算回路、3は
加算回路出力、4はIH遅延線、5は遅延線出力、6は
遅延線出力5をに倍(K<1)し、帰還量の調整を行な
うレベル調整回路、7は位相反転回路、8は帰還信号、
9はレベル正規化のために遅延線出力5を(1−K)倍
するレベル調整回路、10は位相反転回路、11は巡回
型くし形フィルタの出力、12はこの出力11と入力ク
ロマ信号1とを加算する加算回路である。
また、13は垂直方向高域成分、14は振幅制限回路、
15は垂直方向雑音信号、16はレベル調整回路、17
は位相反転回路、20は加算回路、21は出力クロマ信
号であり、これらは第3図で示した従来のものと間様で
ある。
15は垂直方向雑音信号、16はレベル調整回路、17
は位相反転回路、20は加算回路、21は出力クロマ信
号であり、これらは第3図で示した従来のものと間様で
ある。
また、19は第1の演算停止指示信号であり、この信号
の指示する期間は、例えばカラーバースト期間である。
の指示する期間は、例えばカラーバースト期間である。
22は標準スピード記録、再生モード信号(以下、標準
モード指示信号と称す)、23は上記第1の演算停止指
示信号19及び標準モード指示信号22を2人力とする
ORゲート、24はこのORゲート23の出力である第
2の演算停止指示信号、18はこの第2の演算停止指示
信号24によりオン、オフ制御されるスイッチであり、
その第1の端子は上記位相反転回路17の出力に接続さ
れ、第2の端子は接地されている。
モード指示信号と称す)、23は上記第1の演算停止指
示信号19及び標準モード指示信号22を2人力とする
ORゲート、24はこのORゲート23の出力である第
2の演算停止指示信号、18はこの第2の演算停止指示
信号24によりオン、オフ制御されるスイッチであり、
その第1の端子は上記位相反転回路17の出力に接続さ
れ、第2の端子は接地されている。
このスイッチ18はアナログスイッチであってもトラン
ジスタスイッチ回路であってもよい。そして上記ORゲ
ート23及びスイッチ1日により、上記位相反転回路1
7の出力の上記加算回路20への入力を所望期間停止せ
しめ、該所望期間入力信号をそのまま出力信号とする演
算停止手段が構成されている。なお上記ORゲート23
はダイオードで構成できる。
ジスタスイッチ回路であってもよい。そして上記ORゲ
ート23及びスイッチ1日により、上記位相反転回路1
7の出力の上記加算回路20への入力を所望期間停止せ
しめ、該所望期間入力信号をそのまま出力信号とする演
算停止手段が構成されている。なお上記ORゲート23
はダイオードで構成できる。
次に動作について説明する。
入力クロマ信号1は加算回路2に入力され、その出力3
はIH遅延線4に入力される。遅延線出力5はレベル調
整回路6によって帰還量Kを調整され、位相反転回路7
で位相反転された後帰還信号8として加算回路2に入力
される。*ち、これらの回路により巡回型くし形フィル
タが構成されている。そしてこの出力である遅延線出力
5は、レベル調整回路9によって(1−K)倍されて入
力信号のレベルに正規化され、次に位相反転回路10に
より位相反転されて巡回型くし形フィルタ出力11とな
る。この出力11は加算回路12において人力クロマ信
号1と加算され、その結果垂直方向高域成分13が得ら
れる。垂直方向高域成分13は振幅制限回路14により
、その高レベル信号がカットされる。ここで、高レベル
信号は信号成分でり、低レベル信号は雑音であると考え
られるので、振幅制限回路I4の出力は垂直方向雑音信
号15となる。このようにして得られた垂直方向雑音信
号15はレベル調整回路16によって大力クロマ信号1
の中の雑音成分とほぼ同レベルに調整され、位相反転回
路17によって位相反転されて出力される。
はIH遅延線4に入力される。遅延線出力5はレベル調
整回路6によって帰還量Kを調整され、位相反転回路7
で位相反転された後帰還信号8として加算回路2に入力
される。*ち、これらの回路により巡回型くし形フィル
タが構成されている。そしてこの出力である遅延線出力
5は、レベル調整回路9によって(1−K)倍されて入
力信号のレベルに正規化され、次に位相反転回路10に
より位相反転されて巡回型くし形フィルタ出力11とな
る。この出力11は加算回路12において人力クロマ信
号1と加算され、その結果垂直方向高域成分13が得ら
れる。垂直方向高域成分13は振幅制限回路14により
、その高レベル信号がカットされる。ここで、高レベル
信号は信号成分でり、低レベル信号は雑音であると考え
られるので、振幅制限回路I4の出力は垂直方向雑音信
号15となる。このようにして得られた垂直方向雑音信
号15はレベル調整回路16によって大力クロマ信号1
の中の雑音成分とほぼ同レベルに調整され、位相反転回
路17によって位相反転されて出力される。
ここで、令弟2の演算停止指示信号24によりスイッチ
18がオフの状態であるとき、即ち記録再生時間モード
が長時間モードで、しかも信号がバースト期間でなく、
標準モード指示信号22及び第1の演算停止指示信号1
9が非アクテイブ状態のとき、上記位相が反転された雑
音信号は加算回路20へ入力され、該加算回路20の一
方の入力である入力クロマ信号1と演算処理される。従
ってこの加算回路20の出力には、雑音の除去された出
力クロマ信号21が得られる。
18がオフの状態であるとき、即ち記録再生時間モード
が長時間モードで、しかも信号がバースト期間でなく、
標準モード指示信号22及び第1の演算停止指示信号1
9が非アクテイブ状態のとき、上記位相が反転された雑
音信号は加算回路20へ入力され、該加算回路20の一
方の入力である入力クロマ信号1と演算処理される。従
ってこの加算回路20の出力には、雑音の除去された出
力クロマ信号21が得られる。
一方、スイッチ18が第2の演算停止信号24によりオ
ンの状態であるとき、即ち標準モード又は信号がバース
ト期間で、標準モード指示信号22又は第1の演算停止
指示信号19がアクティブ状態のとき、上記位相反転回
路17の出力はこのスイッチ18を介して接地され、加
算回路20への雑音信号の入力が停止される。その結果
、加算回路20の一方の入力信号である入力クロマ信号
1がそのまま出力クロマ信号21となる。
ンの状態であるとき、即ち標準モード又は信号がバース
ト期間で、標準モード指示信号22又は第1の演算停止
指示信号19がアクティブ状態のとき、上記位相反転回
路17の出力はこのスイッチ18を介して接地され、加
算回路20への雑音信号の入力が停止される。その結果
、加算回路20の一方の入力信号である入力クロマ信号
1がそのまま出力クロマ信号21となる。
このような本実施例装置では、ORゲート23及びスイ
ッチ1Bを設けて、標準スピード記録再生時とバースト
期間においては信号処理を行なわないように、即ち入力
クロマ信号1をそのまま出力クロマ信号21とするよう
にしたので、バースト信号が乱されることはなく、AP
C動作が正常に行なわれ、処理回路による画質の乱れの
影響を軽減することができる。
ッチ1Bを設けて、標準スピード記録再生時とバースト
期間においては信号処理を行なわないように、即ち入力
クロマ信号1をそのまま出力クロマ信号21とするよう
にしたので、バースト信号が乱されることはなく、AP
C動作が正常に行なわれ、処理回路による画質の乱れの
影響を軽減することができる。
第2図は本発明の他の実施例を示し、この実施例ではス
イッチ18の部分の構成のみが上記実施例と異なる。即
ち、上記実施例ではスイッチ18を位相反転回路17と
接地との間に設けたが、この第2図の実施例では位相反
転回路17と加算回路20との間に設けている。
イッチ18の部分の構成のみが上記実施例と異なる。即
ち、上記実施例ではスイッチ18を位相反転回路17と
接地との間に設けたが、この第2図の実施例では位相反
転回路17と加算回路20との間に設けている。
動作は上記実施例とほぼ同様であるが、本実施例の場合
、スイッチ18がオン状態で雑音低減された出力信号が
得られ、オフ状態で入力信号そのままの出力信号が得ら
れる。
、スイッチ18がオン状態で雑音低減された出力信号が
得られ、オフ状態で入力信号そのままの出力信号が得ら
れる。
なお、上記実施例では第1の演算停止指示信号による演
算停止期間をバースト期間としたが、このバースト期間
だけでなく水平ブランキング期間について演算停止する
ようにしてもよく、このようにすれば、上記実施例と同
様の効果に加え、NTSCの規格に準じたテレビ信号を
得ることができる。また9TRのモード指示信号を、例
えば高速ピクチャーサーチモードと標準スピードモード
等の複数使用して論理演算を行なうようにしてもよい。
算停止期間をバースト期間としたが、このバースト期間
だけでなく水平ブランキング期間について演算停止する
ようにしてもよく、このようにすれば、上記実施例と同
様の効果に加え、NTSCの規格に準じたテレビ信号を
得ることができる。また9TRのモード指示信号を、例
えば高速ピクチャーサーチモードと標準スピードモード
等の複数使用して論理演算を行なうようにしてもよい。
また、上記実施例では入力信号がクロマ信号の場合を説
明しか、入力信号は輝度信号でも良い。
明しか、入力信号は輝度信号でも良い。
さらに、上記実施例においてはスイッチの位置を位相反
転回路の後としたが、この位置は加算回路12と加算回
路20の間であるならばどこの位置でも良く、上記実施
例と同様の効果を奏する。
転回路の後としたが、この位置は加算回路12と加算回
路20の間であるならばどこの位置でも良く、上記実施
例と同様の効果を奏する。
またさらに、上記実施例では位相反転回路17と加算回
路20とにより入力信号に対して減算処理を行なうよう
にしたが、本発明は位相反転回路17を除去して、入力
信号に対して加算処理を行なう、即ち高域成分の強調を
行なうものにも通用でき、上記実施例と同様の効果を奏
する。
路20とにより入力信号に対して減算処理を行なうよう
にしたが、本発明は位相反転回路17を除去して、入力
信号に対して加算処理を行なう、即ち高域成分の強調を
行なうものにも通用でき、上記実施例と同様の効果を奏
する。
以上のように、この発明によれば、巡回型くし形フィル
タを通して得られる信号を処理し、この信号により入力
信号中の雑音成分を除去するように、あるいは高域成分
を強調するようにした映像信号処理回路において、所望
期間、その機能を停止させて入力信号をそのまま出力信
号とするようにしたので、必要に応じて上記信号処理に
よる弊害を防止することができ、画質劣化を軽減できる
効果がある。
タを通して得られる信号を処理し、この信号により入力
信号中の雑音成分を除去するように、あるいは高域成分
を強調するようにした映像信号処理回路において、所望
期間、その機能を停止させて入力信号をそのまま出力信
号とするようにしたので、必要に応じて上記信号処理に
よる弊害を防止することができ、画質劣化を軽減できる
効果がある。
第1図はこの発明の一実施例による映像信号処理回路の
ブロック図、第2図はこの発明の他の実施例を示すブロ
ック図、第3図は従来の映像信号処理回路を示すブロッ
ク図である。 1・・・入力クロマ信号、2.12.20・・・加算回
路、4・・・IH遅延線、6・・・レベル調整回路、7
゜10.17・・・位相反転回路、9・・・レベル調整
回路、14・・・振幅制限回路、1B・・・スイッチ、
19・・・第1の演算停止指示信号、21・・・出力ク
ロマ信号、22・・・標準スピード記録再生モード信号
、23・・・ORゲート、24・・・第2の演算停止指
示信号。 なお図中同一符号は同−又は相当部分を示す。
ブロック図、第2図はこの発明の他の実施例を示すブロ
ック図、第3図は従来の映像信号処理回路を示すブロッ
ク図である。 1・・・入力クロマ信号、2.12.20・・・加算回
路、4・・・IH遅延線、6・・・レベル調整回路、7
゜10.17・・・位相反転回路、9・・・レベル調整
回路、14・・・振幅制限回路、1B・・・スイッチ、
19・・・第1の演算停止指示信号、21・・・出力ク
ロマ信号、22・・・標準スピード記録再生モード信号
、23・・・ORゲート、24・・・第2の演算停止指
示信号。 なお図中同一符号は同−又は相当部分を示す。
Claims (6)
- (1)入力映像信号から該信号中の垂直空間周波数帯域
での高域成分を抽出するくし形フィルタと、該高域成分
の振幅を制限する振幅制限回路と、該振幅制限信号と上
記入力信号とを加算もしくは減算する演算回路とを備え
た映像信号処理回路において、上記演算回路での演算を
所望期間停止せしめ該期間上記入力信号をそのまま出力
信号とする演算停止手段を備えたことを特徴とする映像
信号処理回路。 - (2)本映像信号処理回路は磁気記録再生装置の映像信
号処理回路であり、上記演算停止手段は、磁気記録再生
装置の記録再生スピードのモード信号と演算停止指示信
号との論理演算を行なう論理演算回路と、該論理演算回
路の出力に応じて上記演算回路への上記振幅制限信号の
入力を所望期間停止せしめる信号停止手段とからなるも
のであることを特徴とする特許請求の範囲第1項記載の
映像信号処理回路。 - (3)上記モード信号による演算停止期間は、標準スピ
ード記録再生モード期間であることを特徴とする特許請
求の範囲第2項記載の映像信号処理回路。 - (4)上記演算停止指示信号による演算停止期間は、少
なくともカラーバースト期間であることを特徴とする特
許請求の範囲第2項または第3項記載の映像信号処理回
路。 - (5)上記演算停止指示信号による演算停止期間は、少
なくとも水平ブランキング期間であることを特徴とする
特許請求の範囲第2項または第3項のいずれかに記載の
映像信号処理回路。 - (6)上記演算停止指示信号による演算停止期間は、少
なくとも垂直ブランキング期間であることを特徴とする
特許請求の範囲第2項または第3項のいずれかに記載の
映像信号処理回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60013829A JPS61172485A (ja) | 1985-01-28 | 1985-01-28 | 映像信号処理回路 |
KR1019850007725A KR890004853B1 (ko) | 1985-01-28 | 1985-10-19 | 영상신호 처리회로 |
US06/807,909 US4701787A (en) | 1985-01-28 | 1985-12-11 | Selectively enabled image signal processing circuit using recursive filtering |
GB8601455A GB2170976B (en) | 1985-01-28 | 1986-01-22 | Image signal processing circuit |
DE19863602503 DE3602503A1 (de) | 1985-01-28 | 1986-01-28 | Bildsignalverarbeitungsschaltung |
US07/051,425 US4772939A (en) | 1985-01-28 | 1987-05-19 | Selectively enabled image signal processing circuit using recursive filtering |
GB8807155A GB2202408B (en) | 1985-01-28 | 1988-03-25 | Image signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60013829A JPS61172485A (ja) | 1985-01-28 | 1985-01-28 | 映像信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61172485A true JPS61172485A (ja) | 1986-08-04 |
JPH0513425B2 JPH0513425B2 (ja) | 1993-02-22 |
Family
ID=11844159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60013829A Granted JPS61172485A (ja) | 1985-01-28 | 1985-01-28 | 映像信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61172485A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63157576A (ja) * | 1986-12-22 | 1988-06-30 | Toshiba Corp | 遅延演算回路及び遅延演算方法 |
JPS63189086A (ja) * | 1987-01-31 | 1988-08-04 | Nec Home Electronics Ltd | テレビジヨン受像機 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5441724B2 (ja) | 2010-01-08 | 2014-03-12 | パナソニック株式会社 | Esd保護素子、半導体装置およびプラズマディスプレイ装置 |
-
1985
- 1985-01-28 JP JP60013829A patent/JPS61172485A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63157576A (ja) * | 1986-12-22 | 1988-06-30 | Toshiba Corp | 遅延演算回路及び遅延演算方法 |
JPS63189086A (ja) * | 1987-01-31 | 1988-08-04 | Nec Home Electronics Ltd | テレビジヨン受像機 |
JPH0520949B2 (ja) * | 1987-01-31 | 1993-03-22 | Nippon Denki Hoomu Erekutoronikusu Kk |
Also Published As
Publication number | Publication date |
---|---|
JPH0513425B2 (ja) | 1993-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63121371A (ja) | 映像信号処理装置 | |
JPH01248816A (ja) | デジタルフィルタ | |
JPS61172485A (ja) | 映像信号処理回路 | |
US4597008A (en) | Color burst signal improving circuit | |
KR890004853B1 (ko) | 영상신호 처리회로 | |
JPS62125780A (ja) | 映像信号処理装置 | |
JPS60212090A (ja) | くし形フイルタ | |
JPS6326168A (ja) | 雑音除去回路 | |
JPS62135079A (ja) | 輝度信号処理回路 | |
JPH0691629B2 (ja) | カラ−映像信号処理回路 | |
JPH05160672A (ja) | 巡回形くし形フィルタ | |
JPH0418755B2 (ja) | ||
JPS6282788A (ja) | 映像信号記録再生装置 | |
JPS61218283A (ja) | 輝度信号再生装置及び記録再生装置 | |
JPH0320196B2 (ja) | ||
JPH0545116B2 (ja) | ||
JPS62269476A (ja) | 映像信号処理装置 | |
JPH02301292A (ja) | くし形フィルタ回路 | |
JPH02143790A (ja) | 輝度信号処理装置 | |
JPS5580986A (en) | Recorder/reproducer for secam-system color television signal | |
JPH0567117B2 (ja) | ||
JPS6278974A (ja) | 映像信号のノイズ低減回路 | |
JPS62196987A (ja) | 映像信号処理回路 | |
JPS63117593A (ja) | 色度信号のドロツプアウト補償回路 | |
JPS6320969A (ja) | 雑音除去装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |