KR100302156B1 - 데시메이션필터 - Google Patents

데시메이션필터 Download PDF

Info

Publication number
KR100302156B1
KR100302156B1 KR1019950704331A KR19950704331A KR100302156B1 KR 100302156 B1 KR100302156 B1 KR 100302156B1 KR 1019950704331 A KR1019950704331 A KR 1019950704331A KR 19950704331 A KR19950704331 A KR 19950704331A KR 100302156 B1 KR100302156 B1 KR 100302156B1
Authority
KR
South Korea
Prior art keywords
decimation
delay element
delay
decimation filter
sampling frequency
Prior art date
Application number
KR1019950704331A
Other languages
English (en)
Other versions
KR960702211A (ko
Inventor
타피오사라메키
타파니리토니에미
빌레에에롤라
티모후수
에에로파자레
세포잉갈수오
Original Assignee
에에로파자레
빌레에에롤라
세포잉갈수오
타파니리토니에미
타피오사라메키
티모후수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에에로파자레, 빌레에에롤라, 세포잉갈수오, 타파니리토니에미, 타피오사라메키, 티모후수 filed Critical 에에로파자레
Publication of KR960702211A publication Critical patent/KR960702211A/ko
Application granted granted Critical
Publication of KR100302156B1 publication Critical patent/KR100302156B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational

Abstract

본 발명은 디지탈 1차 및 2차 적분단 및 미분단(22, 23, 25, 27)과 데시메이션단을 직렬연결하여 이루어진 데시메이션 필터에 관한 것이다. 본 발명의 데시메이션 필터구조는 데시메이션 필터의 영(0)감쇄 위치를 이동시키기 위한 부가적 분기(branch: 28, 29, 30,31)를 포함하고, 이에 의해 필터의 차수 M및 구조적 소자의 수 M를 감소시킨다.

Description

[발명의 명칭]
데시메이션 필터
[발명의 분야]
본 발명은 데시메이션 필터에 관한 것이며, 특히 다음의 순서로 직렬배치된 요소들로 이루어진 데시메이션 필터에 관한 것이다.
클록속도 Fs및 1클록사이클 지연소자를 갖는 디지탈 1차적분단 M1,
클록속도 F2및 2클록사이클 지연소자를 갖는 디지탈 2차적분단 M2,
최종적분단으로 부터 미리지정된 감소비율 K만큼 출력신호의 샘플링 주파수를 감소시키기 위한 데시메이션단,
1클록사이클 동안 입력신호를 지연시키는 지연소자와 이 지연소자의 출력신호에서 입력신호를 감산하기위한 감산기소자단으로 구성되고 클록속도 Fs/K를 갖는 다수 디지탈 미분단 M, 여기서 M=M1+2M2.
[발명의 배경]
데시메이션 필터는 소위 데시메이션비(decimation ratio)라고 칭하는 정수 K만큼 신호의 샘플링 주파수를 감소(처단)시키는 디지탈 필터이다. 이 데시메이션 필터는 전형적으로 과도샘플링 A/D 또는 D/A 변환기(예를들면, 시그마-델타 변환기)에 관련하여 사용되며, 변환기의 출력 샘플링 주파수를 감소시키게 된다.
데시메이션은 원리상 하나의 로우패스 필터와 이 필터의 출력으로 부터 K번째 샘플을 취하는 하나의 블록으로 구성되는 하나의 처리단에서 수행된다(여기서 K는 데시메이션비). 이 로우패스 필터의 필터응답은 필터의 출력신호가 수반하는 정보가 새로운 샘플링 주파수에 따른 대역내에서 정합되는 것이라야 한다.
하나의 처리단에서 수행되는 데시메이션에서 나타나는 문제는 그 로우패스 필터가 매우 가파르고 좁은 대역폭의 주파수 응답특성을 가진 것을 사용하여야 한다는 것이다. 이 문제점은 종래기술에서 여러개의 단을 사용하여 필터링 및 데시메이션을 수행하므로써 해결하고 있으며, 여기서 상이한 데이메이션단의 데시메이션비 K1, K2,...Kn의 곱이 상기한 데시메이션비 K에 상당하게 된다.
따라서, 각 데시메이션단에서 필요한 로우패스필터의 특성조건이 완화되고 그들의 차수가 감소되어 상이한 단의 로우패스필터에서 전체 차수는 1개단에서의 차수의 작은 부분으로 된다. 이것은 특히 데이메이션비가 예를들어 50 이상으로 높아질 경우 두드러진다.
계산적으로 유효한 다단 데시메이터의 제1단은 다음과 같은 전달함수가 주어진다.
여기서, 2-P는 스케일링 상수이다.
이것은 전체 데시메이션 팩터 D가 다음 등식을 만족하는 경우에 데시메이션 상수 K와 함께 제1단으로서 사용될 수 있다.
D=KL
여기서, K및 L은 상수이다.
이와같은 필터의 설계 및 구조는 예를들어 이. 비. 호겐아우어(E. B. Hogenauer)의 논문 "데시메이션 및 상호보간을 위한 디지탈 필터의 경제적 설계(An economicaLclassof digitaLfiltersfor decimation and interpolation)", IEEE Trans. Acoust. Speech SignaLProcessing, pp. 155-162 (vol. ASSP-29, 1981. 4월 발행)에 기재된 바 있다.
또한 식(1)에 따른 전달함수를 만족하는 한가지 데시메이터의 구조가 제1도에 도시되어 있다. 이 데시메이터는 단지 2M개의 가산기와 2M개의 지연소자들을 필요로 하고 승산을 위한 소자는 가지고 있지 않다. 더우기, 제1도의 데시메이터는 스케일링소자(12)와, 매 K번째 샘플만을 전송하는 데이메이션 블록(13)을 포함하고 있다. 만일 1의 보수 또는 2의 보수에 대한 산술(또는 통상 모듈로 산술)과 워스트-케이스(worst-case) 스케일링이 사용되어 진다면, 제1도에 나타낸 구조와 같은 필터의 출력값은 1/(1-z-1)로 나타내는 피이드백 루우프에서 내부초과(internaLoverflow)가 발생하더라도 정확한 것이 된다.
더우기, 상기 조건하에서 일시적인 잘못된 계산값은 무한시간 출력에서 소멸되고 초기에 리세트동작을 꼭 필요로 하지 않게 된다. 스케일링 상수 2-p는 다음조건을 만족해야만 한다.
2-p≤(1/K)M
종래기술의 필터구조에서 상수 M은 전달함수 H(z)가 다음과 같은 주파수 밴드에서 필요한 감쇄가 이루어지도록 선택되어야 한다.
[F2/2 (2r/K-1/D), F2/2 (2r/K+1/D)], r= 1,2,...,[K/2]
이 주파수 밴드는 전체 데시메이터의 주파수 밴드 [0, F2/2 (1/D)]로 별명된다. 여기서, F2는 샘플링 주파수이다. 제1도에 보인 종래 필터구조는 그 전달함수에 의해 산출된 영(0)이 주파수 F2/K, 2*F2/K, 3*F2/K,..., (K-1)*F2/K에 위치하고, 상수 M이 단지 필터의 수, 즉 필터의 차수를 증가시킬 수 밖에 없다는 단점이 있다. 이것은 종래의 필터단에서 주파수 [F2/2 (2r/K-1/D), F2/2 (2r/K+1/D)]에서의 감쇄를 위해 하드웨어적인 소자들의 수가 불필요하게 많아진다는 결과를 가져온다. 소자들의 수가 많아지면 실제 제작에 있어 가산기 및 지연소자의 수를 증가시키게 된다. 그러나, 치명적인 단점은 차수가 증가됨에 따라 필터의 이득이 증가되는 것이고, 따라서 필터구조에서 필요한 부가 비트의 수가 증가한다는 것이다. 필요한 부가비트의 수는 log2KM보다 큰 최소치의 상수로 된다.
[발명의 요약]
본 발명의 목적은 주파수 [F2/2 (2r/K-1/D), F2/2 (2r/K+1/D)]에서 동일한 감쇄량을 갖고 종래 기술의 필터구조에 비해 필터의 구조적 소자의 수를 현저히 감소시킬 수 있는 데시메이션 필터를 제공하는 데 있다.
본 발명에 따른 필터구조에서, 필요한 감쇄는 0의 감쇄에 대한 적절한 위치선정에 의해 이전에 가능했던 구조에서 보다 적은 차수의 필터구조로써 수행된다.
이와같은 본 발명의 목적과 장점은 본 발명에 따라 상술한 바와같은 데시메이션 필터가 M1차 적분기에 후속하는 i번째 2차 적분기의 입력과 주 분기에서 데시메이션 블록 후단의 i번째 2차 미분단의 출력사이에 위치한 M2신호처리분기를 포함하고, 이 신호처리분기(샘플링 주파수 Fs에서 i+K*i의 클록사이클 지연을 실현)는 출력신호의 샘플링 주파수 Fs에서 i개 클로사이클의 지연을 갖는 제1의 지연소자와, 미리지정된 데시메이션비 K만큼 제1 지연소자의 샘플링 주파수를 감소시키기 위한 데시메이션단과, 샘플링 주파수 Fs/K에서 i클록사이클 만큼의 지연을 갖는 제2 의 지연소자와, 눈금게수 αi(여기서 i=1,2,3,...,M2)를 갖는 스케일링 소자가 직렬연결되게 구성한 것에 의해 달성된다.
본 발명에 따른 또하나의 데시메이션 필터는 M1차 적분기에 후속하는 i번째 2차 적분기의 입력과 주 분기의 출력단사이에 위치한 M2신호처리분기를 포함하고, 이 신호처리분기는 출력신호의 샘플링 주파수 Fs에서 i개 클록사이클의 지연을 갖는 제1 의 지연소자와, 미리지정된 데시메이션비 K만큼 제 1 지연소자의 샘플링 주파수를 감소시키기 위한 데시메이션단과, 샘플링 주파수 Fs/K에서 i클록사이클 만큼의 지연을 갖는 제2 의 지연소자와, [M1+2(M2-i)]차 미분블록과, 눈금계수 αi(여기서 i= 1,2,3,..., M2)를 갖는 스케일링 소자가 직렬연결되어 이루어지는 것을 특징으로 한다.
본 발명에 따른 데시메이션 필터 구조는 필터의 영(0)감쇄 위치를 이동시키기 위한 부가적 분기(branch)를 구비하고, 이에 의해 M차수 및 필터의 구조적 소자 갯수를 감소시킬 수 있게 된다. 예를들어, 120dB의 감쇄가 요구될 때 D=64인 경우를 고려해 보면, 본 발명의 필터구조에서 데시메이션비 K=16에 대해 에일리어스 텀(aliased terms)은 M1=2 및 M2=2를 사용함에 의해 120dB 이상으로 감쇄된다. 분기의 눈금계수 a1및 a2는 어떤 경우에서 2의 누승으로 부터 선택되는 정수로 양자화 될 수 있다.
본 발명의 필터가 집적회로로서 구현될 때, 이들 부가적 분기 계수의 사용에의해 집적회로의 구성에서 실리콘 기판면적의 점유율은 6개 텀(M=6)을 갖는 종래기술의 필터구조에 비해 단지 10% 증가에 불과한다.
부가적 분기없이, 종래기술에서 원하는 감쇄를 얻기위해서는 8개 텀(M=8)이 필요하다. 이와같은 종래기술의 필터는 보다 많은 내부 워드길이(8비트 이상, 즉 6개 텀을 갖는 시그마-델타 변조기의 예시된 전치필터단의 워드길이를 30%이상 초과한 길이)를 필요하게 된다. 집적회로 설계에 있어, 본 발명에 의한 실리콘 기판면적 점유 절약비율은 위와같은 필터구조가 시그마-델타 변조기로부터 1비트 데이타 스트림을 감소시키는 초단 필터로서 사용되는 경우에, 알려진 종래 기술에 비해 약 30% 정도 감소된다.
본 발명의 필터 구조는 주파수대역 안에서 낮은 진폭 왜율을 갖는 이점을 제공하고, 따라서 오류수정을 강화시킨다. 더욱이, 실제 적용에 있어, 종래기술의 필터구조는 계산 정확도가 너무 높아서 회로의 속도 또는 시스템의 클록신호의 속도가 종래기술의 필터구조를 기피하게 되는 원인이 되고 있다.
[도면의 간단한 설명]
본 발명을 첨부도면을 참고로 양호한 실시예에 관련하여 이하에서 상세히 설명한다.
제1도는 종래기술의 데시메이션 필터를 나타낸 블록다이어그램,
제2도는 본 발명에 따른 데시메이션 필터를 나타내는 블록다이어그램,
제3도는 본 발명에 따른 또하나의 데시메이션 필터를 나타낸 블록다이어그램, 그리고
제4도 및 5도는 종래기술에 의한 필터와 본 발명에 따른 필터의 주파수 응답을 나타낸 그래프이다.
[양호한 실시예의 설명]
제2도를 참조하면, 본 발명에 따른 데시메이션 필터단이 도시되어 있다. 이 데시메이션 필터단은 입력단 INPUT에 가해지는 신호의 샘플링 주파수 Fs를 감소시킨다. 입력신호는 바람직하게 시그마-델타 변조기로부터 공급되는 1비트 데이타의 스트림으로되고, 필터의 출력단 OUTPUT에서 데이타 스트림의 샘플링 주파수는 F2/K가 된다. 계수 K는 데시메이션 비(decimation ratio)로 칭한다. 필터의 입력단에 눈금계수 2-p를 갖는 스케일링 소자(21)가 먼저 설치된다. 이 소자(21)에 후속하여 제2(a)도에 나타낸 것과 같은 직렬구성의 M1적분단 E(z)으로 이루어진 적분블록E(z)M1이 직렬로 연결된다.
제2(a)도에서, 적분단 E(z)은 직렬로 연결된 가산기(200)와 지연소자(201)로 구성된다. 적분단의 입력신호는 가산기(201)의 하나의 입력단으로 공급되고, 지연소자(201)의 출력신호는 전체 적분단의 출력신호로 되는 동시에 가산기(200)의 제2 입력단으로 피이드백 된다. 가산기(200)의 출력단에서 얻어진 가산신호는 지연소자(201)로 공급된다.
제2도에서, 적분블록 E(z)M1에 후속하여 직렬연결된 M22차 적분블록 E(z)2이 설치된다. 이들 블록 각각은 제2도(a)에 나타낸 것과 같은 직렬연결된 2개의 적분단을 포함한다. 마지막 적분단 E(z)2후단에 도면부호 23M2로 나타낸 데시메이션 블록(24)이 연결되어 적분단 23M2의 출력으로 부터 매 K번째 샘플을 전달한다.
데시메이션 블록(24) 후단에 도면부호 251, 252,...25M2로 나타낸 M22차 미분블록 F(z)2이 각각 직렬로 연결된다. 각 2차 미분블록 F(z)2는 제2(b)도에 나타낸 것과 같이 직렬연결된 한쌍의 미분단 F(z)을 포함한다. 2차 미분블록 F(z)2이후에, 직렬연결된 가산기(261, 262,...26M2)가 차순의 2차 미분블록 전단에 제공된다. 이들 가산기는 블록의 출력을 다음 블록으로 공급하기 전에 해당 분기로부터 입력되는 신호와 함께 합산한다. 최종 미분단 25M2및 가산기 26M2후단에 제2(b)도에 나타낸 것과 같은 직렬연결된 M1미분단으로 구성된 미분블록 F(z)M1이 직렬로 연결된다.
제2(b)도의 미분단 F(z)은 직렬로 연결된 지연소자(202)와 감산기(203)로 구성된다. 미분단의 입력신호는 감산기(203)와 1클록 사이클 지연을 갖는 지연소자(202)모두에 직접 가해지고, 그 차신호가 전체 미분단의 출력신호로 된다.
데시메이션 필터는 또한 M1차 적분기에 후속하는 i번째 2차 적분기의 입력과 주 분기의 데시메이션 블록(24) 후단에서 i번째 2차 미분단 F(z)2의 출력사이에 위치한 M2신호처리분기(branch)를 포함한다. 이 신호처리분기는 출력신호의 샘플링 주파수 Fs에서 i개 클록사이클의 지연을 갖는 제1 의 지연소자(28)와, 미리지정된 데시메이션비 K만큼 제1 지연소자의 샘플링 주파수를 감소시키기 위한 데시메이션단(24)에 상응하는 데시메이션단(29)과, 샘플링 주파수 Fs/K에서 i클록사이클 만큼의 지연을 갖는 제2의 지연소자(30)와, 눈금계수 αi(여기서 i=1,2,3,...,M2)를 갖는 스케일링 소자(31)가 직렬연결되어 이루어진다.
따라서, 예를들면 적분단 23M2-1의 입력에 출력방향의 신호처리 분기회로가 연결되며, 그 분기회로는 클록주파수 Fs에서 2개 클록사이클의 지연 z-2을 갖는 지연소자(282)와, 샘플링 주파수 Fs/K에서 2개 클록사이클 만큼의 지연 z-2을 갖는 제 2의 지연소자(302)와, 눈금계수 a2를 갖는 스케일링 소자(312)로 이루어진다. 각 스케일링 소자(311,312,...,31M2)는 대응하는 가산기(261, 262,...,26M2)의 제2입력에 결합된다.
제2도의 필터에서 전체 전달함수는 다음식으로 표현된다.
상기한 전달함수를 실행하는 또하나의 필터구조가 제3도에 도시되어 있다. 여기서, 제2도에 보인 것과 동일한 블록 및 소자에는 동일한 참조부호를 부여하였다. 제2도에서와 같이 제3도의 필터구조는, 입력단 INPUT으로부터 순서적으로, 직렬연결된 스케일링 소자(21)와, M1차 적분블록(22)과, M22차 적분블록(231, 232,...,23M2)및 데시메이션 블록(24)으로 이루어진다. 데시메이션단(24) 후단에 제2도(b)에서 보인것과 같은 직렬연결된 M2차 미분블록 F(z)으로 구성된 미분블록(25')이 연결된다. 미분블록(27)은 직렬연결된 M1차 미분단 F(z)및 가산기(33)로 구성된다.
제3도의 데시메이션 필터는 또한 M1차 적분기에 후속하는 i번째 2차 적분기(23)의 입력과 주 분기의 가산기(33) 출력사이에 위치한 M2신호처리분기를 포함한다. 이 신호처리분기는 출력신호의 샘플링 주파수 Fs에서 i개 클록사이클의 지연을 갖는 제 1의 지연소자(28)와, 미리지정된 데시메이션비 K만큼 제 1 지연소자의 샘플링 주파수를 감소시키기 위한 데시메이션단(24)에 상응하는 데시메이션단(29)과, 샘플링 주파수 Fs/K에서 i클록사이클 만큼의 지연을 갖는 제2 의 지연소자(30)와, [M1+2(M2-i)]차 미분블록(32)과, 눈금계수 αi(여기서 i=1,2,3,...,M2)를 갖는 스케일링 소자(31)가 직렬연결되어 구성된 것이다.
따라서, 예를들면 적분단 23M2-1의 입력에 출력방향의 신호처리 분기회로가 연결되며, 그 분기회로는 클록주파수 Fs에서 2개 클록사이클의 지연을 갖는 지연소자(282)와, 데시메이션단(29)과, 샘플링 주파수 Fs/K에서 2개 클록사이클 만큼의 지연을 갖는 제 2의 지연소자(302)와, (M-4)차 미분단 F(z)으로 구성된 미분블록(322)과, 눈금계수 A2를 갖는 스케일링 소자(312)로 이루어진다.
제2도의 필터구조는 누금계수 αi가 정수로 양자화될 수 있을 때 사용가능하다. 또한 제3도의 필터구조는 소수점 계수(분수) αi와 함께 사용가능하다.
여기서 120dB 의 감쇄가 요구될 때 D=64 인 경우를 고려해 보면, 데시메이션비 K=16 에 대해 소망의 주파수 밴드에서 감쇄는 M1=2 및 M2=2를 사용함에 의해 120dB 이상으로 된다. 이 경우, 눈금계수 a1및 a2는 모두 6개의 적분 및 미분블록(분기는 정귀환 출력방향)을 제공하도록 정수로 양자화 될 수 있다.
본 발명의 필터에서 얻어진 주파수 응답을 제4도에서 실선 A으로 나타내었다. 이에 대응하는 종래의 필터는 8개 곡선구분(term)을 요하고 그 주파수 응답을 제4도에 점선 B로 나타내었다. 데시메이션비 K가 32로 증가하면, 종래 필터구조는 13개 텀을 요하는 반면, 본 발명의 필터 구조는 단지 8개 텀만을 요한다. 제5도에서, 실선 A 와 점선 B 는 각각 본 발명 필터의 필터응답과 종래 필터의 응답을 나타낸다.
필터회로는 일반적으로 실리콘 기판상에서 구현되며, 병렬산술의 적분기 부분과 직렬산술의 미분기 블록으로 구성한다. 병렬산술부분은 병렬 가산기 때문에 실리콘 면적의 약 3/4를 차지한다. 병렬산술부분에서 지연비율은 약 15%로 된다. 데시메이션 회로에서의 적분은 제어에 의해 미분블록과 매우 복잡한 병렬/직렬 레지스터 사이에서 수행된다. 직렬산술부분의 면적은 산술이 1비트 산술(가산기가 단지 1비트 가산기이지만 1개 샘플의 지연은 병렬 및 직렬 구성에서와 동일)로 되기 때문에 지연소자에 의해 대부분을 차지하게 된다. 본 발명의 필터 구조에서, 데시메이션 및 실제 데시메이터의 전단에 위치한 지연소자는 병렬/직렬 레지스터 및 제어소자에 의해 구현될 수 있다. 또한 데시메이션 후단의 부가적인 지연소자만이 구현되고, 수학적으로 모든 지연은 블록 다이어그램 마다 존재한다. 이와같은 구조는 실리콘 기판면적 점유율을 현저하게 감소시킨다. 전술한 눈금계수는 수개 비트의 정확도를 가지고 실현될 수 있다.
위의 설명과 도시는 단지 본 발명을 예시적으로 나타내 보이기 위한 것이다. 본 발명에 의한 데시메이션 필터의 세부구성은 첨부된 특허청구범위의 범위내에서 변화 가능하다.

Claims (8)

  1. 다음의 순서로 직렬배치된 요소들로 이루어진 데시메이션 필터에 있어서: 클록속도 Fs및 1클록사이클 지연소자를 갖는 디지탈 1차적분단 M1, 클록속도 F2및 1클록사이클 지연소자를 갖는 디지탈 2차적분단 M2, 최종적분단으로 부터 미리지정된 감소비율 K만큼 출력신호의 샘플링 주파수를 감소시키기 위한 데시메이션단, 1클록사이클 동안 입력신호를 지연시키는 지연소자와 이 지연소자의 출력신호에서 입력신호를 감산하기위한 감산기소자단으로 구성되고 클록속도 Fs/K를 갖는 다수 디지탈 미분단 M, (여기서 M=M1+2M2); 상기 데시메이션 필터가 M1차 적분기에 후속하는 i번째 2차적분기의 입력과 주분기에서 데시메이션 블록 후단의 i번째 2차 미분단 F(z)2의 출력사이에 위치한 M2신호처리분기를 포함하고, 이 신호처리분기는 출력신호의 샘플링 주파수 Fs에서 i개 클록사이클의 지연을 갖는 제 1의 지연소자와, 미리지정된 데시메이션비 K만큼 제 1 지연소자의 샘플링 주파수를 감소시키기 위한 데시메이션단과, 샘플링 주파수 Fs/K에서 i클록사이클 만큼의 지연을 갖는 제2의 지연소자와, 눈금계수 αi(여기서 i=1,2,3,..., M2)를 갖는 스케일링 소자가 직렬연결되어 이루어진 것을 특징으로 하는 데시메이션 필터.
  2. 제1항에 있어서, 상기 데시메이션 필터의 입력단에 눈금계수 2-p만큼의 입력신호 스케일링을 위한 스케일링 소자가 설치되는 것을 특징으로 하는 데시메이션 필터.
  3. 제1항 또는 제2항에 있어서, 상기 M1=M2=2인 것을 특징으로 하는 데시메이션 필터.
  4. 제3항에 있어서, 상기 눈금계수 aMi는 정수인 것을 특징으로 하는 데시메이션 필터.
  5. 다음의 순서로 직렬배치된 요소들로 이루어진 데시메이션 필터에 있어서: 클록속도 Fs및 1클록사이클 지연소자를 갖는 디지탈 1차적분단 M1, 클록속도 F2및 1클록사이클 지연소자를 갖는 디지탈 2차적분단 M2, 최종적분단으로 부터 미리지정된 감소비율 K만큼 출력신호의 샘플링 주파수를 감소시키기 위한 데시메이션단, 1클록사이클 동안 입력신호를 지연시키는 지연소자와 이 지연소자의 출력신호에서 입력신호를 감산하기위한 감산기소자단으로 구성되고 클록속도 Fs/K를 갖는 다수의 디지탈 미분단 M, (여기서 M=M1+2M2); 상기 데시메이션 필터가 M1차 적분기에 후속하는 i번째 2차적 분기의 입력과 주분기의 출력단사이에 위치한 M2신호처리분기를 포함하고, 이 신호처리분기는 출력신호의 샘플링 주파수 Fs에서 i개 클록사이클의 지연을 갖는 제1의 지연소자와, 미리지정된 데시메이션비 K만큼 제 1지연소자의 샘플링 주파수를 감소시키기 위한 데시메이션단과, 샘플링 주파수 Fs/K에서 i클록사이클 만큼의 지연을 갖는 제 2의 지연소자와, [M1+2(M2-i)]차 미분블록과, 눈금계수 αi(여기서 i=1,2,3,...,M2)를 갖는 스케일링 소자가 직렬연결되어 이루어지는 것을 특징으로 하는 데시메이션 필터.
  6. 제5항에 있어서, 상기 데시메이션 필터의 입력단에 눈금계수 2-p만큼의 입력신호 스케일링을 위한 스케일링 소자가 설치되는 것을 특징으로 하는 데시메이션 필터.
  7. 제5항 또는 제6항에 있어서, 상기 M1=M2=2인 것을 특징으로 하는 데시메이션 필터.
  8. 제7항에 있어서, 상기 눈금계수는 단지 수개비트의 정도를 가지고 실현되는 것을 특징으로 하는 데시메이션 필터.
KR1019950704331A 1993-04-05 1994-03-31 데시메이션필터 KR100302156B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FI931,531 1993-04-05
FI931531A FI96255C (fi) 1993-04-05 1993-04-05 Desimointisuodatin
FI931531 1993-04-05
PCT/FI1994/000125 WO1994023492A1 (en) 1993-04-05 1994-03-31 Decimation filter

Publications (2)

Publication Number Publication Date
KR960702211A KR960702211A (ko) 1996-03-28
KR100302156B1 true KR100302156B1 (ko) 2001-10-22

Family

ID=8537686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704331A KR100302156B1 (ko) 1993-04-05 1994-03-31 데시메이션필터

Country Status (8)

Country Link
US (1) US5689449A (ko)
EP (1) EP0693235B1 (ko)
JP (1) JPH08508374A (ko)
KR (1) KR100302156B1 (ko)
AT (1) ATE194895T1 (ko)
DE (1) DE69425322D1 (ko)
FI (1) FI96255C (ko)
WO (1) WO1994023492A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210219B2 (ja) * 1995-09-08 2001-09-17 松下電器産業株式会社 櫛形フィルタとそれを用いた送受信装置
US5808924A (en) * 1996-07-08 1998-09-15 Boeing North American, Inc. Decimating IIR filter
FI101915B (fi) 1996-12-04 1998-09-15 Nokia Telecommunications Oy Desimointimenetelmä ja desimointisuodatin
JP2001518273A (ja) * 1998-01-26 2001-10-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 時間離散フィルタ
AUPP271998A0 (en) * 1998-03-31 1998-04-23 Lake Dsp Pty Limited Lookahead sigma-delta modulator
US6087969A (en) * 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6161118A (en) * 1998-06-12 2000-12-12 Oak Technology, Inc. Digital comb filter having a cascaded integrator stage with adjustable gain
US6233594B1 (en) * 1998-09-23 2001-05-15 Globespan, Inc. Decimation filter for oversampling analog-to digital converter
DE19919575C1 (de) * 1999-04-29 2001-01-11 Siemens Ag Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
GB9911750D0 (en) * 1999-05-21 1999-07-21 Hewlett Packard Co Method and apparatus for measuring parameters of an electrical system
US6470365B1 (en) * 1999-08-23 2002-10-22 Motorola, Inc. Method and architecture for complex datapath decimation and channel filtering
FI109383B (fi) 2000-11-03 2002-07-15 Nokia Corp Suodatusmenetelmä ja suodatin
ES2186536B1 (es) * 2001-05-07 2004-02-01 Univ Sevilla Modulador sigma-delta en cascada multifrecuencia.
US6507300B1 (en) * 2001-06-27 2003-01-14 Intel Corporation Variable rate decimator
US20030130751A1 (en) * 2002-01-09 2003-07-10 Freesystems Pte.,Ltd. New filter bank for graphics equalizer implementation
US7685217B2 (en) * 2005-07-26 2010-03-23 Broadcom Corporation Channel-select decimation filter with programmable bandwidth
CN103475335A (zh) * 2013-09-04 2013-12-25 苏州苏尔达信息科技有限公司 一种多相数字降采样滤波器
RU2684190C1 (ru) * 2018-05-18 2019-04-04 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") Многоскоростной цифровой экстраполятор

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL180895C (nl) * 1978-11-30 1987-05-04 Philips Nv Analoog-digitaal-omzetter.
US4509037A (en) * 1981-06-12 1985-04-02 Gould Inc. Enhanced delta modulation encoder
US4680810A (en) * 1985-06-28 1987-07-14 American Telephone And Telegraph Company, At&T Bell Labs Means for controlling a semiconductor device and communication system comprising the means
EP0320517B1 (de) * 1987-12-12 1992-08-12 Deutsche ITT Industries GmbH Digitales Dezimationsfilter
US4972356A (en) * 1989-05-01 1990-11-20 Motorola, Inc. Systolic IIR decimation filter
US5012244A (en) * 1989-10-27 1991-04-30 Crystal Semiconductor Corporation Delta-sigma modulator with oscillation detect and reset circuit
US4999798A (en) * 1990-03-01 1991-03-12 Motorola, Inc. Transient free interpolating decimator
US5148167A (en) * 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
US5208594A (en) * 1991-05-02 1993-05-04 Ricoh Company, Ltd. Signal processor that uses a delta-sigma modulation
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
JPH05259813A (ja) * 1992-03-03 1993-10-08 Nec Corp ディジタルフィルタ

Also Published As

Publication number Publication date
EP0693235A1 (en) 1996-01-24
EP0693235B1 (en) 2000-07-19
JPH08508374A (ja) 1996-09-03
FI931531A0 (fi) 1993-04-05
KR960702211A (ko) 1996-03-28
FI96255B (fi) 1996-02-15
DE69425322D1 (de) 2000-08-24
FI931531A (fi) 1994-10-06
WO1994023492A1 (en) 1994-10-13
ATE194895T1 (de) 2000-08-15
US5689449A (en) 1997-11-18
FI96255C (fi) 1996-05-27

Similar Documents

Publication Publication Date Title
KR100302156B1 (ko) 데시메이션필터
US4467316A (en) Generalized interpolative method for digital/analog conversion of PCM signals
JPH06188838A (ja) サンプリングレートコンバータ
US5831879A (en) Digital transmit filter
US5732002A (en) Multi-rate IIR decimation and interpolation filters
US4016410A (en) Signal processor with digital filter and integrating network
Jiang et al. Efficient digital filtering architectures using pipelining/interleaving
JPH06244679A (ja) ディジタルフィルタ回路
US7330865B2 (en) Digital filter and its designing method
JPH07245593A (ja) Ｆｉｆｏ付きデータ変換器
US5835390A (en) Merged multi-stage comb filter with reduced operational requirements
US8775492B2 (en) Digital filter and method of determining its coefficients
US5191334A (en) Sampling frequency conversion apparatus
EP0624290B1 (en) Method for cascading sigma-delta modulators and a sigma-delta modulator system
KR100360631B1 (ko) 실질적으로균일한크기응답및실질적으로선형인위상응답의제공및양자화신호들의필터링을위한데시메이션회로및방법
Johansson et al. High-speed recursive filter structures composed of identical all-pass subfilters for interpolation, decimation, and QMF banks with perfect magnitude reconstruction
GB2180114A (en) Digital filters
US7225213B2 (en) Interpolation filter and method for digitally interpolating a digital signal
US5272655A (en) Sample rate converting filter
EP0229073B1 (en) Improvements in or relating to analogue to digital converters
JPH10509011A (ja) 改良されたディジタルフィルタ
US5128886A (en) Using long distance filters in the presence of round-off errors
JPH07212235A (ja) バレルシフタ付きデータ変換器
JPS6091712A (ja) Ｎ次状態変数フイルタ
JP2822757B2 (ja) Ａ／ｄ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee