JPH05259813A - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JPH05259813A JPH05259813A JP4045085A JP4508592A JPH05259813A JP H05259813 A JPH05259813 A JP H05259813A JP 4045085 A JP4045085 A JP 4045085A JP 4508592 A JP4508592 A JP 4508592A JP H05259813 A JPH05259813 A JP H05259813A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- adder
- digital filter
- filter
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/026—Averaging filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】移動平均フィルタの縦続接続により得られる伝
達関数と等しい伝達関数のＦＩＲ型のディジタルフィル
タを小さいハード規模で実現する。 【構成】ディジタル積分器１およびディジタル微分器２
は、２の補数演算機能を有しオーバフロー時に極性を反
転する同一ビット数の加算器１１，１２を備える。
達関数と等しい伝達関数のＦＩＲ型のディジタルフィル
タを小さいハード規模で実現する。 【構成】ディジタル積分器１およびディジタル微分器２
は、２の補数演算機能を有しオーバフロー時に極性を反
転する同一ビット数の加算器１１，１２を備える。
Description
【０００１】
【産業上の利用分野】本発明はディジタルフィルタに関
し、特に移動平均フィルタの縦続接続により得られる伝
達関数と等しい伝達関数を実現するＦＩＲ型のディジタ
ルフィルタに関する。
し、特に移動平均フィルタの縦続接続により得られる伝
達関数と等しい伝達関数を実現するＦＩＲ型のディジタ
ルフィルタに関する。
【０００２】
【従来の技術】図６は、ＦＩＲ型のディジタルフィルタ
の原理図を示す。図６に示すように、ＦＩＲ型のディジ
タルフィルタは、ｋ個の１クロック分の遅延素子Ｄ１〜
Ｄｋと、それぞれタップ係数ｂ0 〜ｂk+1 を乗算するタ
ップ数に等しいｋ＋１個のマルチプライヤＭ１〜Ｍｋ＋
１と、マルチプライヤＭ１〜Ｍｋ＋１の出力を加算する
加算器Ａ１とを有して構成される。このフィルタの伝達
関数Ｈ（ｚ）は次式で与えられる。
の原理図を示す。図６に示すように、ＦＩＲ型のディジ
タルフィルタは、ｋ個の１クロック分の遅延素子Ｄ１〜
Ｄｋと、それぞれタップ係数ｂ0 〜ｂk+1 を乗算するタ
ップ数に等しいｋ＋１個のマルチプライヤＭ１〜Ｍｋ＋
１と、マルチプライヤＭ１〜Ｍｋ＋１の出力を加算する
加算器Ａ１とを有して構成される。このフィルタの伝達
関数Ｈ（ｚ）は次式で与えられる。
【０００３】
【０００４】図６に示す回路をそのままハード的に実現
することにより、ＦＩＲ型のディジタルフィルタを構成
することができる。しかし、図６に示す回路構成ではタ
ップ数に等しい数のマルチプライヤと、多入力の加算器
が必要であるため、回路規模が大きくなり、一般的には
このような回路構成は用いられない。
することにより、ＦＩＲ型のディジタルフィルタを構成
することができる。しかし、図６に示す回路構成ではタ
ップ数に等しい数のマルチプライヤと、多入力の加算器
が必要であるため、回路規模が大きくなり、一般的には
このような回路構成は用いられない。
【０００５】従来のこの種のＦＩＲ型のディジタルフィ
ルタは、図７に示すように、タップ係数を格納したＲＯ
Ｍ５と、マルチプライヤ６と、累積加算器７とを有する
積和演算回路を用いて実現するのが一般的であった。
ルタは、図７に示すように、タップ係数を格納したＲＯ
Ｍ５と、マルチプライヤ６と、累積加算器７とを有する
積和演算回路を用いて実現するのが一般的であった。
【０００６】累積加算器７は、加算器７１と、アキュム
レータ７２とを有して構成されている。
レータ７２とを有して構成されている。
【０００７】次に、従来のディジタルフィルタの動作に
ついて説明する。
ついて説明する。
【０００８】まず、ＲＯＭ５に対象とするフィルタのタ
ップ係数を格納しておく。次に、入力信号Ｘとタップ係
数との積をマルチプライヤ６により計算する。この計算
結果を累積加算器７に入力することにより、（１）式に
示す伝達関数を実現することができる。
ップ係数を格納しておく。次に、入力信号Ｘとタップ係
数との積をマルチプライヤ６により計算する。この計算
結果を累積加算器７に入力することにより、（１）式に
示す伝達関数を実現することができる。
【０００９】ただし、実現しようとするＦＩＲ型のディ
ジタルフィルタのタップ数をｋ＋１とすると、ｋ＋１回
の演算が必要である。図６の原理図と比較すると、図６
では１クロック毎の結果が出力されるのに対して、図７
の回路では（ｋ＋１）クロック周期でしか結果が得られ
ないことになる。したがって、図７の回路から得られる
結果は１／（ｋ＋１）に間引したものとなる。しかしな
がら、この間引周波数は、本フィルタの通過帯域の２倍
以上の周波数となるため、一般的には間引後のデータで
十分である。
ジタルフィルタのタップ数をｋ＋１とすると、ｋ＋１回
の演算が必要である。図６の原理図と比較すると、図６
では１クロック毎の結果が出力されるのに対して、図７
の回路では（ｋ＋１）クロック周期でしか結果が得られ
ないことになる。したがって、図７の回路から得られる
結果は１／（ｋ＋１）に間引したものとなる。しかしな
がら、この間引周波数は、本フィルタの通過帯域の２倍
以上の周波数となるため、一般的には間引後のデータで
十分である。
【００１０】図７に示す回路では、タップ係数をＲＯＭ
５に格納するため、タップ係数を任意の値に設定するこ
とが可能である。このタップ係数の設定にある制限を加
えることにより、ハードウェア量の削減が可能である。
その一つ方法は、図６の回路におけるタップ係数ｂ0 〜
ｂk+1 を全て１としたＦＩＲディジタルフィルタを縦続
に接続して得られる伝達関数を実現することである。
５に格納するため、タップ係数を任意の値に設定するこ
とが可能である。このタップ係数の設定にある制限を加
えることにより、ハードウェア量の削減が可能である。
その一つ方法は、図６の回路におけるタップ係数ｂ0 〜
ｂk+1 を全て１としたＦＩＲディジタルフィルタを縦続
に接続して得られる伝達関数を実現することである。
【００１１】この、タップ係数ｂ0 〜ｂk+1 を全て１と
したＦＩＲディジタルフィルタは移動平均フィルタと呼
ばれ、その伝達関数Ｈ（ｚ）は次式で与えられる。
したＦＩＲディジタルフィルタは移動平均フィルタと呼
ばれ、その伝達関数Ｈ（ｚ）は次式で与えられる。
【００１２】
【００１３】したがって、移動平均フィルタは、ｚ平面
上の単位円状に等間隔にｋ個の零点を配置する（ｚ＝１
で、零点と極が相殺される）無極のローパスフィルタで
ある。
上の単位円状に等間隔にｋ個の零点を配置する（ｚ＝１
で、零点と極が相殺される）無極のローパスフィルタで
ある。
【００１４】この移動平均フィルタを縦続に接続して得
られるＦＩＲ型のディジタルフィルタのタップ係数は正
の整数となり、積和演算回路のマルチプライヤの機能を
加算器で実現することが可能となるのでハードウェア量
を削減することができる。
られるＦＩＲ型のディジタルフィルタのタップ係数は正
の整数となり、積和演算回路のマルチプライヤの機能を
加算器で実現することが可能となるのでハードウェア量
を削減することができる。
【００１５】また、特に、縦続段数が２段の場合にはタ
ップ係数が単調増加あるいは単調減少の関数となるた
め、ＲＯＭの代りにアップダウンカウンタを用いてタッ
プ係数を発生することが可能である。この結果、更にハ
ードウェア量を削減することができる。
ップ係数が単調増加あるいは単調減少の関数となるた
め、ＲＯＭの代りにアップダウンカウンタを用いてタッ
プ係数を発生することが可能である。この結果、更にハ
ードウェア量を削減することができる。
【００１６】一例として、タップ数がｋ＋１の移動平均
フィルタとタップ数がｌ＋１の移動平均フィルタとを縦
続接続した場合の伝達関数Ｈ（ｚ）を次式で示す。
フィルタとタップ数がｌ＋１の移動平均フィルタとを縦
続接続した場合の伝達関数Ｈ（ｚ）を次式で示す。
【００１７】
【００１８】（３）式に示すように、１タップ目から
（ｌ＋１）タップ目までのタップ係数は１ずつ増加し、
（ｌ＋１）タップ目から（ｋ＋１）タップ目までのタッ
プ係数は一定値（ｌ＋１）となり、（ｋ＋１）タップ目
からタップ係数は１ずつ減少す以上説明したように、移
動平均フィルタの縦続接続を用いることによりＦＩＲ型
のディジタルフィルタのハードウェア量の削減が可能と
なるというものであった。
（ｌ＋１）タップ目までのタップ係数は１ずつ増加し、
（ｌ＋１）タップ目から（ｋ＋１）タップ目までのタッ
プ係数は一定値（ｌ＋１）となり、（ｋ＋１）タップ目
からタップ係数は１ずつ減少す以上説明したように、移
動平均フィルタの縦続接続を用いることによりＦＩＲ型
のディジタルフィルタのハードウェア量の削減が可能と
なるというものであった。
【００１９】
【発明が解決しようとする課題】上述した従来のディジ
タルフィルタは、移動平均フイルタを３段以上縦続に接
続した場合には、タップ係数の単調増加あるいは単調減
少が成立しなくなるためタップ係数格納用のＲＯＭが必
要となり、ハードウェア量の大幅な削減はできないとい
う欠点があった。
タルフィルタは、移動平均フイルタを３段以上縦続に接
続した場合には、タップ係数の単調増加あるいは単調減
少が成立しなくなるためタップ係数格納用のＲＯＭが必
要となり、ハードウェア量の大幅な削減はできないとい
う欠点があった。
【００２０】
【課題を解決するための手段】本発明のディジタルフィ
ルタは、それぞれ同数個の縦続接続した、極をｚ平面上
の１に配置するディジタル積分器と、零点をｚ平面上の
単位円上に等間隔に配置するディジタル微分器とを有す
る少なくとも１個の移動平均フイルタを備えるディジタ
ルフィルタにおいて、全ての前記ディジタル積分器およ
び前記ディジタル微分器は２の補数演算機能を有しオー
バフロー時に極性を反転する同一ビット数の加算器を備
えて構成されている。
ルタは、それぞれ同数個の縦続接続した、極をｚ平面上
の１に配置するディジタル積分器と、零点をｚ平面上の
単位円上に等間隔に配置するディジタル微分器とを有す
る少なくとも１個の移動平均フイルタを備えるディジタ
ルフィルタにおいて、全ての前記ディジタル積分器およ
び前記ディジタル微分器は２の補数演算機能を有しオー
バフロー時に極性を反転する同一ビット数の加算器を備
えて構成されている。
【００２１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２２】図１は本発明のディジタルフィルタの一実
施例を示すブロック図である。
施例を示すブロック図である。
【００２３】本実施例のディジタルフィルタは、図１に
示すように、ディジタル積分器１と、ディジタル微分器
２とを備えて構成されている。
示すように、ディジタル積分器１と、ディジタル微分器
２とを備えて構成されている。
【００２４】デイジタル積分器１は、２の補数演算機能
を有しオーバフロー時に極性を反転する加算器１１と、
１クロック分の遅延素子１２とを備えて構成されてい
る。ディジタル微分器２は、加算器１１と同一ビット数
および同一機能の加算器２１と、（ｋ＋１）クロック分
の遅延素子２２とを備えて構成されている。
を有しオーバフロー時に極性を反転する加算器１１と、
１クロック分の遅延素子１２とを備えて構成されてい
る。ディジタル微分器２は、加算器１１と同一ビット数
および同一機能の加算器２１と、（ｋ＋１）クロック分
の遅延素子２２とを備えて構成されている。
【００２５】次に、本実施例の動作について説明する。
【００２６】まず、前述の（２）式を参照すると、移動
平均フィルタを積分器と微分器との縦続接続により実現
可能であることは明かである。ただし、この移動平均フ
ィルタを積分器と微分器との縦続接続により構成する
と、直流入力に対して積分器が発散してしまうという問
題点がある。そこで、本実施例では、ディジタル積分器
１の加算器１１と、ディジタル微分器２の加算器２１と
を同一ビット数の２の補数演算機能を有しオーバフロー
時に極性を反転するものとすることにより、これを解決
している。
平均フィルタを積分器と微分器との縦続接続により実現
可能であることは明かである。ただし、この移動平均フ
ィルタを積分器と微分器との縦続接続により構成する
と、直流入力に対して積分器が発散してしまうという問
題点がある。そこで、本実施例では、ディジタル積分器
１の加算器１１と、ディジタル微分器２の加算器２１と
を同一ビット数の２の補数演算機能を有しオーバフロー
時に極性を反転するものとすることにより、これを解決
している。
【００２７】図２は、加算器１１あるいは２１の動作を
示す図である。図中、Ｘ軸は加算器に入力する２値の加
算値を示し、Ｙ軸は加算器の出力値を示す。オーバフロ
ー時には極性が反転されている様子が示されている。
示す図である。図中、Ｘ軸は加算器に入力する２値の加
算値を示し、Ｙ軸は加算器の出力値を示す。オーバフロ
ー時には極性が反転されている様子が示されている。
【００２８】図３は、図１で示す本実施例の回路のタイ
ムチャ―トである。図中、Ｘはディジタルフィルタの入
力を示し、ここでは、一例としてステップ状の入力が印
加された場合を示す。また、Ｙ１およびＹ２は、ディジ
タル積分器１のおよび遅延素子２２の各々出力を示す。
さらにＹはディジタルフィルタの出力を示す。さらにＴ
はクロック周期を示す。図から明かなように、ディジタ
ルフィルタは、ステップ入力に対しディジタル積分器１
の出力Ｙ１は発散するが、ディジタルフィルタの出力Ｙ
としては正しい値が得られている。
ムチャ―トである。図中、Ｘはディジタルフィルタの入
力を示し、ここでは、一例としてステップ状の入力が印
加された場合を示す。また、Ｙ１およびＹ２は、ディジ
タル積分器１のおよび遅延素子２２の各々出力を示す。
さらにＹはディジタルフィルタの出力を示す。さらにＴ
はクロック周期を示す。図から明かなように、ディジタ
ルフィルタは、ステップ入力に対しディジタル積分器１
の出力Ｙ１は発散するが、ディジタルフィルタの出力Ｙ
としては正しい値が得られている。
【００２９】次に、本発明の第二の実施例について説明
する。
する。
【００３０】図４は本発明の第二の実施例を示すブロッ
ク図である。
ク図である。
【００３１】図４において、本実施例のディジタルフィ
ルタは、前述の第一の実施例と同一のディジタル積分器
１，３と、ディジタル微分器２，４とを備えて構成され
ている。
ルタは、前述の第一の実施例と同一のディジタル積分器
１，３と、ディジタル微分器２，４とを備えて構成され
ている。
【００３２】ディジタル微分器２は、前述の第一の実施
例と同一であり、（ｋ＋１）クロック分の遅延素子２２
を備えている。ディジタル微分器４は、（ｌ＋１）クロ
ック分の遅延素子４２を備えている。
例と同一であり、（ｋ＋１）クロック分の遅延素子２２
を備えている。ディジタル微分器４は、（ｌ＋１）クロ
ック分の遅延素子４２を備えている。
【００３３】本実施例のディジタルフィルタは、タップ
数が（ｋ＋１）の移動平均フィルタとタップ数が（ｌ＋
１）の移動平均フィルタとを縦続接続したものと等価で
あり、その伝達関数Ｈ（ｚ）は次式で与えられる。
数が（ｋ＋１）の移動平均フィルタとタップ数が（ｌ＋
１）の移動平均フィルタとを縦続接続したものと等価で
あり、その伝達関数Ｈ（ｚ）は次式で与えられる。
【００３４】
【００３５】図５は図４に示す本実施例のディジタルフ
ィルタの周波数特性の一例を示した図である。図５にお
いて、ｋ＝１５，ｌ＝６２，直流利得０ｄＢとしてい
る。
ィルタの周波数特性の一例を示した図である。図５にお
いて、ｋ＝１５，ｌ＝６２，直流利得０ｄＢとしてい
る。
【００３６】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、ディジタル積分器とディジタル微分器
とのペアーを増加することにより、３段以上のディジタ
ルフィルタを容易に実現することも、本発明の主旨を逸
脱しない限り適用できることは勿論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、ディジタル積分器とディジタル微分器
とのペアーを増加することにより、３段以上のディジタ
ルフィルタを容易に実現することも、本発明の主旨を逸
脱しない限り適用できることは勿論である。
【００３７】さらに、実現する伝達関数が移動平均フィ
ルタの伝達関数のべき乗で与えられる場合、すなわち伝
達関数Ｈ（ｚ）が次式で与えられる場合には、ディジタ
ル積分器の遅延素子を１／（ｋ＋１）に分周したクロッ
クにより動作させることができるので、ハードウェア量
の大幅な削減が可能となる。
ルタの伝達関数のべき乗で与えられる場合、すなわち伝
達関数Ｈ（ｚ）が次式で与えられる場合には、ディジタ
ル積分器の遅延素子を１／（ｋ＋１）に分周したクロッ
クにより動作させることができるので、ハードウェア量
の大幅な削減が可能となる。
【００３８】
【００３９】
【発明の効果】以上説明したように、本発明のディジタ
ルフィルタは、全てのディジタル積分器およびディジタ
ル微分器は２の補数演算機能を有しオーバフロー時に極
性を反転する同一ビット数の加算器を備えることによ
り、移動平均フィルタの縦続接続で与えられる伝達関数
を小規模なハードウェアで得ることができるという効果
がある。
ルフィルタは、全てのディジタル積分器およびディジタ
ル微分器は２の補数演算機能を有しオーバフロー時に極
性を反転する同一ビット数の加算器を備えることによ
り、移動平均フィルタの縦続接続で与えられる伝達関数
を小規模なハードウェアで得ることができるという効果
がある。
【図１】本発明のディジタルフィルタの第一の実施例を
示すブロック図である。
示すブロック図である。
【図２】本実施例のディジタルフィルタにおける加算器
の動作説明図である。
の動作説明図である。
【図３】本実施例のディジタルフィルタにおける動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図４】本発明のディジタルフィルタの第二の実施例を
示すブロック図である。
示すブロック図である。
【図５】本実施例のディジタルフィルタの周波数特性の
一例を示した図である。
一例を示した図である。
【図６】ＦＩＲ型のディジタルフィルタの原理図であ
る。
る。
【図７】従来のディジタルフィルタの一例を示すブロッ
ク図である。
ク図である。
１，３ ディジタル積分器 ２，４ ディジタル微分器 ５ ＲＯＭ ６，Ｍ１〜Ｍｋ＋１ マルチプライヤ ７ 累積加算器 １１，２１，７１，Ａ１ 加算器 １２，２２，４２，Ｄ１〜Ｄｋ 遅延素子 ７２ アキュムレータ
Claims (2)
- 【請求項１】 それぞれ同数個の縦続接続した、極をｚ
平面上の１に配置するディジタル積分器と、零点をｚ平
面上の単位円上に等間隔に配置するディジタル微分器と
を有する少なくとも１個の移動平均フイルタを備えるデ
ィジタルフィルタにおいて、 全ての前記ディジタル積分器および前記ディジタル微分
器は２の補数演算機能を有しオーバフロー時に極性を反
転する同一ビット数の加算器を備えることを特徴とする
ディジタルフィルタ。 - 【請求項２】 実現する伝達関数が前記移動平均フィル
タの伝達関数のべき乗で与えられることを特徴とする請
求項１記載のディジタルフィルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045085A JPH05259813A (ja) | 1992-03-03 | 1992-03-03 | ディジタルフィルタ |
| EP93103318A EP0559154B1 (en) | 1992-03-03 | 1993-03-02 | Digital filter |
| DE69320218T DE69320218T2 (de) | 1992-03-03 | 1993-03-02 | Digitales Filter |
| US08/027,247 US5381356A (en) | 1992-03-03 | 1993-03-02 | Cascade digital filters for realizing a transfer function obtained by cascade-connecting moving average filters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045085A JPH05259813A (ja) | 1992-03-03 | 1992-03-03 | ディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259813A true JPH05259813A (ja) | 1993-10-08 |
Family
ID=12709487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4045085A Pending JPH05259813A (ja) | 1992-03-03 | 1992-03-03 | ディジタルフィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5381356A (ja) |
| EP (1) | EP0559154B1 (ja) |
| JP (1) | JPH05259813A (ja) |
| DE (1) | DE69320218T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210390A (ja) * | 2008-03-04 | 2009-09-17 | Shimadzu Corp | デジタルフィルタ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI96255C (fi) * | 1993-04-05 | 1996-05-27 | Tapio Antero Saramaeki | Desimointisuodatin |
| JPH08204507A (ja) * | 1995-01-20 | 1996-08-09 | Canon Inc | バンドパスフィルタおよびその信号処理方法 |
| US5905221A (en) * | 1997-01-22 | 1999-05-18 | Atmel Corporation | Music chip |
| DE19741922A1 (de) * | 1997-09-23 | 1999-03-25 | Siemens Ag | Kammfilter |
| DE102007040300B4 (de) * | 2007-08-24 | 2013-07-11 | Sartorius Weighing Technology Gmbh | Verfahren und Vorrichtung zur dynamischen Kontrollwägung |
| EP2243219B1 (de) * | 2008-01-14 | 2013-05-08 | ELMOS Semiconductor AG | Digitales optimal-filter für periodische wechselsignale |
| JP5815918B2 (ja) * | 2009-10-06 | 2015-11-17 | セイコーエプソン株式会社 | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
| US9660624B1 (en) * | 2014-03-21 | 2017-05-23 | Altera Corporation | Methods and apparatus for implementing feedback loops |
| US9973171B2 (en) * | 2014-06-13 | 2018-05-15 | Azbil Corporation | Digital filter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243205A (ja) * | 1985-08-21 | 1987-02-25 | Hitachi Ltd | 間引きフイルタ |
| JPH01256208A (ja) * | 1988-04-06 | 1989-10-12 | Fuji Electric Co Ltd | ディジタルフィルタ |
| JPH02140009A (ja) * | 1987-12-12 | 1990-05-29 | Deutsche Itt Ind Gmbh | デジタルデシメーションフィルタ |
| JPH0310415A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | デシメーション・フィルタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798560A (en) * | 1973-01-29 | 1974-03-19 | Bell Telephone Labor Inc | Adaptive transversal equalizer using a time-multiplexed second-order digital filter |
| JPS6393212A (ja) * | 1986-10-08 | 1988-04-23 | Syst Instr Kk | デイジタルフイルタ |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
| FR2638303B1 (fr) * | 1988-10-26 | 1991-01-18 | Texas Instruments France | Filtre interpolatif perfectionne |
| US4972356A (en) * | 1989-05-01 | 1990-11-20 | Motorola, Inc. | Systolic IIR decimation filter |
-
1992
- 1992-03-03 JP JP4045085A patent/JPH05259813A/ja active Pending
-
1993
- 1993-03-02 US US08/027,247 patent/US5381356A/en not_active Expired - Fee Related
- 1993-03-02 EP EP93103318A patent/EP0559154B1/en not_active Expired - Lifetime
- 1993-03-02 DE DE69320218T patent/DE69320218T2/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243205A (ja) * | 1985-08-21 | 1987-02-25 | Hitachi Ltd | 間引きフイルタ |
| JPH02140009A (ja) * | 1987-12-12 | 1990-05-29 | Deutsche Itt Ind Gmbh | デジタルデシメーションフィルタ |
| JPH01256208A (ja) * | 1988-04-06 | 1989-10-12 | Fuji Electric Co Ltd | ディジタルフィルタ |
| JPH0310415A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | デシメーション・フィルタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210390A (ja) * | 2008-03-04 | 2009-09-17 | Shimadzu Corp | デジタルフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69320218T2 (de) | 1999-04-15 |
| US5381356A (en) | 1995-01-10 |
| EP0559154A1 (en) | 1993-09-08 |
| EP0559154B1 (en) | 1998-08-12 |
| DE69320218D1 (de) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| US11263293B2 (en) | Digital sample rate conversion | |
| US20060031275A1 (en) | Digital IF processing block having finite impulse response (FIR) decimation stages | |
| JPH05259813A (ja) | ディジタルフィルタ | |
| US7330865B2 (en) | Digital filter and its designing method | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| JPH02281811A (ja) | ディジタルフィルタ処理装置 | |
| JPH05291880A (ja) | ディジタル・フィルタ | |
| JPWO2004079905A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
| US7292630B2 (en) | Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| JPH0555875A (ja) | デイジタルフイルタ | |
| WO2005002051A1 (ja) | デジタルフィルタ | |
| JP3090043B2 (ja) | ディジタル補間フィルタ回路 | |
| US7290022B2 (en) | Method and filter arrangement for digital recursive filtering in the time domain | |
| JP7177339B2 (ja) | 演算回路、デジタルフィルタ、および通信機 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| JP2643165B2 (ja) | 演算回路 | |
| JPS6129169B2 (ja) | ||
| JPH0226408A (ja) | ディジタルフィルタ | |
| JPS5990419A (ja) | ２次のデイジタル全域通過回路 | |
| SU1179520A1 (ru) | Устройство дл нерекурсивной цифровой фильтрации (его варианты) | |
| JP2883494B2 (ja) | デジタルフィルター | |
| JPH08335850A (ja) | 簡易デジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |