JP2883494B2 - デジタルフィルター - Google Patents
デジタルフィルターInfo
- Publication number
- JP2883494B2 JP2883494B2 JP17040092A JP17040092A JP2883494B2 JP 2883494 B2 JP2883494 B2 JP 2883494B2 JP 17040092 A JP17040092 A JP 17040092A JP 17040092 A JP17040092 A JP 17040092A JP 2883494 B2 JP2883494 B2 JP 2883494B2
- Authority
- JP
- Japan
- Prior art keywords
- taps
- equation
- multipliers
- digital filter
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＦＩＲデジタルフィル
ターに相当する畳み込み演算が可能なデジタルフィルタ
ーに関するものである。
ターに相当する畳み込み演算が可能なデジタルフィルタ
ーに関するものである。
【０００２】
【従来の技術】ＦＩＲデジタルフィルターは図２に示す
如く、信号入力端子と信号出力端子の間に複数の遅延素
子(12)を直列に接続して、各接続点にタップを形成し、
各タップには、夫々所定の伝達関数(フィルター係数)を
乗算する複数の乗算器(22)が接続され、各乗算器(22)の
出力端は複数の加算器(32)へ接続されて、乗算結果の総
和が算出され、出力されるものである。
如く、信号入力端子と信号出力端子の間に複数の遅延素
子(12)を直列に接続して、各接続点にタップを形成し、
各タップには、夫々所定の伝達関数(フィルター係数)を
乗算する複数の乗算器(22)が接続され、各乗算器(22)の
出力端は複数の加算器(32)へ接続されて、乗算結果の総
和が算出され、出力されるものである。
【０００３】ＦＩＲフィルターにおいては、タップ数が
Ｎ個の場合、下記数１の畳み込み演算が施されることに
なる。
Ｎ個の場合、下記数１の畳み込み演算が施されることに
なる。
【０００４】
【数１】
【０００５】ここで、ｒは畳み込み演算の結果、ｘは入
力信号、Ｈは伝達関数(フィルター係数)である。
力信号、Ｈは伝達関数(フィルター係数)である。
【０００６】従って、各タップについてのＮ個の伝達関
数Ｈ0〜ＨN-1を目的に応じて種々の値に設定することに
より、所望のフィルター特性を得ることが出来る。尚、
図２には、後述する本発明のデジタルフィルターとの比
較のため、タップ数が４Ｎ個のＦIＲフィルターについ
て、各タップにおける入力信号ｘ4N-1〜ｘ0、及び伝達
関数Ｈ0〜Ｈ4N-1を示している。
数Ｈ0〜ＨN-1を目的に応じて種々の値に設定することに
より、所望のフィルター特性を得ることが出来る。尚、
図２には、後述する本発明のデジタルフィルターとの比
較のため、タップ数が４Ｎ個のＦIＲフィルターについ
て、各タップにおける入力信号ｘ4N-1〜ｘ0、及び伝達
関数Ｈ0〜Ｈ4N-1を示している。
【０００７】
【発明が解決しようとする課題】ＦＩＲフィルターは、
群遅延一定などの好特性を有しているため、例えばＤＳ
Ｐ(デジタルシグナルプロセッサー)等に広く応用されて
いるが、特にＤＳＰの場合、所定の有限処理時間内に畳
み込み演算を完了する必要が生じる。
群遅延一定などの好特性を有しているため、例えばＤＳ
Ｐ(デジタルシグナルプロセッサー)等に広く応用されて
いるが、特にＤＳＰの場合、所定の有限処理時間内に畳
み込み演算を完了する必要が生じる。
【０００８】ところが、ＦＩＲフィルターにおいては、
タップ数の増加につれて計算ステップ量が増大するか
ら、好特性を得んとして、多くのタップ数、例えば２０
４８個を設定すると、乗算ステップが２０４８回、加算
ステップが２０４７回必要となって、計算ステップ量が
膨大となり、所定の有限処理時間内に畳み込み演算を完
了出来なくなる虞れがある。
タップ数の増加につれて計算ステップ量が増大するか
ら、好特性を得んとして、多くのタップ数、例えば２０
４８個を設定すると、乗算ステップが２０４８回、加算
ステップが２０４７回必要となって、計算ステップ量が
膨大となり、所定の有限処理時間内に畳み込み演算を完
了出来なくなる虞れがある。
【０００９】本発明の目的は、従来のＦＩＲフィルター
と同等の特性を維持したまま、計算ステップ量の削減が
可能な新規なデジタルフィルターを提供することであ
る。
と同等の特性を維持したまま、計算ステップ量の削減が
可能な新規なデジタルフィルターを提供することであ
る。
【００１０】
【課題を解決する為の手段】本発明に係るデジタルフィ
ルターは、図１に示す如く、信号入力端子と信号出力端
子の間に複数の遅延素子(11)を直列に接続して、各接続
点に複数(Ｍ×Ｎ個)のタップを形成している。連続する
Ｍ個のタップＴ1、Ｔ2、Ｔ3、Ｔ4から構成されるＮ個の
タップ系(１)には、各タップ系(１)から選択した複数
(Ｍ−Ｋ個)のタップＴ2、Ｔ3、Ｔ4に対し、夫々所定の
フィルター係数を乗算する複数の乗算器(21)を接続す
る。各タップ系(１)に連繋する複数(Ｍ−Ｋ個)の乗算器
(21)から構成される複数の乗算器系(２)には、各乗算器
系(２)内の対応する順位の乗算器(21)どうしについて、
乗算結果を互いに加算する複数(Ｍ−Ｋ個)の加算器系
(３)が接続される。各加算器系(３)の出力端には、夫々
所定の重み係数Ｚ1、Ｚ2、Ｚ3を乗算する複数(Ｍ−Ｋ
個)の乗算器(41)が接続され、これら複数の乗算器(41)
の出力端は加算器系(５)へ接続して、乗算結果の総和が
算出される。
ルターは、図１に示す如く、信号入力端子と信号出力端
子の間に複数の遅延素子(11)を直列に接続して、各接続
点に複数(Ｍ×Ｎ個)のタップを形成している。連続する
Ｍ個のタップＴ1、Ｔ2、Ｔ3、Ｔ4から構成されるＮ個の
タップ系(１)には、各タップ系(１)から選択した複数
(Ｍ−Ｋ個)のタップＴ2、Ｔ3、Ｔ4に対し、夫々所定の
フィルター係数を乗算する複数の乗算器(21)を接続す
る。各タップ系(１)に連繋する複数(Ｍ−Ｋ個)の乗算器
(21)から構成される複数の乗算器系(２)には、各乗算器
系(２)内の対応する順位の乗算器(21)どうしについて、
乗算結果を互いに加算する複数(Ｍ−Ｋ個)の加算器系
(３)が接続される。各加算器系(３)の出力端には、夫々
所定の重み係数Ｚ1、Ｚ2、Ｚ3を乗算する複数(Ｍ−Ｋ
個)の乗算器(41)が接続され、これら複数の乗算器(41)
の出力端は加算器系(５)へ接続して、乗算結果の総和が
算出される。
【００１１】
【作用】上記デジタルフィルターは、従来のＦＩＲデジ
タルフィルターにおける畳み込み演算を、数式の展開に
よって簡略化し、簡略化された演算式をハードウエアに
よって実現したものである。
タルフィルターにおける畳み込み演算を、数式の展開に
よって簡略化し、簡略化された演算式をハードウエアに
よって実現したものである。
【００１２】即ち、ＦＩＲデジタルフィルターによる畳
み込み演算は、タップ数が４Ｎの場合、下記数２によっ
て表わされる。
み込み演算は、タップ数が４Ｎの場合、下記数２によっ
て表わされる。
【００１３】
【数２】
【００１４】ここで、
【数３】ｆn＝ｘ4N-1-nＨn とおくと、上記数２は下記の如く表わされる。
【００１５】
【数４】
【００１６】ここで、ｔを時間として、数５の如き連続
関数ｆ(t)の定積分を導入する。
関数ｆ(t)の定積分を導入する。
【００１７】
【数５】
【００１８】上記積分値ｒ′を０次補間数値積分によっ
て求めるとすると、上記数５は、下記の如く表わされ
る。
て求めるとすると、上記数５は、下記の如く表わされ
る。
【００１９】
【数６】
【００２０】数４と数６の右辺は一致することになるか
ら、数２或いは数４によって表わされる畳込み演算の結
果ｒは、数５のｒ′の如く連続関数の積分値によって近
似することが出来る。そこで、ＦＩＲデジタルフィルタ
ーによる畳み込み演算を数５のｒ′で表わすこととし
て、以下の解析を進める。ここで、数５を下記の如く項
分けする。
ら、数２或いは数４によって表わされる畳込み演算の結
果ｒは、数５のｒ′の如く連続関数の積分値によって近
似することが出来る。そこで、ＦＩＲデジタルフィルタ
ーによる畳み込み演算を数５のｒ′で表わすこととし
て、以下の解析を進める。ここで、数５を下記の如く項
分けする。
【００２１】
【数７】
【００２２】上記数７の右辺の各項の積分範囲に含まれ
る関数ｆ(t)の標本点は夫々５点であるから、これら５
点を通る近似多項式は４次式となる。そこで、数７の右
辺の各項の積分値を求めるに際して、下記のガウス・ル
ジャンドルの積分公式を採用する。
る関数ｆ(t)の標本点は夫々５点であるから、これら５
点を通る近似多項式は４次式となる。そこで、数７の右
辺の各項の積分値を求めるに際して、下記のガウス・ル
ジャンドルの積分公式を採用する。
【００２３】
【数８】
【００２４】ここで、 Ｗ1＝Ｗ3＝５／９ Ｗ2＝８／９ α＝√(３／５)
【００２５】上記数８を適用するために座標変換を行な
う。即ち、ガウスの分点の座標軸をｘ、標本点の座標軸
をｔ、標本幅をτとして、( ｘ, ｔ)の組合せが、夫々
(-1,ｔ1(＝-2τ))、(-α, ｔ2(＝-τ))、( 0, ｔ3(＝
0))、( α, ｔ4(＝τ))、及び(1, ｔ5(＝-2τ))の関係
となるように、４次多項式 ｔ＝ｇ(ｘ)＝ａ＋ｂｘ＋ｃｘ2＋ｄｘ3＋ｅｘ4 によって座標変換を行なうのである。この結果、下記の
如く座標変換関数ｇ(ｘ)が求まる。
う。即ち、ガウスの分点の座標軸をｘ、標本点の座標軸
をｔ、標本幅をτとして、( ｘ, ｔ)の組合せが、夫々
(-1,ｔ1(＝-2τ))、(-α, ｔ2(＝-τ))、( 0, ｔ3(＝
0))、( α, ｔ4(＝τ))、及び(1, ｔ5(＝-2τ))の関係
となるように、４次多項式 ｔ＝ｇ(ｘ)＝ａ＋ｂｘ＋ｃｘ2＋ｄｘ3＋ｅｘ4 によって座標変換を行なうのである。この結果、下記の
如く座標変換関数ｇ(ｘ)が求まる。
【００２６】
【数９】
【００２７】そこで、数８及び数９を適用すると、数７
の右辺第１項は次の様に変換される。
の右辺第１項は次の様に変換される。
【００２８】
【数１０】
【００２９】
【数１１】 ｒ1′≒ Ｗ1｛ｆ(ｇ(-α))・ｇ′(-α)｝ ＋Ｗ2｛ｆ(ｇ(０))・ｇ′(０)｝ ＋Ｗ3｛ｆ(ｇ(α))・ｇ′(α)｝ ＝Ｗ1ｇ′(-α)・ｆ(ｔ1)＋Ｗ2ｇ′(０)・ｆ(ｔ2)＋Ｗ3ｇ′(α)・ｆ(t3) ＝Ｚ1ｆ(ｔ1)＋Ｚ2ｆ(ｔ2)＋Ｚ3ｆ(ｔ３）
【００３０】ここで、Ｚ１、Ｚ2、Ｚ3は次の様に表わさ
れる。
れる。
【数１２】
【００３１】標本幅τが一定であるので、上記Ｚ1、
Ｚ2、Ｚ3は一定値となる。同様にして、数７の右辺第２
項以降を変換すると、数７は次の様に表わされる。
Ｚ2、Ｚ3は一定値となる。同様にして、数７の右辺第２
項以降を変換すると、数７は次の様に表わされる。
【００３２】
【数１３】
【００３３】従って、
【数１４】
【００３４】上記数１４右辺の演算式をハードウエア化
すると、図１のブロック図が得られる。即ち、図１にお
いて、信号入力端子と信号出力端子の間には、(４Ｎ−
１)個の遅延素子(11)が直列に接続され、各接続点に４
Ｎ個のタップを形成している。
すると、図１のブロック図が得られる。即ち、図１にお
いて、信号入力端子と信号出力端子の間には、(４Ｎ−
１)個の遅延素子(11)が直列に接続され、各接続点に４
Ｎ個のタップを形成している。
【００３５】連続する４個のタップＴ1、Ｔ2、Ｔ3、Ｔ4
から構成される複数段のタップ系(１)には、第１のタッ
プＴ1を除く第２乃至第４の３個のタップＴ2、Ｔ3、Ｔ4
に対し、夫々所定のフィルター係数を乗算する複数の乗
算器(21)を接続している。ここで、第１のタップＴ1に
ついての乗算が排除されたのは、連続関数ｆ(ｔ)の積分
値を求めるに際して、ガウス・ルジャンドルの積分公式
を導入したことに基づく。
から構成される複数段のタップ系(１)には、第１のタッ
プＴ1を除く第２乃至第４の３個のタップＴ2、Ｔ3、Ｔ4
に対し、夫々所定のフィルター係数を乗算する複数の乗
算器(21)を接続している。ここで、第１のタップＴ1に
ついての乗算が排除されたのは、連続関数ｆ(ｔ)の積分
値を求めるに際して、ガウス・ルジャンドルの積分公式
を導入したことに基づく。
【００３６】これによって、数３のｆn＝ｘ4N-1-nＨnの
演算が、各タップ系(１)についての３個のタップＴ2、
Ｔ3、Ｔ4に対して行なわれることになる。
演算が、各タップ系(１)についての３個のタップＴ2、
Ｔ3、Ｔ4に対して行なわれることになる。
【００３７】又、各タップ系(１)に連繋する３個の乗算
器(21)から構成される複数の乗算器系(２)には、各乗算
器系(２)内の対応する順位の乗算器(21)どうしについ
て、乗算結果を互いに加算する３つの加算器系(３)が接
続される。
器(21)から構成される複数の乗算器系(２)には、各乗算
器系(２)内の対応する順位の乗算器(21)どうしについ
て、乗算結果を互いに加算する３つの加算器系(３)が接
続される。
【００３８】これによって、各加算器系(３)からは、夫
々数１４の右辺のｆ(ｔ4n-3)、ｆ(ｔ4n-2)及びｆ(ｔ
4n-1)についての３つの積算値が出力されることにな
る。
々数１４の右辺のｆ(ｔ4n-3)、ｆ(ｔ4n-2)及びｆ(ｔ
4n-1)についての３つの積算値が出力されることにな
る。
【００３９】各加算器系(３)の出力端には、夫々所定の
重み係数Ｚ1、Ｚ2、Ｚ3を乗算する３個の乗算器(41)が
接続される。ここで、これら３つの重み係数Ｚ1、Ｚ2、
Ｚ3を乗算するのは、ガウス・ルジャンドルの積分公式
の導入に際して、４次多項式による座標変換を行なった
ことに基づく。
重み係数Ｚ1、Ｚ2、Ｚ3を乗算する３個の乗算器(41)が
接続される。ここで、これら３つの重み係数Ｚ1、Ｚ2、
Ｚ3を乗算するのは、ガウス・ルジャンドルの積分公式
の導入に際して、４次多項式による座標変換を行なった
ことに基づく。
【００４０】これによって、乗算器系(４)の各乗算器(4
1)からは、夫々数１４の右辺の各項の値が出力されるこ
とになる。
1)からは、夫々数１４の右辺の各項の値が出力されるこ
とになる。
【００４１】そして、上記３個の乗算器(41)の出力端は
３個の加算器(51)からなる加算器系(５)へ接続して、乗
算結果の総和が算出される。この結果、加算器系(５)か
らは、数１４のｒ′が出力されることになる。
３個の加算器(51)からなる加算器系(５)へ接続して、乗
算結果の総和が算出される。この結果、加算器系(５)か
らは、数１４のｒ′が出力されることになる。
【００４２】図１に示す構成は、積分公式の一つとして
数８で表わされるガウス・ルジャンドルの積分公式を採
用した結果であり、他の積分公式を採用することによっ
て、図１のブロック図の構成には多少の変更が生じる。
従って、上記解析を更に拡張することにより、タップ数
がＭ×Ｎ個の一般的な本発明のデジタルフィルターの構
成が導き出されることになる。
数８で表わされるガウス・ルジャンドルの積分公式を採
用した結果であり、他の積分公式を採用することによっ
て、図１のブロック図の構成には多少の変更が生じる。
従って、上記解析を更に拡張することにより、タップ数
がＭ×Ｎ個の一般的な本発明のデジタルフィルターの構
成が導き出されることになる。
【００４３】
【発明の効果】本発明に係るデジタルフィルターによれ
ば、タップ数がＭ×Ｎ個の場合、乗算ステップ数は(Ｍ
−Ｋ)×(Ｎ＋１)回、加算ステップ数は(Ｍ−Ｋ)×Ｎ回
で済み、従来のＦＩＲフィルターにおける乗算ステップ
数(Ｍ×Ｎ)回、加算ステップ数(Ｍ×Ｎ−１)回に比べ
て、演算量の削減が可能である。
ば、タップ数がＭ×Ｎ個の場合、乗算ステップ数は(Ｍ
−Ｋ)×(Ｎ＋１)回、加算ステップ数は(Ｍ−Ｋ)×Ｎ回
で済み、従来のＦＩＲフィルターにおける乗算ステップ
数(Ｍ×Ｎ)回、加算ステップ数(Ｍ×Ｎ−１)回に比べ
て、演算量の削減が可能である。
【００４４】
【実施例】図１は前述の如く、本発明に係るデジタルフ
ィルターにおいて、タップ数を４Ｎに設定すると共に、
ガウス・ルジャンドルの積分公式を採用した場合の構成
例を示している。この場合、Ｍ＝４、Ｋ＝１となる。
ィルターにおいて、タップ数を４Ｎに設定すると共に、
ガウス・ルジャンドルの積分公式を採用した場合の構成
例を示している。この場合、Ｍ＝４、Ｋ＝１となる。
【００４５】図３は、コンピュータで作成したＭ系列ノ
イズを入力信号として、部屋内にスピーカとマイクロホ
ンが配置された場合の伝達関数について、タップ数を２
０４８個(Ｍ×Ｎ＝４×５１２)に設定した場合の本発明
のデジタルフィルターの畳み込み演算の結果(図３(ｂ))
と、従来のＦＩＲフィルターの演算結果(図３(ａ))を比
較したものである。
イズを入力信号として、部屋内にスピーカとマイクロホ
ンが配置された場合の伝達関数について、タップ数を２
０４８個(Ｍ×Ｎ＝４×５１２)に設定した場合の本発明
のデジタルフィルターの畳み込み演算の結果(図３(ｂ))
と、従来のＦＩＲフィルターの演算結果(図３(ａ))を比
較したものである。
【００４６】更に、図３(ｃ)は両演算結果の差を示した
ものであり、略４.８％の僅かな差が生じているに過ぎ
ず、この程度の誤差は実用上、問題とはならない。
ものであり、略４.８％の僅かな差が生じているに過ぎ
ず、この程度の誤差は実用上、問題とはならない。
【００４７】この場合、従来のＦＩＲフィルターでは乗
算ステップ数が２０４８回、加算ステップ数が２０４７
回必要であるのに対し、本発明のデジタルフィルターの
場合、乗算ステップ数は１５３９回、加算ステップ数は
１５３６回で済み、大幅な演算量の低減が図られてい
る。
算ステップ数が２０４８回、加算ステップ数が２０４７
回必要であるのに対し、本発明のデジタルフィルターの
場合、乗算ステップ数は１５３９回、加算ステップ数は
１５３６回で済み、大幅な演算量の低減が図られてい
る。
【００４８】上述の如く、本発明のデジタルフィルター
によれば、群遅延一定、システムの安定性等、ＦＩＲフ
ィルターが有する好特性を保ちながら、演算量を減らす
ことが出来、ＤＳＰ等への応用範囲が広がることにな
る。
によれば、群遅延一定、システムの安定性等、ＦＩＲフ
ィルターが有する好特性を保ちながら、演算量を減らす
ことが出来、ＤＳＰ等への応用範囲が広がることにな
る。
【００４９】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
【図１】本発明に係るデジタルフィルターの構成を示す
ブロック図である。
ブロック図である。
【図２】従来のＦＩＲフィルターの構成を示すブロック
図である。
図である。
【図３】本発明のデジタルフィルターと従来のＦＩＲフ
ィルターの特性の比較を示すグラフである。
ィルターの特性の比較を示すグラフである。
(１) タップ系 (11) 遅延素子 (２) 乗算器系 (21) 乗算器 (３) 加算器系 (31) 加算器 (４) 乗算器系 (41) 乗算器 (５) 加算器系 (51) 加算器
Claims (1)
- 【請求項１】 ＦＩＲフィルターに相当する畳み込み演
算を行なうデジタルフィルターであって、信号入力端子
と信号出力端子の間に複数の遅延素子(11)を直列に接続
して、各接続点に複数(Ｍ×Ｎ個)のタップを形成し、連
続するＭ個のタップＴ1、Ｔ2、Ｔ3、Ｔ4から構成される
Ｎ個のタップ系(１)には、各タップ系(１)から選択した
複数(Ｍ−Ｋ個)のタップＴ2、Ｔ3、Ｔ4に対し、夫々所
定のフィルター係数を乗算する複数の乗算器(21)を接続
し、各タップ系(１)に連繋する複数(Ｍ−Ｋ個)の乗算器
(21)から構成される複数の乗算器系(２)には、各乗算器
系(２)内の対応する順位の乗算器(21)どうしについて、
乗算結果を互いに加算する複数(Ｍ−Ｋ個)の加算器系
(３)が接続され、各加算器系(３)の出力端には、夫々所
定の重み係数Ｚ1、Ｚ2、Ｚ3を乗算する複数(Ｍ−Ｋ個)
の乗算器(41)が接続され、これら複数の乗算器(41)の出
力端は加算器系(５)へ接続して、乗算結果の総和が算出
されることを特徴とするデジタルフィルター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17040092A JP2883494B2 (ja) | 1992-06-29 | 1992-06-29 | デジタルフィルター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17040092A JP2883494B2 (ja) | 1992-06-29 | 1992-06-29 | デジタルフィルター |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613845A JPH0613845A (ja) | 1994-01-21 |
| JP2883494B2 true JP2883494B2 (ja) | 1999-04-19 |
Family
ID=15904228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17040092A Expired - Fee Related JP2883494B2 (ja) | 1992-06-29 | 1992-06-29 | デジタルフィルター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2883494B2 (ja) |
-
1992
- 1992-06-29 JP JP17040092A patent/JP2883494B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613845A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0649578B1 (en) | Digital filter having high accuracy and efficiency | |
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| Roy et al. | On the order minimization of interpolated bandpass method based narrow transition band FIR filter design | |
| JP2957183B2 (ja) | 巡回型ディジタルフィルタ | |
| US5949695A (en) | Interpolator using a plurality of polynomial equations and associated methods | |
| EP0736206B1 (en) | Method and apparatus for quadratic interpolation | |
| JPS6196817A (ja) | フイルタ− | |
| US6735608B1 (en) | Data interpolation method | |
| JP2883494B2 (ja) | デジタルフィルター | |
| US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
| US8606835B2 (en) | Efficient kernel calculation for interpolation | |
| US7242326B1 (en) | Sample rate conversion combined with filter | |
| JP2001516542A (ja) | 分数遅延用デジタルフィルタ | |
| US7002997B2 (en) | Interpolation filter structure | |
| JPWO2007102611A1 (ja) | 補間関数生成回路 | |
| Dooley et al. | Efficient implementation of accurate geometric transformations for 2-D and 3-D image processing | |
| JPH0346813A (ja) | デジタル・フィルタ回路 | |
| JP2529229B2 (ja) | コサイン変換装置 | |
| KR100195220B1 (ko) | 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터 | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| Yadav et al. | Design of Modified RNS-PPA Based FIR Filter for High-Speed Application | |
| JPS625477A (ja) | デイスクリ−ト・フ−リエ変換方式 | |
| JPH03211910A (ja) | ディジタルフィルタ | |
| JPS5990419A (ja) | ２次のデイジタル全域通過回路 | |
| JPH06216715A (ja) | ディジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |
|
| LAPS | Cancellation because of no payment of annual fees |