KR100195220B1 - 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터 - Google Patents

저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터 Download PDF

Info

Publication number
KR100195220B1
KR100195220B1 KR1019960025217A KR19960025217A KR100195220B1 KR 100195220 B1 KR100195220 B1 KR 100195220B1 KR 1019960025217 A KR1019960025217 A KR 1019960025217A KR 19960025217 A KR19960025217 A KR 19960025217A KR 100195220 B1 KR100195220 B1 KR 100195220B1
Authority
KR
South Korea
Prior art keywords
output
delayer
adder
subtractor
shifter
Prior art date
Application number
KR1019960025217A
Other languages
English (en)
Other versions
KR980006832A (ko
Inventor
이제석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960025217A priority Critical patent/KR100195220B1/ko
Publication of KR980006832A publication Critical patent/KR980006832A/ko
Application granted granted Critical
Publication of KR100195220B1 publication Critical patent/KR100195220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used
    • H03H17/0241—Distributed arithmetic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/009—Theoretical filter design of IIR filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 저역통과 IIR필터의 설계방법 및 이에 적합한 저역통과 IIR 필터를 개시한다. 본 발명의 장치는 입력신호 x(n)를 입력받아 소정시간 지연시키는 지연기(21)와, 지연기(21)의 출력을 MSB 측으로 1비트 시프트하는 시프터(22)와, 지연기(21)의 출력을 소정시간 지연시키는 지연기(23)와, 출력신호 y(n)을 입력받아 소정시간 지연시키는 지연기(24)와, 지연기(24)의 출력을 MSB 측으로 2비트 시프트하는 시프터(25)와, 지연기(24)의 출력을 소정시간 지연시키는 지연기(26)와, 지연기(23)의 출력에서 시프터(25)의 출력을 감산하는 감산기(100)와, 감산기(100)의 출력에서 시프터(22)의 출력을 감산하는 감산기(200)와, 입력신호 x(n)와 감산기(200)의 출력을 가산하는 가산기(300)와, 가산기(300)의 출력과 계수 c를 승산하는 승산기(350)와, 지연기(24)의 출력에서 지연기(26)의 출력을 감산하는 감산기(400)와, 감산기(400)의 출력과 계수 2t를 승산하는 승산기(450)와, 승산기(350)의 출력과 승산기(450)의 출력을 가산하는 가산기(500)와, 가산기(500)의 출력과 지연기(26)의 출력을 가산하는 가산기(600)로 구성된다. 여기서,

Description

저역통과 IIR 필터의 설계방법 및 이에 적합한 저역통과 IIR 필터
제1도는 종래의 저역통과 IIR 필터의 구성을 보인 도면.
제2도는 본 발명에 의한 저역통과 IIR 필터의 구성을 보인 도면.
본 발명은 저역통과 IIR 필터의 설계방법 및 이에 적합한 저역통과 IIR 필터에 관한 것으로서 특히, 버터워스형 저역통과 IIR 필터의 바이리니어 변환(Bilinear Transform)에 의한 계산수식을 최적화하여 하드웨어의 크기를 줄이는 저역통과 IIR 필터의 설계방법 및 이에 적합한 저역통과 IIR 필터에 관한 것이다.
무한 임펄스 응답 필터(이하, IIR 필터라 칭함)는 하드웨어의 크기가 작으면서도 주파수 응답이 우수하기 때문에 디지털 신호처리분야에서 자주 이용된다. IIR 필터의 종류에는 버터워스형과 체비셰프형과 연립형이 있는데, 이중에서도 버터워스형은 주파수 통과대역과 주파수 저지대역의 주파수 응답이 평탄한 특성을 갖는다.
일반적으로 고차의 버터워스형 저역통과 IIR 필터를 설계할 경우 하드웨어의 구조가 복잡하게 되므로, 1차의 버터워스형 저역통과 IIR 필터와 2차의 버터워스형 저역통과 IIR 필터를 직렬형태로 접속하여 하드웨어의 구조를 간단히 한다. 즉, 모든 고차의 버터워스형 저역통과 IIR 필터는 1차와 2차의 버터워스형 저역통과 IIR 필터의 조합으로 구현할 수 있다. 2차의 버터워스형 저역통과 IIR 필터를 구현하기 위한 아날로그 영역의 시스템 전달함수는 다음과 같다.
상기 H(S)는 아날로그 영역에서의 시스템 전달함수이므로 바이리니어 변환을 사용하여 디지털 영역의 시스템 전달함수로 변환한 후 이를 차분 방정식으로 표현하면 다음과 같다.
여기서,WD는 임계주파수,는 샘플링 주기이다.
제1도는 상기 차분 방정식을 하드웨어로 구현한 저역통과 IIR 필터의 구성도로서, 종래의 2차 버터워스형 저역통과 IIR 필터는 3개의 승산기(6, 9, 10)와, 4개의 감산기 및 가산기(4, 5, 11, 12)와, 4개의 지연기(1, 3, 7, 8)와, 시프터(2)로 구성된다.
일반적으로 승산기(6, 9, 10)는 가산기(4, 5, 11, 12)에 비하여 소자의 크기가 크고 복잡하다. 따라서, 저역통과 IIR 필터의 하드웨어 크기를 줄이기 위해서는 승산기의 개수를 감소시킬 필요가 있다.
본 발명에 의한 저역통과 IIR 필터의 설계방법 및 저역통과 IIR 필터는 상술한 바와같은 요구에 부응하기 위하여 창출된 것으로, 바이리니어 변환에 의한 설계법을 사용하여 계산수식을 최적화함으로써 승산기의 개수가 감소된 저역통과 IIR 필터를 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 저역통과 IIR 필터의 설계방법은 임계주파수(WD)와 샘플링주기(Τ)를 입력받아 아날로그 주파수(WA)를 계산하는 제1단계; 아날로그 주파수(WA)를 입력받아 아날로그 영역에서의 시스템 전달함수( H(S))를 바이리니어 변환법에 의하여 디지털 영역에서의 시스템 전달함수(H(Z))로 변환하는 제2단계; 디지탈 영역에서의 시스템 전달함수( H(Z))로부터 차분방정식( y(n))을 구하는 제3단계; 차분방정식( y(n))의 계수(a, b, c)를 최적화하여 새로운 차분방정식(y'(n))을 구하는 제4단계; 및 차분방정식(y'(n))을 만족하는 버터워스 필터를 구현하는 제5단계를 포함함이 바람직하다.
여기서,
이다.
상기 다른 목적을 달성하기 위하여 본 발명에 의한 저역통과 IIR 필터는 입력신호 x(n)을 입력받아 소정시간 지연시키는 지연기(21)와, 지연기(21)의 출력을 MSB 측으로 1비트 시프트하는 시프터(22)와, 지연기(21)의 출력을 소정시간 지연시키는 지연기(23)와, 출력신화 y(n)을 입력받아 소정시간 지연시키는 지연기(24)와, 지연기(24)의 출력을 MSB측으로 2비트 시프트하는 시프터(25)와, 지연기(24)의 출력을 소정시간 지연시키는 지연기(26)와, 지연기(23)의 출력에서 시프터(25)의 출력을 감산하는 감산기(100)와, 감산기(100)의 출력과 시프터(22)의 출력을 가산하는 가산기(200)와, 입력신호 x(n)와 가산기(200)의 출력을 가산하는 가산기(300)와, 가산기(300)의 출력과 계수 c를 승산하는 승산기(350)와, 지연기(24)의 출력에서 지연기(26)의 출력을 감산하는 감산기(400)와, 감산기(400)의 출력과 계수 2t를 승산하는 승산기(450)와, 승산기(350)의 출력과 승산기(450)의 출력을 가산하는 가산기(500)와, 가산기(500)의 출력과 지연기(26)의 출력을 가산하는 가산기(600)포함함이 바람직하다.
여기서,
WD는 임계주파수,는 샘플링시간이다.
이하, 첨부한 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
아날로그 영역에서의 시스템 전달함수(H(S))가 선정되고, 아날로그 주파수(WA)가 결정될 경우 바이리니어 변환법에 의한 저역통과 IIR 필터의 설계방법을 설명하면 다음과 같다.
이때, 2차의 버터워스형 IIR 저역통과필터를 구현하기 위한 S 영역의 전달함수는 수식(1)과 같다.
먼저, 임계주파수(WD)와 샘플링주기(Τ)를 입력받아 아날로그 주파수(WA)를 계산한다.
아날로그 주파수 WA를 계산한 다음, 아날로그 주파수 WA를 아날로그 영역에서의 시스템 전달함수 H(S)에 대입함으로써 H(S)의 주파수를 스케일링하고 다음 수식(3)을 얻는다.
(S)는 H(S)에 대응하는 스케일링된 전달함수이다.
스케일링된 전달함수(S)에 s =(z-1)/(z＋1)을 대입함으로써 디지털 전달함수 H(Z)를 얻는다.
바이리니어 변환의 매핑성질로부터 식(4)이 s-평면상의 스케일링된 전달함수(S)의 영점과 극점을 각기 z-평면상의 디지털 영역의 전달함수 H(Z)의 영점과 극점에 대응시키고 있으며, H(Z)의 진폭응답은(S)의 진폭응답과 비슷하게 된다.
식(4)을 차분방정식으로 변환하면 다음식과 같다.
여기서,
상기 계수 a, b, c에 식(2)로 주어진 아날로그 주파수 WA를 대입하여 정리하면 다음과 같다.
분모와 분자에 각각 cos2θ를 곱하면, =이므로따라서, a=2(2-t)이다. 여기서,이다.
분모와 분자에 cos2θ를 곱하면
상기 계수 a, b, c를 식(5)의 차분방정식에 대입하면 다음과 같은 새로운 차분방정식을 얻는다.
식(6)으로 주어지는 차분 방정식을 하드웨어로 구현하기 위해서는 2개의 승산기(계수가 c, 2t 이므로)와 6개의 감/가산기가 필요하다. 제2도는 식(6)로 주어지는 2차 버터워스형 저역통과 IIR필터를 하드웨어로 구현한 도면이다.
제1도에 도시된 버터워스형 저역통과 IIR필터의 구성을 설명하면 다음과 같다.
디지털 신호(x(n) 또는 y(n))를 소정 시간동안 지연시키는 지연기(21, 23, 24, 26)와, 지연기(21)의 출력을 MSB 측으로 1비트 시프트하는 시프터(22)와, 지연기(24)의 출력을 MSB 측으로 2비트 시프트하는 시프터(25)와, 지연기(23)의 출력에서 시프터(25)의 출력을 감산하는 감산기(100)와, 감산기(100)의 출력에서 시프터(22)의 출력을 가산하는 가산기(200)와, 디지털 입력신호 x(n)와 가산기(200)의 출력을 가산하는 가산기(300)와, 가산기(300)의 출력과 전술한 계수 c를 승산하는 승산기(350)와, 지연기(24)의 출력에서 지연기(26)의 출력을 감사하는 감산기(400)와, 감산기(400)의 출력과 전술한 계수 2t를 승산하는 승산기(450)와, 승산기(350)의 출력과 승산기(450)의 출력을 가산하는 가산기(500)와, 가산기(500)의 출력과 지연기(26)의 출력을 가산하는 가산기(600)으로 구성된다.
여기서, 지연기(21, 23, 24, 26)는 동일한 지연시간을 갖으며, 시프터(22)는 지연기(21)의 출력을 MSB 측으로 1비트 시프트하여 2배로 증폭하며, 시프터(25)는 지연기(26)의 출력을 MSB 측으로 2비트 시프트하여 4배로 증폭한다. 시프터(22)와 시프터(25)를 사용함으로써 별도의 승산기 또는 감가산기를 사용할 필요가 없다.
제2도에서 보는 바와같이 본 발명에 의한 저역통과 IIR 필터는 2개의 승산기(350, 450)와 6개의 감/가산기(100, 200, 300, 400, 500, 600)와 4개의 지연기(21, 23, 24, 26)와 2개의 시프터(22, 25)로 구성된다. 따라서, 제1도에 도시한 종래의 버터워스형 저역통과 IIR 필터와 비교해 보면 감/가산기와 시프터의 개수는 증가하지만 소자의 크기가 큰 승산기의 개수는 감소하므로 전체적으로는 하드웨어의 크기가 작아지게 된다.
상술한 바와같이 본 발명에 따른 저역통과 IIR 필터의 설계방법은 아날로그 영역에서의 시스템 전달함수를 바이리니어 변환법에 의해서 디지털 영역의 시스템 전달함수로 변환한 후 계산수식을 최적화함으로써 승산기의 개수를 줄일 수 있다. 따라서, 저역통과 IIR 필터를 구현할 경우 하드웨어의 크기가 작아지는 이점이 있다.

Claims (2)

  1. 임계주파수(WD)와 샘플링주기(Τ)를 입력받아 아날로그 주파수 (WA)를 계산하는 제1단계; 아날로그 주파수 (WA)를 입력받아 아날로그 영역에서의 시스템 전달함수(H(S))를 바이리니어 변환법에 의하여 디지털 영역에서의 시스템 전달함수(H(Z))로 변환하는 제2단계; 디지털 영역에서의 시스템 전달함수(H(Z))로부터 차분방정식(y(n))을 구하는 제3단계; 차분방정식(y(n))의 계수(a, b, c)를 최적화하여 새로운 차분방정식(y'(n))을 구하는 제4단계; 및 차분방정식(y'(n))을 만족하는 버터워스 필터를 구현하는 제5단계를 포함함을 특징으로 하는 저역통과 IIR필터의 설계방법.
    여기서,
  2. 입력신호 x(n)를 소정시간 지연시키는 제1지연기(21)와, 상기 제1지연기(21)의 출력을 MSB 측으로 1비트 시프트하는 제1시프터(22)와, 상기 제1지연기(21)의 출력을 소정시간 지연시키는 제2지연기(23)와, 출력신호 y(n)을 입력받아 소정시간 지연시키는 제3지연기(24)와, 상기 제3지연기(24)의 출력을 MSB 측으로 2비트 시프트하는 제2시프터(25)와, 상기 제3지연기(24)의 출력을 소정시간 지연시키는 제4지연기(26)와, 상기 제2지연기(23)의 출력에서 상기 제2시프터(25)의 출력을 감산하는 제1감산기(100)와, 상기 제1감산기(100)의 출력과 상기 제1시프터(22)의 출력을 가산하는 제1가산기(200)와, 입력신호 x(n)와 상기 제1가산기(200)의 출력을 가산하는 제2가산기(300)와, 상기 2제2가산기(300)의 출력과 계수 c를 승산하는 제1승산기(350)와, 상기 제3지연기(24)의 출력에서 상기 제4지연기(26)의 출력을 감산하는 제2감산기(400)와, 상기 제2감산기(400)의 출력과 계수 2t를 승산하는 제2승산기(450)와, 상기 제1승산기(350)의 출력과 상기 제2승산기(450)의 출력을 가산하는 제3가산기(500)와, 상기 제3가산기(500)의 출력과 상기 제4지연기(26)의 출력을 가산하는 제4가산기(600)를 포함함을 특징으로 하는 저역통과 IIR 필터.
    여기서, WD는 임계주파수,는 샘플링시간.
KR1019960025217A 1996-06-28 1996-06-28 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터 KR100195220B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025217A KR100195220B1 (ko) 1996-06-28 1996-06-28 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025217A KR100195220B1 (ko) 1996-06-28 1996-06-28 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터

Publications (2)

Publication Number Publication Date
KR980006832A KR980006832A (ko) 1998-03-30
KR100195220B1 true KR100195220B1 (ko) 1999-06-15

Family

ID=19464359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025217A KR100195220B1 (ko) 1996-06-28 1996-06-28 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터

Country Status (1)

Country Link
KR (1) KR100195220B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121217B1 (ko) * 2011-10-14 2012-03-22 주식회사 스마트송 Ｉｉｒ 필터를 이용한 시간 영역에서의 피치 추정 장치

Also Published As

Publication number Publication date
KR980006832A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US4588979A (en) Analog-to-digital converter
Pun et al. On the design and efficient implementation of the Farrow structure
US6643675B2 (en) Filtering method and filter
US5440503A (en) Digital filtering circuit operable as a three-stage moving average filter
JPS6360927B2 (ko)
Pei et al. Fractional bilinear transform for analog-to-digital conversion
US4612625A (en) Decimator employing finite impulse response digital filters
Babic et al. Decimation by irrational factor using CIC filter and linear interpolation
CN114142830A (zh) 全精度低通iir滤波器的fpga实现方法
EP0559154B1 (en) Digital filter
US7774394B2 (en) Exponentiated polyphase digital filter
KR100195220B1 (ko) 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터
KR0176205B1 (ko) 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터
Lehto et al. Synthesis of narrowband linear-phase FIR filters with a piecewise-polynomial impulse response
JPH10509011A (ja) 改良されたディジタルフィルタ
US6332151B1 (en) Time discrete filter
Vaishnavi et al. Implementation of CIC filter for DUC/DDC
EP1458097A1 (en) Arbitrary sampling rate conversion
EP0820145B1 (en) Interpolation filter
JP4535548B2 (ja) 物理実現フィルタのインパルス周波数応答の所定の点をアンカリングするための装置および方法
JP3177358B2 (ja) デジタルフィルタ
Ismail New z-domain continued fraction expansions
Dąbrowski et al. Implementation of multirate modified wave digital filters using digital signal processors
KR100587309B1 (ko) 디지털 보간 필터
JP2883494B2 (ja) デジタルフィルター

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee