JPH06196969A - 有限インパルス応答フィルタ - Google Patents
有限インパルス応答フィルタInfo
- Publication number
- JPH06196969A JPH06196969A JP5219131A JP21913193A JPH06196969A JP H06196969 A JPH06196969 A JP H06196969A JP 5219131 A JP5219131 A JP 5219131A JP 21913193 A JP21913193 A JP 21913193A JP H06196969 A JPH06196969 A JP H06196969A
- Authority
- JP
- Japan
- Prior art keywords
- sum
- input
- filter
- output
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 ＦＩＲフィルタのゲート数を減らし、集積回
路チップ上で必要となるシリコンの量を低減するととも
に高速化する。 【構成】 ２乗の項を展開する恒等式を利用したＦＩＲ
フィルタの畳み込みの式を実現するハードウエアを構成
する。複数のフィルタ段１４に入力信号に係数を加算し
て２乗しその総和を求め、減算器２４において入力信号
の２乗の和との差をとる。この結果と係数の２乗の和と
の差を出力減算器２６において取る。この結果を２で割
れば、求める出力信号ｚ（ｔ）が得られる。
路チップ上で必要となるシリコンの量を低減するととも
に高速化する。 【構成】 ２乗の項を展開する恒等式を利用したＦＩＲ
フィルタの畳み込みの式を実現するハードウエアを構成
する。複数のフィルタ段１４に入力信号に係数を加算し
て２乗しその総和を求め、減算器２４において入力信号
の２乗の和との差をとる。この結果と係数の２乗の和と
の差を出力減算器２６において取る。この結果を２で割
れば、求める出力信号ｚ（ｔ）が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、電気信号のデジタル的
な濾波（フィルタリング）に関し、特に有限インパルス
応答（ＦＩＲ）フィルタに関する。
な濾波（フィルタリング）に関し、特に有限インパルス
応答（ＦＩＲ）フィルタに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】標準的
な有限インパルス応答（ＦＩＲ）フィルタの畳み込み
は、次の数１を満たす。
な有限インパルス応答（ＦＩＲ）フィルタの畳み込み
は、次の数１を満たす。
【０００３】
【数１】 ｚ（ｔ）＝ＳＵＭ｛ｙ（ｔ−ｉ）＊Ｃ（Ｔ−１−ｉ），（ｉ，０，Ｔ−１）｝
【０００４】ここでｚ（ｔ）は時間ｔにおける濾波され
た出力、ＣはＴ段夫々のフィルタ（濾波）係数、ｙ
（ｔ）は時間ｔにおける入力、ＳＵＭはｉの範囲を０か
らＴ−１までとしたときのｙとＣの積の総和を意味す
る。なお、”＊”は積を意味する。このような構成のＦ
ＩＲフィルタにおいて、ゲート数の複雑さＧ（Ｍ，Ｎ）
は被乗数間の交差項の数に比例し、それは乗算のＭ＋Ｎ
ビットの結果に対しておよそ次の数２で与えられる。
た出力、ＣはＴ段夫々のフィルタ（濾波）係数、ｙ
（ｔ）は時間ｔにおける入力、ＳＵＭはｉの範囲を０か
らＴ−１までとしたときのｙとＣの積の総和を意味す
る。なお、”＊”は積を意味する。このような構成のＦ
ＩＲフィルタにおいて、ゲート数の複雑さＧ（Ｍ，Ｎ）
は被乗数間の交差項の数に比例し、それは乗算のＭ＋Ｎ
ビットの結果に対しておよそ次の数２で与えられる。
【０００５】
【数２】Ｇ（Ｍ，Ｎ）＝１１Ｍ＊Ｎ−１０Ｎ−５Ｍ
【０００６】ここでＮは１以上、Ｍは２以上である。ゲ
ートの数によって、ＦＩＲフィルタに必要な集積回路中
のシリコン領域の広さが決まる。
ートの数によって、ＦＩＲフィルタに必要な集積回路中
のシリコン領域の広さが決まる。
【０００７】そこで本発明の目的は、構成のより簡単な
有限インパルス応答（ＦＩＲ）フィルタを提供すること
である。本発明の他の目的は、必要なゲート数を減少さ
せ、よって集積回路中のシリコンの量を低減させたＦＩ
Ｒフィルタを提供することである。
有限インパルス応答（ＦＩＲ）フィルタを提供すること
である。本発明の他の目的は、必要なゲート数を減少さ
せ、よって集積回路中のシリコンの量を低減させたＦＩ
Ｒフィルタを提供することである。
【０００８】
【課題を解決するための手段】本発明は、２乗（スクエ
アリング）の技術に基づく有限インパルス応答（ＦＩ
Ｒ）フィルタを提供する。これは、おおまかに言って２
つの要因（２つのＳ）に基づき、集積回路の形成に必要
なゲート数を低減している。各フィルタ段１４のフィル
タ係数Ｃが入力信号と加算され、その和が２乗され、各
フィルタ段１４からの結果は累算される。入力信号の２
乗の和は、最後のフィルタ段１４の出力で減算される。
さらに、全てのフィルタ係数Ｃの２乗の和で減算され、
その結果を２で割ることにより出力信号ｚを生成する。
この構成は、従来のバイナリ又は剰余数システム（ＲＮ
Ｓ）演算のどちらかを用いたハードウエアで実現しても
良い。バイナリ演算は、剰余数が１つのＲＮＳの特殊な
場合である。ここで法は、ｎをビット数としたときに２
＾ｎ（２のｎ乗）である。
アリング）の技術に基づく有限インパルス応答（ＦＩ
Ｒ）フィルタを提供する。これは、おおまかに言って２
つの要因（２つのＳ）に基づき、集積回路の形成に必要
なゲート数を低減している。各フィルタ段１４のフィル
タ係数Ｃが入力信号と加算され、その和が２乗され、各
フィルタ段１４からの結果は累算される。入力信号の２
乗の和は、最後のフィルタ段１４の出力で減算される。
さらに、全てのフィルタ係数Ｃの２乗の和で減算され、
その結果を２で割ることにより出力信号ｚを生成する。
この構成は、従来のバイナリ又は剰余数システム（ＲＮ
Ｓ）演算のどちらかを用いたハードウエアで実現しても
良い。バイナリ演算は、剰余数が１つのＲＮＳの特殊な
場合である。ここで法は、ｎをビット数としたときに２
＾ｎ（２のｎ乗）である。
【０００９】
【実施例】図１は、本発明による有限インパルス応答
（ＦＩＲ）フィルタの一実施例のブロック図である。入
力信号ｙ（ｔ）は、２乗回路１２及び複数Ｔ個のフィル
タ段１４に印加される。分離フィルタ係数Ｃに対応する
信号（係数信号）が各フィルタ段１４に印加される。各
フィルタ段１４は、入力加算回路１４１を有し、これに
データ入力線１６から入力信号ｙ（ｔ）が入力される。
また、適切な係数Ｃが第２の入力として印加され、入力
信号に加算される。入力加算回路１４１の出力は２乗回
路１４３に入力され、入力信号と係数の和の２乗が生成
される。２乗回路１４３の出力は、アキュムレータ（累
算器）１４５に入力される。アキュムレータ１４５は、
アキュムレータ・レジスタ１４９とこれに直列な第２加
算回路１４７を有し、システム・クロックＣＫでクロッ
クされる。複数あるフィルタ段のアキュムレータ１４５
は直列に縦続接続されるので、第１フィルタ段１４
（０）を除けば、その一方の入力は２乗回路１４３の出
力で、他方の入力は前段のアキュムレータの出力であ
る。
（ＦＩＲ）フィルタの一実施例のブロック図である。入
力信号ｙ（ｔ）は、２乗回路１２及び複数Ｔ個のフィル
タ段１４に印加される。分離フィルタ係数Ｃに対応する
信号（係数信号）が各フィルタ段１４に印加される。各
フィルタ段１４は、入力加算回路１４１を有し、これに
データ入力線１６から入力信号ｙ（ｔ）が入力される。
また、適切な係数Ｃが第２の入力として印加され、入力
信号に加算される。入力加算回路１４１の出力は２乗回
路１４３に入力され、入力信号と係数の和の２乗が生成
される。２乗回路１４３の出力は、アキュムレータ（累
算器）１４５に入力される。アキュムレータ１４５は、
アキュムレータ・レジスタ１４９とこれに直列な第２加
算回路１４７を有し、システム・クロックＣＫでクロッ
クされる。複数あるフィルタ段のアキュムレータ１４５
は直列に縦続接続されるので、第１フィルタ段１４
（０）を除けば、その一方の入力は２乗回路１４３の出
力で、他方の入力は前段のアキュムレータの出力であ
る。
【００１０】最初の２乗回路１２からの２乗された入力
信号は、入力アキュムレータ１８に入力される。入力ア
キュムレータ１８は、加算回路２０とレジスタ２２を有
し、システム・クロックＣＫでクロックされる。アキュ
ムレータ１８の出力は、このアキュムレータ１８の他方
の入力として印加されるので、アキュムレータ１８の出
力は入力信号の２乗の和である。ただし、加算回路２０
の２つの入力の間にはクロックＣＫに関して１クロック
の時間的なずれがある。アキュムレータ１８の出力は、
第１フィルタ段１４（０）のアキュムレータ１４５の他
の入力としても入力される。そして、アキュムレータ１
８の出力は、最後のフィルタ段１４（Ｔ−１）のアキュ
ムレータ１４５からの出力と共に減算回路２４に印加さ
れる。ここでの差が出力減算回路２６に入力される。全
ての係数Ｃの２乗の和も出力減算回路２６に入力され
る。濾波された（フィルタのかかった）出力信号ｚ
（ｔ）の２倍の出力（２＊ｚ（ｔ））が、出力減算回路
２６の出力として得られる。これを割算回路（図示せ
ず）により２で割れば、求めるｚ（ｔ）が得られる。濾
波されたデジタル出力信号を生成するには、出力減算回
路２６の出力の最小位ビット（ＬＳＢ）を捨てれば良
い。
信号は、入力アキュムレータ１８に入力される。入力ア
キュムレータ１８は、加算回路２０とレジスタ２２を有
し、システム・クロックＣＫでクロックされる。アキュ
ムレータ１８の出力は、このアキュムレータ１８の他方
の入力として印加されるので、アキュムレータ１８の出
力は入力信号の２乗の和である。ただし、加算回路２０
の２つの入力の間にはクロックＣＫに関して１クロック
の時間的なずれがある。アキュムレータ１８の出力は、
第１フィルタ段１４（０）のアキュムレータ１４５の他
の入力としても入力される。そして、アキュムレータ１
８の出力は、最後のフィルタ段１４（Ｔ−１）のアキュ
ムレータ１４５からの出力と共に減算回路２４に印加さ
れる。ここでの差が出力減算回路２６に入力される。全
ての係数Ｃの２乗の和も出力減算回路２６に入力され
る。濾波された（フィルタのかかった）出力信号ｚ
（ｔ）の２倍の出力（２＊ｚ（ｔ））が、出力減算回路
２６の出力として得られる。これを割算回路（図示せ
ず）により２で割れば、求めるｚ（ｔ）が得られる。濾
波されたデジタル出力信号を生成するには、出力減算回
路２６の出力の最小位ビット（ＬＳＢ）を捨てれば良
い。
【００１１】この構成によれば２乗の際に交差項が重複
しているので、必要なゲート数は従来設計に比べて半分
で済む。Ｎビットの２乗器（結果は２Ｎビット）の場
合、ゲート数Ｇ（Ｎ）は、次の数３で与えれる。
しているので、必要なゲート数は従来設計に比べて半分
で済む。Ｎビットの２乗器（結果は２Ｎビット）の場
合、ゲート数Ｇ（Ｎ）は、次の数３で与えれる。
【００１２】
【数３】 Ｇ（Ｎ）＝１１＊Ｎ＾２／２−３１＊Ｎ／２−５
【００１３】これは、ＭとＮが大きく且つほぼ等しい場
合のＧ（Ｍ，Ｎ）のほぼ半分に大変近い。なお、”＾”
は累乗を意味する。本発明では、数４に示す恒等式を利
用している。
合のＧ（Ｍ，Ｎ）のほぼ半分に大変近い。なお、”＾”
は累乗を意味する。本発明では、数４に示す恒等式を利
用している。
【００１４】
【数４】 ｙ（ｉ）＊Ｃ（ｊ）＝｛（ｙ（ｉ）＋Ｃ（ｊ））＾２ −ｙ（ｉ）＾２−Ｃ（ｊ）＾２｝／２
【００１５】さらには、ハードウエアの付加は最小限に
してｙ＾２の和を算出する方法を用い、ｙ（ｉ）＊Ｃ
（ｊ）ではなく（ｙ（ｉ）＋Ｃ（ｊ））＾２の和を算出
する。Ｃ（ｊ）＾２も、最小限ハードウエアの付加で非
実時間軸形式で算出しても良いし、又は予め算出してお
き各係数の組み合わせをロードした様にして外部から取
り入れても良い。
してｙ＾２の和を算出する方法を用い、ｙ（ｉ）＊Ｃ
（ｊ）ではなく（ｙ（ｉ）＋Ｃ（ｊ））＾２の和を算出
する。Ｃ（ｊ）＾２も、最小限ハードウエアの付加で非
実時間軸形式で算出しても良いし、又は予め算出してお
き各係数の組み合わせをロードした様にして外部から取
り入れても良い。
【００１６】従来のＴタップ（段）ＦＩＲ畳み込みの式
は次の数５で表される。
は次の数５で表される。
【００１７】
【数５】 ｚ（ｔ）＝ＳＵＭ｛ｙ（ｔ−ｉ）＊Ｃ（ｉ），（ｉ，０，Ｔ−１）｝
【００１８】２乗の手法に基づくＴタップの設計では、
０からＴのｎに対してＴ＋１個の蓄積要素Ｓ（ｎ，ｔ）
の組がある。ハードウエア上では、これら蓄積要素と係
数は次の関係で結合される。
０からＴのｎに対してＴ＋１個の蓄積要素Ｓ（ｎ，ｔ）
の組がある。ハードウエア上では、これら蓄積要素と係
数は次の関係で結合される。
【００１９】
【数６】 ｚ（ｔ）＝｛Ｓ（Ｔ，ｔ）−Ｓ（０，ｔ）−Ｋ｝／２
【数７】 Ｋ＝ＳＵＭ｛Ｃ（ｉ）＾２，（ｉ，０，Ｔ−１）｝
【００２０】図１の一実施例のおいては、Ｓ（Ｔ，ｔ）
に対応する信号は複数フィルタ段１４で生成され、Ｓ
（０，ｔ）に対応する信号は入力アキュムレータ１８か
ら出力されている。また、Ｋに対応する信号は出力減算
器２６のＢ入力に印加されている。２つの帰納式Ｓは次
の数８及び数９で示される。
に対応する信号は複数フィルタ段１４で生成され、Ｓ
（０，ｔ）に対応する信号は入力アキュムレータ１８か
ら出力されている。また、Ｋに対応する信号は出力減算
器２６のＢ入力に印加されている。２つの帰納式Ｓは次
の数８及び数９で示される。
【数８】 Ｓ（ｎ，ｔ）＝ Ｓ（ｎ−１，ｔ−１）＋（ｙ（ｔ）＋Ｃ（Ｔ−ｎ））＾２ （ｎ＞０のとき）
【数９】 Ｓ（ｎ，ｔ）＝ Ｓ（ｎ，ｔ−１）＋ｙ（ｔ）＾２ （ｎ＝０のとき）
【００２１】ここでｙ（ｔ）は時間ｔにおけるフィルタ
への入力である。ｎ＝０を数９に代入してｒ回反復適用
すれば数１０が得られる。
への入力である。ｎ＝０を数９に代入してｒ回反復適用
すれば数１０が得られる。
【００２２】
【数１０】 Ｓ（０，ｔ）＝Ｓ（０，ｔ−ｒ） ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，０，ｒ−１）｝
【００２３】数１０においてｔをｔ−ｊに、ｒをｍ−ｊ
に置き換えると数１１を得る。
に置き換えると数１１を得る。
【００２４】
【数１１】 Ｓ（０，ｔ−ｊ）＝Ｓ（０，ｔ−ｍ） ＋ＳＵＭ｛ｙ（ｔ−ｊ−ｉ）＾２，（ｉ，０，ｍ−ｊ−１）｝ ＝Ｓ（０，ｔ−ｍ） ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，ｊ，ｍ−１）｝
【００２５】数１１は、最後のｍ−ｊの入力信号（サン
プル）の２乗の和に任意の定数Ｓ（０，ｔ−ｍ）を加え
たものである。数８の帰納式をｎ＝Ｔで開始してＴ回用
いると数１２が得られる。
プル）の２乗の和に任意の定数Ｓ（０，ｔ−ｍ）を加え
たものである。数８の帰納式をｎ＝Ｔで開始してＴ回用
いると数１２が得られる。
【００２６】
【数１２】 Ｓ（Ｔ，ｔ）＝Ｓ（０，ｔ−Ｔ） ＋ＳＵＭ｛（ｙ（ｔ−ｉ）＋Ｃ（ｉ））＾２，（ｉ，０，Ｔ−１）｝
【００２７】２乗の項を展開し、ｊ＝Ｔとして数１１を
Ｓ（０，ｔ−Ｔ）に代入すると、
Ｓ（０，ｔ−Ｔ）に代入すると、
【００２８】
【数１３】 Ｓ（Ｔ，ｔ）＝Ｓ（０，ｔ−ｍ） ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，Ｔ，ｍ−１）｝ ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，０，Ｔ−１）｝ ＋２＊ＳＵＭ｛ｙ（ｔ−ｉ）＊Ｃ（ｉ），（ｉ，０，Ｔ−１）｝ ＋ＳＵＭ｛Ｃ（ｉ）＾２，（ｉ，０，Ｔ−１）｝
【００２９】数１３中のｙ（ｔ−ｉ）＾２に関する和を
まとめると、
まとめると、
【００３０】
【数１４】 Ｓ（Ｔ，ｔ）＝Ｓ（０，ｔ−ｍ） ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，０，ｍ−１）｝ ＋２＊ＳＵＭ｛ｙ（ｔ−ｉ）＊Ｃ（ｉ），（ｉ，０，Ｔ−１）｝ ＋ＳＵＭ｛Ｃ（ｉ）＾２，（ｉ，０，Ｔ−１）｝
【００３１】数７をＫに、数１４をＳ（Ｔ，ｔ）に、そ
してｊ＝０として数１１をＳ（０，ｔ）に夫々数６対し
て代入すると数１５が得られる。
してｊ＝０として数１１をＳ（０，ｔ）に夫々数６対し
て代入すると数１５が得られる。
【００３２】
【数１５】 ｚ（ｔ）＝［｛Ｓ（０，ｔ−ｍ） ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，０，ｍ−１）｝ ＋２＊ＳＵＭ｛ｙ（ｔ−ｉ）＊Ｃ（ｉ），（ｉ，０，Ｔ−１）｝ ＋ＳＵＭ｛Ｃ（ｉ）＾２，（ｉ，０，Ｔ−１）｝｝ −｛Ｓ（０，ｔ−ｍ） ＋ＳＵＭ｛ｙ（ｔ−ｉ）＾２，（ｉ，０，ｍ−１）｝｝ −ＳＵＭ｛Ｃ（ｉ）＾２，（ｉ，０，Ｔ−１）｝］／２ ＝ＳＵＭ｛ｙ（ｔ−ｉ）＊Ｃ（ｉ），（ｉ，０，Ｔ−１）｝
【００３３】数１５は、従来のＴタップＦＩＲ畳み込み
表現である。この結果はまた数１１における蓄積要素Ｓ
（０，ｔ−ｍ）の最初の状態は結果に影響せず、よって
指数ｎの値を大きくしたときも数９における累積の反復
を清算する必要はない。
表現である。この結果はまた数１１における蓄積要素Ｓ
（０，ｔ−ｍ）の最初の状態は結果に影響せず、よって
指数ｎの値を大きくしたときも数９における累積の反復
を清算する必要はない。
【００３４】数９は、零でない入力に対してＳ（０，
ｔ）のオーバーフローが結果的に生じることを示唆して
いる。よって、システムが線形オーバーフロー特性、つ
まり、計算におけるいくつかの段での加算によるオーバ
ーフロー又はアンダーフローは、後で同じ大きさの減算
によって正しい値に回復する（数６を参照）。
ｔ）のオーバーフローが結果的に生じることを示唆して
いる。よって、システムが線形オーバーフロー特性、つ
まり、計算におけるいくつかの段での加算によるオーバ
ーフロー又はアンダーフローは、後で同じ大きさの減算
によって正しい値に回復する（数６を参照）。
【００３５】オーバーフローは元来線形なので、剰余数
システム（Residue Number System、ＲＮＳ）は自ずと
この要求を満たす。法（Modulus又はMod）が小さければ
２乗器も大変小さいので、経済的なハードウエアを実現
でき、動作速度も本来的に大変高速である。ダイナミッ
ク・レンジＲは、システム中の全ての法の積で与えられ
る。法が１つしかないＲＮＳの特殊な場合を考えれば、
２乗技術に基づくＦＩＲフィルタは、従来の演算構造を
用いて実現しても良い。選択した法は通常Ｒ＝２＾ｎの
形式を取る。ここでｎは整数、つまり、ビット数であ
る。他の形式では効率が悪くなる傾向にある。後の減算
がなければ元の状態に回復しないので、それ自身のはし
ご（ラダー）状の累算をオーバーフローなく処理するに
は充分なビット数を維持する必要がある。もし次の数１
６に示す関係が保証されれば、どちらの手法でもオーバ
ーフローがない。
システム（Residue Number System、ＲＮＳ）は自ずと
この要求を満たす。法（Modulus又はMod）が小さければ
２乗器も大変小さいので、経済的なハードウエアを実現
でき、動作速度も本来的に大変高速である。ダイナミッ
ク・レンジＲは、システム中の全ての法の積で与えられ
る。法が１つしかないＲＮＳの特殊な場合を考えれば、
２乗技術に基づくＦＩＲフィルタは、従来の演算構造を
用いて実現しても良い。選択した法は通常Ｒ＝２＾ｎの
形式を取る。ここでｎは整数、つまり、ビット数であ
る。他の形式では効率が悪くなる傾向にある。後の減算
がなければ元の状態に回復しないので、それ自身のはし
ご（ラダー）状の累算をオーバーフローなく処理するに
は充分なビット数を維持する必要がある。もし次の数１
６に示す関係が保証されれば、どちらの手法でもオーバ
ーフローがない。
【００３６】
【数１６】 Ｒ＞＝ＳＵＭ｛ＡＢＳ（Ｃ（ｉ）），（ｉ，０，Ｔ−１）｝＊Ｒｉｎ＊２
【００３７】ここでＲｉｎは許容されるダイナミック入
力レンジ、つまり、入力データとフィルタ係数の間で可
能な最大の相関関係を示すＲである。ＡＢＳは、Ｃ
（ｉ）の絶対値を返す関数である。
力レンジ、つまり、入力データとフィルタ係数の間で可
能な最大の相関関係を示すＲである。ＡＢＳは、Ｃ
（ｉ）の絶対値を返す関数である。
【００３８】図２は、ＲＮＳシステムにおける２乗型Ｆ
ＩＲフィルタの実施例のより具体的なブロック図を示し
ている。デジタル入力信号はＲＮＳ分配器（スプリッ
タ）３０に入力され、デジタル入力信号が選択された法
（Modulus又はMod）に応じて対応する剰余数形式に分離
される。各剰余数信号は、図１において説明した如くＦ
ＩＲフィルタ３２で夫々独立に処理される。独立処理し
た信号はＲＮＳ混合器３４に入力され、バイナリ（２
値）形式のデジタル出力信号が生成される。簡素なＲＮ
Ｓシステムの１例を以下に説明する。ＲＮＳシステムの
詳細については、ＩＥＥＥ（アメリカ電子・電気通信学
会）出版の再版シリーズ「剰余数システム演算（Residu
e Number System Arithmetic）：現代デジタル信号処理
の応用（Modern Application in Digital Signal Proce
ssing）」（１９８６）を参照されたい。
ＩＲフィルタの実施例のより具体的なブロック図を示し
ている。デジタル入力信号はＲＮＳ分配器（スプリッ
タ）３０に入力され、デジタル入力信号が選択された法
（Modulus又はMod）に応じて対応する剰余数形式に分離
される。各剰余数信号は、図１において説明した如くＦ
ＩＲフィルタ３２で夫々独立に処理される。独立処理し
た信号はＲＮＳ混合器３４に入力され、バイナリ（２
値）形式のデジタル出力信号が生成される。簡素なＲＮ
Ｓシステムの１例を以下に説明する。ＲＮＳシステムの
詳細については、ＩＥＥＥ（アメリカ電子・電気通信学
会）出版の再版シリーズ「剰余数システム演算（Residu
e Number System Arithmetic）：現代デジタル信号処理
の応用（Modern Application in Digital Signal Proce
ssing）」（１９８６）を参照されたい。
【００３９】０から１４までの範囲（レンジ）をバイナ
リ（２値）で扱うには４ビット必要である。３又は５を
法として用いれば、夫々２ビット又は３ビットのシステ
ムが必要となる。以下の表１は、バイナリ値と剰余値と
の間の変換を示している。
リ（２値）で扱うには４ビット必要である。３又は５を
法として用いれば、夫々２ビット又は３ビットのシステ
ムが必要となる。以下の表１は、バイナリ値と剰余値と
の間の変換を示している。
【００４０】
【表１】
【００４１】法演算を用いれば、２乗回路に入力するビ
ット数は２乗回路から出力されるビット数と等しい。こ
のＲＮＳシステムで示されるバイナリ値の範囲は、２つ
の法の積、つまり、１５（＝３＊５）に等しい。より多
い法を用いれば、処理できる値の範囲は拡大する。
ット数は２乗回路から出力されるビット数と等しい。こ
のＲＮＳシステムで示されるバイナリ値の範囲は、２つ
の法の積、つまり、１５（＝３＊５）に等しい。より多
い法を用いれば、処理できる値の範囲は拡大する。
【００４２】
【発明の効果】上述のように本発明は、２乗の手法に基
づくＦＩＲフィルタを提供する。これは、高速でゲート
数が少なく、よって実施の際に集積回路チップ上に必要
となるシリコンの量を低減することができる。
づくＦＩＲフィルタを提供する。これは、高速でゲート
数が少なく、よって実施の際に集積回路チップ上に必要
となるシリコンの量を低減することができる。
【図１】本発明によるＦＩＲフィルタの一実施例のブロ
ック図である。
ック図である。
【図２】本発明によるＦＩＲフィルタのより具体的な実
施例のブロック図である。
施例のブロック図である。
【符号の説明】 １２ ２乗回路 １４ フィルタ段 １６ データ入力線 １８ 入力アキュムレータ ２０ 加算回路 ２２ レジスタ ２４ 減算回路 ２６ 出力減算回路 ３０ 分配器 ３２ モジュール ３４ 混合器 １４１ 入力加算回路 １４３ ２乗回路 １４５ アキュムレータ １４７ 第２加算回路 １４９ アキュムレータ・レジスタ
Claims (1)
- 【請求項１】 入力信号の２乗を出力する２乗手段と、 上記入力信号の２乗を上記２乗手段の出力と加算する加
算手段と、 上記入力信号と係数信号の和の２乗の和を出力する累算
手段と、 上記加算手段の出力から上記累算手段の出力を減算する
第１減算手段と、 第１減算手段から上記係数信号の２乗の和を減算する第
２減算手段とを具えることを特徴とする有限インパルス
応答フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/929,039 US5561616A (en) | 1992-08-13 | 1992-08-13 | Fir filter based upon squaring |
| US929039 | 1992-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196969A true JPH06196969A (ja) | 1994-07-15 |
| JP3041563B2 JP3041563B2 (ja) | 2000-05-15 |
Family
ID=25457226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219131A Expired - Fee Related JP3041563B2 (ja) | 1992-08-13 | 1993-08-11 | 有限インパルス応答フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5561616A (ja) |
| JP (1) | JP3041563B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999656A (en) * | 1997-01-17 | 1999-12-07 | Ricoh Co., Ltd. | Overlapped reversible transforms for unified lossless/lossy compression |
| US6233593B1 (en) | 1998-11-18 | 2001-05-15 | Tektronix, Inc. | Fir filter based upon squaring |
| US7476777B2 (en) * | 2002-09-17 | 2009-01-13 | Ceres, Inc. | Biological containment system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444547A (en) * | 1977-09-16 | 1979-04-09 | Fuji Xerox Co Ltd | Heat fixing roll for electrophotography |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4817025A (en) * | 1984-02-03 | 1989-03-28 | Sharp Kabushiki Kaisha | Digital filter |
| JPH0828649B2 (ja) * | 1989-02-16 | 1996-03-21 | 日本電気株式会社 | ディジタルフィルタ |
| JPH10294646A (ja) * | 1990-02-16 | 1998-11-04 | Sony Corp | サンプリングレート変換装置 |
-
1992
- 1992-08-13 US US07/929,039 patent/US5561616A/en not_active Expired - Lifetime
-
1993
- 1993-08-11 JP JP5219131A patent/JP3041563B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444547A (en) * | 1977-09-16 | 1979-04-09 | Fuji Xerox Co Ltd | Heat fixing roll for electrophotography |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3041563B2 (ja) | 2000-05-15 |
| US5561616A (en) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3665171A (en) | Nonrecursive digital filter apparatus employing delayedadd configuration | |
| EP0948133A2 (en) | Digital filter with efficient quantization circuitry | |
| JPS6360927B2 (ja) | ||
| JPH0656942B2 (ja) | デジタル信号用遅延回路 | |
| US6304133B1 (en) | Moving average filter | |
| US5798954A (en) | Digital filter device having a bit shifter unit | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| US8090013B2 (en) | Method and system of providing a high speed Tomlinson-Harashima Precoder | |
| EP0791242B1 (en) | Improved digital filter | |
| Lehto et al. | Synthesis of narrowband linear-phase FIR filters with a piecewise-polynomial impulse response | |
| US6058404A (en) | Apparatus and method for a class of IIR/FIR filters | |
| Ohlsson et al. | Implementation of low complexity FIR filters using a minimum spanning tree | |
| Shanthi et al. | HIGH SPEED AND AREA EFFICIENT FPGA IMPLEMENTATION OF FIR FILTER USING DISTRIBUTED ARITHMETIC. | |
| WO2005002051A1 (ja) | デジタルフィルタ | |
| Narasimha et al. | Implementation of LOW Area and Power Efficient Architectures of Digital FIR filters | |
| JP3090043B2 (ja) | ディジタル補間フィルタ回路 | |
| JPH0342729B2 (ja) | ||
| EP0820145A2 (en) | Interpolation filter | |
| US6757702B1 (en) | Adaptive filter | |
| Living et al. | High performance distributed arithmetic FPGA decimators for video-frequency applications | |
| JPH036690B2 (ja) | ||
| JPS6165362A (ja) | デジタル信号処理装置 | |
| JPS6097743A (ja) | 適応型線形予測装置 | |
| JPH08335850A (ja) | 簡易デジタルフィルタ | |
| JPS5833754A (ja) | デイジタル乗算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |