JPH0381326B2 - - Google Patents
Info
- Publication number
- JPH0381326B2 JPH0381326B2 JP18173687A JP18173687A JPH0381326B2 JP H0381326 B2 JPH0381326 B2 JP H0381326B2 JP 18173687 A JP18173687 A JP 18173687A JP 18173687 A JP18173687 A JP 18173687A JP H0381326 B2 JPH0381326 B2 JP H0381326B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- fir
- type filter
- digital filter
- fir type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、デイジタルフイルタに係り、特に
FIR（Finite Impulse Response）型フイルタの
改良に関する。
FIR（Finite Impulse Response）型フイルタの
改良に関する。
（従来の技術）
Ｌタツプの遅延線を用いるFIR型フイルタの伝
達関数Ｇ（Ｚ）は、 Ｇ（Ｚ）＝L-1 〓t=0 gtZ-t (1) と表される。但し、Ｚ＝exp（j2πf／fs）。fsはサ
ンプル周波数。そして、式(1)はFIR型フイルタの
基本構成を示し、具体的には第４図に示す如くに
なる。即ち、このFIR型フイルタは、Ｌタツプの
遅延線を構成するＬ個の１サンプル遅延器３１
と、Ｌ個の重み付回路３２と、Ｌ入力の加算器３
３とで構成される。
達関数Ｇ（Ｚ）は、 Ｇ（Ｚ）＝L-1 〓t=0 gtZ-t (1) と表される。但し、Ｚ＝exp（j2πf／fs）。fsはサ
ンプル周波数。そして、式(1)はFIR型フイルタの
基本構成を示し、具体的には第４図に示す如くに
なる。即ち、このFIR型フイルタは、Ｌタツプの
遅延線を構成するＬ個の１サンプル遅延器３１
と、Ｌ個の重み付回路３２と、Ｌ入力の加算器３
３とで構成される。
（発明が解決しようとする問題点）
ところで、この種のFIR型フイルタにあつて
は、タツプ数Ｌはフイルタの応答時間長を示す
が、一般には数百個から千個に及ぶことが多いの
で、回路規模が大きくなりがちである。そこで、
従来では、小数の乗加算器を時分割的に動作させ
るようにし、回路規模の増大化を抑制するように
している。しかし、そのために、処理可能な信号
は低速のものに限られてしまうという問題点があ
る。
は、タツプ数Ｌはフイルタの応答時間長を示す
が、一般には数百個から千個に及ぶことが多いの
で、回路規模が大きくなりがちである。そこで、
従来では、小数の乗加算器を時分割的に動作させ
るようにし、回路規模の増大化を抑制するように
している。しかし、そのために、処理可能な信号
は低速のものに限られてしまうという問題点があ
る。
本発明は、このような問題点に鑑みなされたも
ので、その目的は、極めて簡単な回路構成で高速
信号処理を可能とするFIR型フイルタからなるデ
イジタルフイルタを提供することにある。
ので、その目的は、極めて簡単な回路構成で高速
信号処理を可能とするFIR型フイルタからなるデ
イジタルフイルタを提供することにある。
（問題点を解決するための手段）
前記目的を達成するために、本発明のデイジタ
ルフイルタは次の如き構成を有する。
ルフイルタは次の如き構成を有する。
即ち、本発明のデイジタルフイルタは、サンプ
ル周波数fs（Hz）で動作するFIR型フイルタから
なるデイジタルフイルタであつて；基本遅延量Ｎ
（Ｎは自然数）サンプルの遅延線を用いる第１の
FIR型フイルタと；基本遅延量１サンプルの遅延
線を用いる第２のFIR型フイルタと；の縦続接続
によつて所望の伝達特性を実現することを特徴と
するものである。
ル周波数fs（Hz）で動作するFIR型フイルタから
なるデイジタルフイルタであつて；基本遅延量Ｎ
（Ｎは自然数）サンプルの遅延線を用いる第１の
FIR型フイルタと；基本遅延量１サンプルの遅延
線を用いる第２のFIR型フイルタと；の縦続接続
によつて所望の伝達特性を実現することを特徴と
するものである。
（作用）
次に、前記の如く構成される本発明のデイジタ
ルフイルタの作用を説明する。
ルフイルタの作用を説明する。
前記式(1)は、
Ｇ（Ｚ）＝N-1
〓i=0
Z-1・Hi（ZN） (2)
と書くことができる。但し、
Hi（ZN）＝L/N-1
〓t=0
gtN+i・Z-Nt (3)
である。なお、ｉ＝０，１，２，……，Ｎ−１で
ある。そして、Hi（ZN）はＧ（Ｚ）のサブフイル
タと呼ばれ、ｉに応じて異なるものであるが、本
発明ではサブフイルタ分割手法によつてこのよう
なサブフイルタHi（ZN）を共通のフイルタＨ（ZN）
で表現する。即ち、fiを適当な係数とすると、 Hi（ZN）＝fi・Ｈ（ZN） (4) と表現できる。その結果、式(2)は Ｇ（Ｚ）＝Ｈ（ZN）・Ｆ（Ｚ） (5) となる。ここで、 Ｆ（Ｚ）＝N-1 〓i=0 fi・Z-i (6) である。
ある。そして、Hi（ZN）はＧ（Ｚ）のサブフイル
タと呼ばれ、ｉに応じて異なるものであるが、本
発明ではサブフイルタ分割手法によつてこのよう
なサブフイルタHi（ZN）を共通のフイルタＨ（ZN）
で表現する。即ち、fiを適当な係数とすると、 Hi（ZN）＝fi・Ｈ（ZN） (4) と表現できる。その結果、式(2)は Ｇ（Ｚ）＝Ｈ（ZN）・Ｆ（Ｚ） (5) となる。ここで、 Ｆ（Ｚ）＝N-1 〓i=0 fi・Z-i (6) である。
即ち、式(5)から、本発明のデイジタルフイルタ
は、基本遅延量Ｎ（Ｎは自然数）サンプルの遅延
線を用いる第１のFIR型フイルタ｛Ｈ（ZN）｝と、
基本遅延量１サンプルの遅延線を用いる第２の
FIR型フイルタ｛Ｆ（Ｚ）｝との順序不問の縦続接
続によつて所望の伝達特性Ｇ（Ｚ）を実現できる
のであつて、急峻な周波数特性のものを容易に実
現できる。そして、回路規模を考察するに、第１
のFIR型フイルタ｛Ｈ（ZN）｝はＬ／Ｎタツプのも
のからなり、第２のFIR型フイルタ｛Ｆ（Ｚ）｝は
Ｎタツプのものからなる。第４図で示した基本構
成のFIR型フイルタではＬタツプ必要であるとす
ると、本発明での必要タツプ数は（Ｎ＋Ｌ／Ｎ）
となる。例えばＬ＝400，Ｎ＝20とするとＬ／Ｎ
＝20であり、必要タツプ数は40である。回路規模
は１／10になるのである。即ち、高速信号処理に
好適なものとなる。
は、基本遅延量Ｎ（Ｎは自然数）サンプルの遅延
線を用いる第１のFIR型フイルタ｛Ｈ（ZN）｝と、
基本遅延量１サンプルの遅延線を用いる第２の
FIR型フイルタ｛Ｆ（Ｚ）｝との順序不問の縦続接
続によつて所望の伝達特性Ｇ（Ｚ）を実現できる
のであつて、急峻な周波数特性のものを容易に実
現できる。そして、回路規模を考察するに、第１
のFIR型フイルタ｛Ｈ（ZN）｝はＬ／Ｎタツプのも
のからなり、第２のFIR型フイルタ｛Ｆ（Ｚ）｝は
Ｎタツプのものからなる。第４図で示した基本構
成のFIR型フイルタではＬタツプ必要であるとす
ると、本発明での必要タツプ数は（Ｎ＋Ｌ／Ｎ）
となる。例えばＬ＝400，Ｎ＝20とするとＬ／Ｎ
＝20であり、必要タツプ数は40である。回路規模
は１／10になるのである。即ち、高速信号処理に
好適なものとなる。
このように、本発明のデイジタルフイルタによ
れば、一挙にＬタツプのFIR型フイルタを実現す
るのではなく、ＮタツプのFIR型フイルタとＬ／
ＮタツプのFIR型フイルタの縦続接続でもつて所
望の伝達特性を得るようにしたので、小規模な回
路構成で高速信号処理の可能なデイジタルフイル
タを提供できる。また、基本遅延量Ｎサンプルの
FIR型フイルタを用いるので、急峻な周波数特性
のデイジタルフイルタを容易に実現できる効果が
ある。
れば、一挙にＬタツプのFIR型フイルタを実現す
るのではなく、ＮタツプのFIR型フイルタとＬ／
ＮタツプのFIR型フイルタの縦続接続でもつて所
望の伝達特性を得るようにしたので、小規模な回
路構成で高速信号処理の可能なデイジタルフイル
タを提供できる。また、基本遅延量Ｎサンプルの
FIR型フイルタを用いるので、急峻な周波数特性
のデイジタルフイルタを容易に実現できる効果が
ある。
（実施例）
以下、本発明の実施例を図面を参照して説明す
る。
る。
第１図は、本発明の一実施例に係るデイジタル
フイルタを示す。このデイジタルフイルタは、前
記式(5)に基づくもので、前段に第１のFIR型フイ
ルタ１を、後段に第２のFIR型フイルタ２をそれ
ぞれ配置したものである。
フイルタを示す。このデイジタルフイルタは、前
記式(5)に基づくもので、前段に第１のFIR型フイ
ルタ１を、後段に第２のFIR型フイルタ２をそれ
ぞれ配置したものである。
第１のFIR型フイルタ１は、基本遅延量Ｎサン
プルの遅延線を用いるものであるから、その構成
は第２図に示す如く、Ｌ／Ｎタツプの遅延線を構
成するＬ／Ｎ個のＮサンプル遅延器２１と、Ｌ／
Ｎ個の重み付回路２２と、Ｌ／Ｎ入力の加算器２
３とからなる。なお、重み付回路２２において、
h0は前記式(3)におけるgtN+iのｌ＝０の場合の値で
あり、以下h1，h2，……，ｈＬ／Ｎ−２，ｈＬ／Ｎ−１ も同様である。この第１のFIR型フイルタ１の周
波数特性は、第３図ａに示す如く、fs／Ｎごとに
同一の特性を繰り返すが、その各特性領域に前縁
と後縁は急峻な特性となる。
プルの遅延線を用いるものであるから、その構成
は第２図に示す如く、Ｌ／Ｎタツプの遅延線を構
成するＬ／Ｎ個のＮサンプル遅延器２１と、Ｌ／
Ｎ個の重み付回路２２と、Ｌ／Ｎ入力の加算器２
３とからなる。なお、重み付回路２２において、
h0は前記式(3)におけるgtN+iのｌ＝０の場合の値で
あり、以下h1，h2，……，ｈＬ／Ｎ−２，ｈＬ／Ｎ−１ も同様である。この第１のFIR型フイルタ１の周
波数特性は、第３図ａに示す如く、fs／Ｎごとに
同一の特性を繰り返すが、その各特性領域に前縁
と後縁は急峻な特性となる。
また、第２のFIR型フイルタ２は、基本遅延量
１サンプルの遅延線を用いるものであるから、そ
の構成はほぼ第４図と同様となるので図示省略し
た。即ち、この第２のFIR型フイルタは、前記式
(6)に基づくもので、Ｎタツプの遅延線を構成する
Ｎ個の１サンプル遅延器と、Ｎ個の重み付回路
と、Ｎ入力の加算器とで構成される。
１サンプルの遅延線を用いるものであるから、そ
の構成はほぼ第４図と同様となるので図示省略し
た。即ち、この第２のFIR型フイルタは、前記式
(6)に基づくもので、Ｎタツプの遅延線を構成する
Ｎ個の１サンプル遅延器と、Ｎ個の重み付回路
と、Ｎ入力の加算器とで構成される。
周波数特性は、第３図ｂに示す如く、サンプル
周波数fsごとに同一特性を繰り返すが、その特性
領域の前縁と後縁は比較的緩やかな傾斜特性とな
る。そこで、両フイルタを縦続接続した場合の周
波数特性は、第３図ｃに示す如く、サンプル周波
数fsごとに同一特性を繰り返し、かつ急峻な周波
数特性となる。
周波数fsごとに同一特性を繰り返すが、その特性
領域の前縁と後縁は比較的緩やかな傾斜特性とな
る。そこで、両フイルタを縦続接続した場合の周
波数特性は、第３図ｃに示す如く、サンプル周波
数fsごとに同一特性を繰り返し、かつ急峻な周波
数特性となる。
そして、１サンプル遅延器のＬ個でもつて遅延
線を構成するＬタツプのFIR型フイルタと本発明
に係るデイジタルフイルタとの回路規模を比較検
討すると、第１のFIR型フイルタ１はＬ／Ｎタツ
プのものからなり、第２のFIR型フイルタ２はＮ
タツプのものからなるので、合計タツプ数は（Ｎ
＋Ｌ／Ｎ）である。例えば、Ｌ＝400，Ｎ＝20と
すると、Ｌ／Ｎ＝20であり、必要タツプ数は40で
ある。即ち、回路規模は１／10になるのである。
従つて、高速信号処理に好適なものとなる。
線を構成するＬタツプのFIR型フイルタと本発明
に係るデイジタルフイルタとの回路規模を比較検
討すると、第１のFIR型フイルタ１はＬ／Ｎタツ
プのものからなり、第２のFIR型フイルタ２はＮ
タツプのものからなるので、合計タツプ数は（Ｎ
＋Ｌ／Ｎ）である。例えば、Ｌ＝400，Ｎ＝20と
すると、Ｌ／Ｎ＝20であり、必要タツプ数は40で
ある。即ち、回路規模は１／10になるのである。
従つて、高速信号処理に好適なものとなる。
なお、第３図から明らかなように、第１のFIR
型フイルタ１について、前記式(5)を導出したと同
様のサブフイルタ分割手法を適用しさらに長い基
本遅延量の遅延線を用いる複数のFIR型フイルタ
の縦続接続によつて構成すれば、さらに急峻な周
波数特性のデイジタルフイルタを実現できる。
型フイルタ１について、前記式(5)を導出したと同
様のサブフイルタ分割手法を適用しさらに長い基
本遅延量の遅延線を用いる複数のFIR型フイルタ
の縦続接続によつて構成すれば、さらに急峻な周
波数特性のデイジタルフイルタを実現できる。
（発明の効果）
以上詳述したように、本発明のデイジタルフイ
ルタによれば、一挙にＬタツプのFIR型フイルタ
を実現するのではなく、ＮタツプのFIR型フイル
タとＬ／ＮタツプのFIR型フイルタの縦続接続で
もつて所望の伝達特性を得るようにしたので、小
規模な回路構成で高速信号処理の可能なデイジタ
ルフイルタを提供できる。また、基本遅延量Ｎサ
ンプルのFIR型フイルタを用いるので、急峻な周
波数特性のデイジタルフイルタを実現できる効果
がある。
ルタによれば、一挙にＬタツプのFIR型フイルタ
を実現するのではなく、ＮタツプのFIR型フイル
タとＬ／ＮタツプのFIR型フイルタの縦続接続で
もつて所望の伝達特性を得るようにしたので、小
規模な回路構成で高速信号処理の可能なデイジタ
ルフイルタを提供できる。また、基本遅延量Ｎサ
ンプルのFIR型フイルタを用いるので、急峻な周
波数特性のデイジタルフイルタを実現できる効果
がある。
第１図は本発明の一実施例に係るデイジタルフ
イルタの構成ブロツク図、第２図は第１のFIR型
フイルタの構成ブロツク図、第３図は動作説明
図、第４図はFIR型フイルタの基本構成図であ
る。 １……第１のFIR型フイルタ、２……第２の
FIR型フイルタ、２１……Ｎサンプル遅延器、２
２，３２……重み付回路、２３，３３……加算
器。
イルタの構成ブロツク図、第２図は第１のFIR型
フイルタの構成ブロツク図、第３図は動作説明
図、第４図はFIR型フイルタの基本構成図であ
る。 １……第１のFIR型フイルタ、２……第２の
FIR型フイルタ、２１……Ｎサンプル遅延器、２
２，３２……重み付回路、２３，３３……加算
器。
Claims (1)
- １ サンプル周波数fs（Hz）で動作するFIR型フ
イルタからなるデイジタルフイルタであつて；基
本遅延量Ｎ（Ｎは自然数）サンプルの遅延線を用
いる第１のFIR型フイルタと；基本遅延量１サン
プルの遅延線を用いる第２のFIR型フイルタと；
の縦続接続によつて所望の伝達特性を実現するこ
とを特徴とするデイジタルフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18173687A JPS6424621A (en) | 1987-07-21 | 1987-07-21 | Digital filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18173687A JPS6424621A (en) | 1987-07-21 | 1987-07-21 | Digital filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6424621A JPS6424621A (en) | 1989-01-26 |
| JPH0381326B2 true JPH0381326B2 (ja) | 1991-12-27 |
Family
ID=16105987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18173687A Granted JPS6424621A (en) | 1987-07-21 | 1987-07-21 | Digital filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6424621A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212659A (en) * | 1991-10-08 | 1993-05-18 | Crystal Semiconductor | Low precision finite impulse response filter for digital interpolation |
| US9014305B2 (en) * | 2011-06-23 | 2015-04-21 | Texas Instruments Incorporated | Bi-phase communication demodulation techniques |
-
1987
- 1987-07-21 JP JP18173687A patent/JPS6424621A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6424621A (en) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Neuvo et al. | Interpolated finite impulse response filters | |
| JPH0117608B2 (ja) | ||
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| US4495591A (en) | Pipelined digital filters | |
| US4012628A (en) | Filter with a reduced number of shift register taps | |
| JPH0381326B2 (ja) | ||
| EP0791242B1 (en) | Improved digital filter | |
| US6938063B2 (en) | Programmable filter architecture | |
| US6058404A (en) | Apparatus and method for a class of IIR/FIR filters | |
| JP4265119B2 (ja) | デジタルフィルタ | |
| JPH08162906A (ja) | ディジタル信号処理装置 | |
| EP1350224A2 (en) | Multiplierless pyramid filter | |
| US6025750A (en) | Digital filter with long impulse response | |
| JPH1051269A (ja) | ローパスフィルタ | |
| KR0133403B1 (ko) | 대칭계수를 갖는 일차원 유한충격응답(fir) 필터 | |
| JP3177358B2 (ja) | デジタルフィルタ | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| EP1842287A2 (en) | Digital filter system and method | |
| KR0133402B1 (ko) | 대칭계수를 갖는 일차원 유한충격응답(fir) 필터 | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| KR0133401B1 (ko) | 대칭계수를 갖는 이차원 유한충격응답(fir) 필터 | |
| KR930009147B1 (ko) | 효율적인 쿼어드 러쳐 미러 필터 | |
| JPH0770948B2 (ja) | デシメーション用ディジタルフィルタ | |
| JPH08335850A (ja) | 簡易デジタルフィルタ |