KR0133401B1 - 대칭계수를 갖는 이차원 유한충격응답(fir) 필터 - Google Patents
대칭계수를 갖는 이차원 유한충격응답(fir) 필터Info
- Publication number
- KR0133401B1 KR0133401B1 KR1019940038217A KR19940038217A KR0133401B1 KR 0133401 B1 KR0133401 B1 KR 0133401B1 KR 1019940038217 A KR1019940038217 A KR 1019940038217A KR 19940038217 A KR19940038217 A KR 19940038217A KR 0133401 B1 KR0133401 B1 KR 0133401B1
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- output
- dimensional
- dimensional finite
- delay
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0225—Measures concerning the multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H2017/0072—Theoretical filter design
- H03H2017/0081—Theoretical filter design of FIR filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H2017/0244—Measures to reduce settling time
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
본 발명은 디지탈 필터에 있어서 이차원 유한충격응답(FIR) 필터에 관한 것이다. 이 이차원 FIR 필터는 필터링하고자 입력되는 신호를 소정의 클럭에 의해 지연시키는 (n×n)개의 지연기를 구비하며, 각 기연기의 출력에 (n×n)개의 필터계수(여기서, (n×n)개의 필터계수는 소정의 정수 k의 지수승이며 행렬로 서로 대칭을 이룸)가 승산된 값을 가산하여 필터링된 신호로 출력하는 n-탭 이차원 유한충격 응답필터에 있어서, n개의 지연기를 구비하며, 입력되는 신호를 제1차원으로 지연시키는 n-탭 일차원 유한충격응답필터; 일차원 유한충격응답필터의 출력을 제2차원으로 지연시키는 (n-1)개의 지연부; (n-1)개의 지연부중 필터계수가 대칭이 아닌 지연부의 출력에 대칭인 필터계수와 대칭이 아닌 필터계수의 비율을 승산하는 승산부; 및 일차원 유한충격응답필터의 출력과, (n-1)개의 지연부중필터계수가 대칭인 지연부의 출력과, 승산부의 출력을 가산하는 가산부로 구성된다. 따라서, 승산기의 수를 줄임으로써 처리속도를 줄이고 구현된 하드웨어의 면적을 줄일 수 있다.
Description
제1도는 종래의 3-tap을 갖는 이차원 유한충격응답 필터를 도시한 블럭도.
제2도는 이차원 유한충격응답필터의 계수를 행렬로 나타낸 도면.
제3도는 본 발명에 의한 3-tap을 갖는 이차원 유한충격응답 필터를 도시한 블럭도면.
제4도 본 발명의 일실시예로 사용된 계수를 행렬로 나타낸 도면이다.
*도면의 주요부분에대한 부호의 설명*
300 : 일차원 필터310 : 제1지연부
320 : 제2지연부330 : 승산기
340 : 가산기
본 발명은 디지탈 필터에 있어서 이차원 유한충격응답필터(Finite Impulse Response : FIR) 필터에 관한 것으로 특히 필터의 계수가 대칭이면서 소정 정수의 지수승인 경우, 처리속도와 구형된 하드웨어의 면적에 큰 영향을 미치는 승산기의 수를 줄여서 구현한 대칭계수를 갖는 이차원 유한충격응답(FIR) 필터에 관한 것이다.
일반적으로 디지탈 필터는 실시간 영상처리시 매우 중요한 기능을 수행하며, 아날로그 필터와는 다릴 지연소자를 사용하면서 사칙연산으로 이루어져서 LSI(Large Scale Integration)화에 적합하며, 2차원 또는 3차원 처리에 알맞다. 또한 선형, 비선형, 시불변, 시분할 다중 연산이 가능하여 음성신호와 영상신호 등이 필터링이 사용된다.
이러한 디지탈 필터의 종류에는 무한 충격 응답(Infinite Impulse Response : 이하 IIR이라 약함) 필터와 유한충격응답필터가 있다. IIR 필터는 임펄스 응답이 무한히 계속되는 것으로 Z평면상에 극점과 영점이 존재하며 귀환로가 있어 순환특성을 갖는다. FIR 필터는 임펄스 응답이 유한한 것으로, Z평면상에 영점만 존재하며, 귀환로가 없어 비순환특성을 갖는다.
이 중에서 FIR 필터는 입력 데이타와 그 과거 값들의 선형 결합으로 출력을 나타내는 필터로서, 시간축에서 보면 그 충격 응답이 유한한 길이의 형태로 나타난다. 따라서, FIR 필터를 사용하면 주파수 응답의 위상이 선형이 되도록 하는 것이 가능하므로, 위상의 영향을 많이 받는 영상신호를 필터링할 때 많이 이용된다.
제1도는 종래의 이차원 FIR 필터를 구현한 예를 보여주는 도면이다. 이것은 3-탭(3×3) 이차원 FIR 필터를 구현한 것으로, 클럭(CLK)신호에 의해 입력신호(X(m,n))을 소정 시간동안 지연시키는 제1 내지 제9지연기(11,12,13,14,15,16,17,18,19), 상기 각 지연기(11~19)의 출력에 각각 계수 I,H,G,F,E,D,C,B,A를 승산하는 제1 내지 제9승산기(21,22,23,24,25,26,27,28,29),상기 제1, 제2 및 제3승산기(21,22,23)의 출력을 가산하기 위한 제1가산기(30), 상기 제4, 제5 및 제6승산기(24,25,26)의 출력을 가산하기 위한 제2가산기(40), 상기 제7, 제8 및 제9승산기(27,28,29)의 출력을 가산하기 위한 제3가산기(50)와, 상기 제1가산기(30)의 출력과 제2가산기(40)의 출력과 제3가산기(50)의 출력을 가산하기 위한 제4가산기(60)로 구성된다.
상기 제1내지 제9지연기(11~19)는 클럭에 의해 입력된 데이타를 래치하여 출력하는 플립플롭으로 구현할 수 있다.
제2도에 도시된 3×3 계수를 갖는 3탭 이차원 FIR 필터의 전달함수는 다음 식(1)과 같이 나타낼 수 있다.
y(m,n)=A(x(m-1,n-1))+B(x(m-1,n))+C(x(m-1,n+1))
+D(x(m,n-1))+E(x(m,n))+F(x(m+1,n+1))
+G(x(m+1,n-1))+H(x(m,n))+I(x(m+1,n+1)) 식(1)
식 (1)을 통하여 3-탭 이차원 필터는 3-탭 일차원 필터 3개를 이용하여 구현할 수 있음을 알 수 있다.
먼저, n방향으로 지연이 일어나는 과정을 살펴보기로 한다. 제1, 제2 및 제3지연기(11,12,13)를 통해 지연된 입력이 제1, 제2 및 제3지연기(21,22,23)에서 계수 I,H,G와 승산되고, 제1가산기(30)에서 제1, 제2 및 제3지연기(21,22,23)의 출력이 가산되는 과정은 3-탭 일차원 필터와 동일하다. 또한 제4, 제5 및 제6지연기(14,15,16)에서 일어나는 과정과 제7, 제8 및 제9지연기(17,18,19)에서 일어나는 과정도 각각 3-탭 일차원 필터와 동일하다.
m방향으로 지연이 일어나는 과정에서는 상기 n방향으로의 3-탭 일차원 필터의 결과인 제1, 제2 및 제3가산기(30,40,50)의 출력을 가산하기 위한 제4가산기(60)의 출력이 3-탭 필터를 구성한다. 따라서 이차원 3-탭 필터의 계수는 (3×3)으로 9개가 된다.
그런데 이와 같은 종래의 FIR 필터는 처리속도가 느리며 하드웨어로 구현시 많은 면적을 차지하는 승산기가 필터 탭의 수가 늘어남에 따라 같이 증가하게 되므로, 구현된 하드웨어의 처리속도가 늦고 면적을 많이 차지하는 문제점이 있었다. 특히 이차원인 경우 필터 탭 수의 제곱으로 승산기의 수가 늘어나는 문제점이 있었다.
따라서 본 발명의 목적은 필터의 계수가 대칭이며서 2의 지수승일 때 처리속도와 구현된 하드웨어의 면적에 큰 영향을 미치는 승산기의 수를 줄여서 구현한 대칭계수를 갖는 이차원 유한충격응답(FIR) 필터를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 대칭계수를 갖는 이차원 유한충격응답필터는, 필터링하고자 입력하는 신호를 소정의 클럭에 의해 지연시키는 (n×n)개의 지연기를 구비하며, 각 지연기의 출력에 (n×n) 개의 필터계수(여기서, (n×n) 개의 필터계수는 소정의 정수 k의 지수승이며 행렬로 서로 대칭을 이룸)가 승산된 값을 가산하여 필터링된 신호로 출력하는 n-탭 이차원 유한충격응답필터에 있어서, n개의 지연기를 구비하며, 상기 입력되는 신호를 제1차원으로 지연시키기 위한 n-탭 일차원 유한충격응답필터; 상기 일차원 유한충격응답필터의 출력을 제2차원으로 지연시키기 위한(n-1)개이 지연부; 상기 (n-1)개의 지연부중 필터계수가 대칭이 아닌 지연부의 출력에 대칭인 필터계수와 대칭이 아닌 필터계수의 비율을 승산하기 위한 승산부; 및 상기 일차원 유한충격응답필터의 출력과, 상기 (n-1)개의 지연부중 필터계수가 대칭인 지연부의 출력과, 상기 승산부의 출력을 가산하기 위한 가산부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 기술하기로 한다.
제3도는 본 발명에 의한 3-탭을 갖는 이차원 FIR 필터를 도시한 블록도로서, 제1차원일 n방향으로 입력신호를 지연시키면서 필터링하기 위한 일차원 FIR 필터(300), 상기 일차원 FIR 필터(300)의 출력을 제2차원인 m방향으로 지연시키기 위한 제1지연부(310), 제1지연부(310)의 출력을 m방향으로 지연시키기 위한 제2지연주(320), 상기 제1지연부(310)의 출력에 대칭이 아닌 계수를 승산하기 위한 승산기(330), 상기 일차원 FIR 필터(300)의 출력과 상기 승산기(330)의 출력과 상기 제2지연부(320)의 출력을 가산하여 y(m,n)으로 출력하기 위한 가산기(340)로 구성된다.
상기 제1지연부(310)는 각 출력이 다음 탭의 입력이 되는 제1, 제2 및 제3지연기(311,312,313)로 구성되며, 제2지연부(320)도 또한 각 출력이 다음 탭의 입력이 되는 제4, 제5 및 제6지연기(314,315,316)로 구성된다.
제4도는 본 발명의 일실예로 사용된 계수를 행렬로 나타낸 도면으로 해당 계수와 그 대칭관계를 보여준다.
이어서, 상기와 같이 구성되는 본 발명의 동작을 제4도와 결부시켜 설명하면 다음과 같다.
본 발명은 종래의 3-탭 이차원 FIR 필터에서 각 행과 열에서 대칭으로서 동일하며, 각 계수는 2의 지수승일때 구현한 것이다.
입력 x(m,n)이 먼저 일차원 FIR 필터(300)를 통해 n방향으로, 즉 필터계수의 행으로 지연이 되면서 필터링이 된다. 이때 제4도의 3행인 1/16,1/8,1/16의 필터계수가 사용된다.
다음 단계는 일차원 FIR 필터(300)의 출력을 제1지연부(310)를 구성하는 제1, 제2 및 제3지연기(311,312,313)를 통과시키는 것에 의해 m방향으로 지연이 일어나면서 필터링이 된다. 이때 제4도의 2행인 1/8,1/4,1/8의 필터계수가 사용된다. 이 필터계수는 상기 일차원 FIR 필터(300)에서 사용되는 필터계수의 2배를 나타낸다. 따라서 승산기(330)는 일차원 FIR 필터(300)의 출력을 m방향으로 지연시킨 결과인 제1지연부(310)의 출력에 21을 승산한다.
그 다음 단계는 제1지연부(310)의 출력을 제2지연부(320)를 구성하는 제4, 제5 및 제6지연기(314,315,316)를 통과시키는 것에 의해 n방향으로 지연이 일어나면서 필터링이 된다. 이때 제4도의 1행인 1/16,1/8,1/16의 계수가 사용된다. 본 발명은 이차원 필터의 계수가 행과 열에서 모두 대칭이므로, 이 계수는 제4도의 3행과 같고 일차원 FIR 필터(30)에서 사용된 계수와 같다. 따라서 제2지연부(320)의 출력은 일차원 FIR 필터(300)의 출력을 m방향으로 2번 지연시킨 것으로 소정 수의 승산이 필요 없어진다.
가산기(340)는 이차원 필터링을 위해 일차원 FIR 필터(300)의 출력과, 제1지연부(310)의 출력에 21이 승산되 승산기(330)의 출력과, 제2지연부(320)의 출력을 가산하며, 이것이 이차원 FIR 필터의 출력(y(m,n)이 된다.
상술한 바와 같이 본 발명에 의하면, (3×3) 이차원 FIR 필터의 경우 필터의 계수가 대칭이고 그 계수가 소정 정수의 지수승일 때 종래에 비하여 처리속도와 구현된 하드웨어의 면적에 큰 영향을 미치는 승산기의 수를 대폭적으로 줄임으로써, 처리속도를 구현된 하드웨어의 면적을 줄이는 이점이 있다.
Claims (2)
- 필터링하고자 입력하는 신호를 소정의 클럭에 의해 지연시키는 (n×n)개의 지연기를 구비하며, 각 지연기의 출력에 (n×n) 개의 필터계수(여기서, (n×n) 개의 필터계수는 소정의 정수 k의 지수승이며행렬로 서로 대칭을 이룸)가 승산된 값을 가산하여 필터링된 신호로 출력하는 n-탭 이차원 유한충격응답필터에 있어서, n개의 지연기를 구비하며, 상기 입력되는 신호를 제1차원으로 지연시키기 위한 n-탭 일차원 유한충격응답필터(300); 상기 일차원 유한충격응답필터의 출력을 제2차원으로 지연시키기 위한 (n-1)개의 지연부(310,320); 상기 (n-1)개의 지연부중 필터계수가 대칭이 아닌 지연부의 출력에 대칭인 필터계수와 대칭이 아닌 필터계수의 비율을 승산하기 위한 승산부(330); 및 상기 일차원 유한충격응답필터의 출력과, 상기 (n-1)개의 지연부중 필터계수가 대칭인 지연부의 출력과 상기 승산부의 출력을 가산하기 위한 가산부(340)를 포함을 특징으로 하는 대칭계수를 갖는 이차원 유한충격응답필터.
- 제1항에 있어서, 상기 (n-1)개의 지연부는 각각의 출력을 다음 탭의 입력으로 하는 n개의 지연기로 구성됨을 특징으로 하는 대칭계수를 갖는 이차원 유한충격응답필터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038217A KR0133401B1 (ko) | 1994-12-28 | 1994-12-28 | 대칭계수를 갖는 이차원 유한충격응답(fir) 필터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038217A KR0133401B1 (ko) | 1994-12-28 | 1994-12-28 | 대칭계수를 갖는 이차원 유한충격응답(fir) 필터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960027275A KR960027275A (ko) | 1996-07-22 |
KR0133401B1 true KR0133401B1 (ko) | 1998-04-23 |
Family
ID=19404475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940038217A KR0133401B1 (ko) | 1994-12-28 | 1994-12-28 | 대칭계수를 갖는 이차원 유한충격응답(fir) 필터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0133401B1 (ko) |
-
1994
- 1994-12-28 KR KR1019940038217A patent/KR0133401B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960027275A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0022302B1 (en) | Decimation, linear phase, digital fir filter | |
US5262974A (en) | Programmable canonic signed digit filter chip | |
US4862403A (en) | Digital filter | |
KR940006211B1 (ko) | 유한 임펄스 응답 필터 | |
JP4300272B2 (ja) | デジタルフィルタおよびその設計方法 | |
US6889239B2 (en) | Digital filter and data processing method thereof | |
KR960011419B1 (ko) | 복소 필터 장치 | |
US5383145A (en) | Digital filter and digital signal processing system | |
US4012628A (en) | Filter with a reduced number of shift register taps | |
US5381356A (en) | Cascade digital filters for realizing a transfer function obtained by cascade-connecting moving average filters | |
US5523962A (en) | Infinite impulse response digital filter with plural processing units | |
KR0133401B1 (ko) | 대칭계수를 갖는 이차원 유한충격응답(fir) 필터 | |
US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
US20090150468A1 (en) | Digital filter | |
US5212660A (en) | Digital filter having a switching matrix and adders | |
JPWO2006134688A1 (ja) | 補間処理回路 | |
US6938063B2 (en) | Programmable filter architecture | |
KR0133403B1 (ko) | 대칭계수를 갖는 일차원 유한충격응답(fir) 필터 | |
KR0133402B1 (ko) | 대칭계수를 갖는 일차원 유한충격응답(fir) 필터 | |
KR20050071604A (ko) | 디지털 필터의 설계 방법 및 장치, 디지털 필터 설계용프로그램, 디지털 필터 | |
JPS6015769A (ja) | デイジタル信号処理回路 | |
US6025750A (en) | Digital filter with long impulse response | |
KR960027271A (ko) | 에프아이알(fir)구조형태를 갖는 디지탈 필터 | |
JPH0381326B2 (ko) | ||
JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111201 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |