DE3203012A1

DE3203012A1 - Verfahren und schaltungsanordnung zur erzeugung von interpolationswerten zwischen gespeicherten stuetzwerten

Info

Publication number: DE3203012A1
Application number: DE19823203012
Authority: DE
Inventors: Abutorab Dr.-Ing. 7500 Karlsruhe Bayati
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1982-01-29
Filing date: 1982-01-29
Publication date: 1983-08-04
Also published as: DE3203012C2

Description

Verfahren und Schaltungsanordnung zur Erzeugung von In-
terPolationswerten zwischen gespeicherten Stützwerten Die Erfindung betrifft ein Verfahren zur Erzeugung von Interpolationswerten zwischen in einem Digitalspeicher gespeicherten Stützwerten eines in einem ersten Analog-Digital-Konverter digitalisierten Analogsignals.
Für die Analog-Digital-Umwandlung von Analogsignalen gibt das Abtasttheorem von Shannon ein minimales Verhältnis zwischen der Abtastfrequenz und der höchsten im Analogsignal enthaltenen Signalfrequenz an, bei dem eine Rekonstruktion des ursprünglichen Anzeigesignals aus den Abtastwerten eben noch möglich ist. Dieses günstige Verhältnis zwischen Abtastrate und Signalfrequenz kann Jedoch oft nicht ausgenutzt werden, weil für eine analoge Wiedergabe der Abtastwerte, insbesondere mit einer Frequenztransformation nach niederen Frequenzen, das benötigte Rekonstruktionsfilter sehr aufwendig wird. Ist zudem eine Transformation in unterschiedliche Frequenzbereiche vorgesehen, so ist für jeden Bereich ein eigenes Rekonstruktionsfilter notwendig. Aus diesen Gründen ist eine höhere Abtastrate, als sie das Abtasttheorem nahelegt, erwünscht. Bei zu digitalisierenden Analogsignalen von hoher Frequenz ist Jedoch wegen des hohen Aufwandes kaum eine höhere Abtastrate als das Abtasttheorem vorsieht zu verwirklichen.
Es besteht deshalb das Bedürfnis nach einer Interpolationsmethode, bei der nach einer Digitalisierung unter Annäherung an die Abtastrate des Abtasttheorems eine bessere Zeitauflösung des ursprünglichen Signals erzielt wird.
Bei einem eingangs beschriebenen Verfahren wird dieses Ziel gemäß der Erfindung durch die kennzeichnenden Merkmale des Anspruchs 1 erreicht.
Das Verfahren gestattet, bei der Digitalisierung von schnellen Analogsignalen mit dem Verhältnis der Abtastrate zur höchsten im Analogsignal vorhandenen Frequenz näher an das Abtasttheorem von Shannon heranzukommen und trotzdem eine bessere analoge Wiedergabe der gespeicherten Digitalwerte bei einer Frequenztransformation nach niedereren Frequenzen zu erzielen.
Mit Vorteil können bei dem Verfahren die nach der zweiten Analog-Digital-Umwandlung erhaltenen interpolierten Digitalwerte im Digitalspeicher für die Stützwerte gespeichert werden. Zweckmäßig wird dazu für die Stützwerte im Digitalspeicher nur Jede P-te Speicherzelle benutzt und die Abtastrate des zweiten Analog-Digital-Wandlers so eingerichtet, daß sie das P-fache der Auslesefrequenz der Stützwerte aus dem Digitalspeicher beträgt.
Bei einer Schaltungsanordnung zur Ausübung des Verfahrens liegt das Analogsignal am Eingang eines ersten Analog-Digital-Wandlers und ist das quantisierte Ausgangssignal des ersten Analog-Digital-Wandlers über einen ersten Eingang eines Multiplexers und dessen Ausgang jeder P-ten Speicherzelle eines Digitalspeichers mit N Speicherzellen zugeführt. Der Ausleseausgang des Digitalspeichers ist Uber den Eingang und einen ersten Ausgang eines Demultiplexers mit dem Eingang eines Digital-Analog-Wandlers und der Ausgang des Digital-Analog-Wandlers über ein Rekonstruktionsfilter mit dem Eingang eines zweiten Analog-Digital-Wandlers mit einer das P-fache der Auslesefrequenz betragenden Abtastrate verbunden.
Der Ausgang des zweiten Analog-Digital-Wandlers ist an einen zweiten Eingang des Multiplexers angeschlossen, und über einen zweiten Ausgang des Demultiplexers ist das in N Bitworte quantisierte Signal aus dem Digitalspeicher entnehmbar.
Die Erfindung wird anhand einer Zeichnung, die ein Ausführungsbeispiel einer Schaltungsanordnung zur Ausübung des Verfahrens als Blockschaltbild darstellt, näher erläutert.
über ein Eingangsfilter 1 wird ein Analogsignal einem schnellen ersten Analog-Digital-Konverter 2 zugeführt.
Das Eingangssignal dient dabei zur Vermeidung eines Aliassingfehlers. Mit Hilfe des ersten Analog-Digital-Konverters 2 wird das gefilterte Analogsignal abgetastet, digitalisiert und über einen Multiplexer 3 in einen Digitalspeicher 4 überführt. Das Abtastsignal des Analog-Digital-Konverters 2 sowie das Umschaltsignal für den Multiplexer 3 und die Adressierungssignale für den Speicher 4 werden in einer Funktionseinheit 5 erzeugt, die einen Taktgenerator und eine Ablaufsteuerung enthält.
Der Speicher 4 weist N Speicherzellen auf, in die ebensoviele Bitworte gespeichert werden können. Bei der Ubernahme der im ersten Analog-Digital-Konverter 2 digitalisierten Werte wird Jedoch nur jede P-te Speicherzelle adressiert. Danach bleiben zwischen zwei benutzten Speicherzellen (P - 1) Zellen leer, d. h., daß von einer Kapazität von N Bitwörtern des Digitalspeichers 4 nur Wörter benutzt und N --p-- Wörter nicht benutzt werden.
Aus dem Digitalspeicher 4 wird mittels eines ebenfalls von der Funktionseinheit 5 gelieferten Auslesetaktes einer gegebenen Frequenz, die wesentlich niederer sein kann als die Abtastfrequenz des ersten Analog-Digital-Konverters 2, das aus N Bitwörtern bestehende Signal P ausgelesen und über einen Demultiplexer 6 einem Interpolator 7 zugeführt, der aus einem Digital-Analog-Konverter 8, einem Rekonstruktionsfilter 9 und einem zweiten Analog-Digital-Konverter 10, die hintereinanderge- schaltet sind, besteht. Die im Digitalspeicher 4 gespeicherten Stützwerte werden durch den Digital-Analog-Konverter 8 analogisiert. Dieser Vorgang wird durch das Rekonstruktionsfilter 9 unterstützt, um einen kontinuierlichen Verlauf des zurückgewonnenen Analogsignals nachzubilden. Anschließend wird das Analogsignal durch den zweiten Analog-Digital-Konverter 10 digitalisiert und über den Multiplexer 3 im Digitalspeicher 4 abgelegt.
Dabei ist die Abtastrate des zweiten Analog-Digital-Konverters 10 P-mal höher als die Frequenz des Auslesetaktes für den Digitalspeicher 4. Es können damit für einen Stützwert, der aus dem Digitalspeicher 4 ausgelesen und dem Interpolator 7 zugeführt wird, P Bitwdrter vom Interpolator 7 in den Digitalspeicher 4 zurückgeliefert werden. Es können somit Np Amplitudenwerte auf N Amplitudenwerte interpoliert werden. Dabei sind durch die Interpolation zwei Stützwerte, die im ersten Analog-Digital-Konverter 2 erzeugt werden, durch (P - 1) Interpolationswerte miteinander verbunden. Die Interpolation erlaubt also, die Anzahl der Abtastungen des Analogsignals im ersten Analog-Digital-Konverter 2 um das P-fache gegenüber der Anzahl der Abtastungen im zweiten Analog-Digital-Konverter 10 herabzusetzen. Auf diese Weise ist es möglich, ohne Einbußen an Formtreue bei der niederfrequenten Wiedergabe die Abtastrate im ersten Analog-Digital-Konverter 2 nicht viel höher als das -Zweifache der höchsten im Eingangssignal noch zu erfassenden Frequenz zu machen, womit der Idealwert des Shannon'schen Abtasttheorems fast erreicht wird. Anstatt eines Speichers können auch zwei Speicher eingesetzt werden, ein schneller Speicher für Aufnahme der Stützwerte und ein langsamerer, aber größerer Speicher für Speicherung des digitalisierten Signals nach der Interpolation.
5 Patent ansprüche 1 Figur

Claims

Patentansprüche Verfahren zur Erzeugung von Interpolationswerten zwischen in einem Digitalspeicher gespeicherten Stützwerten eines in einem ersten Analog-Digital-Konverter digitalisierten Analogsignals, d a d u r c h g e k e n n -z e i c h n e t , daß die Stützwerte aus dem Digitalspeicher (4) ausgelesen, mittels eines Digital-Analog-Konverters (8) mit nachfolgendem Rekonstruktionsfilter (9) in ein Analogsignal umgewandelt und in einem zweiten Analog-Digital-Konverter (10) mit einer gegenüber der Auslesefrequenz höheren Abtastrate wieder digitalisiert werden.
2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die nach der zweiten Analog-Digital-Umwandlung erhaltenen interpolierten Digitalwerte im auch-für die Stützwerte vorgesehenen Digitalspeicher (4) gespeichert werden.
3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß für die Stützwerte im Digitalspeicher (4) nur jede P-te Speicherzelle benutzt wird und die Abtastrate des zweiten Analog-Digital-Wandlers (10) das P-fache der Auslesefrequenz der Stützwerte aus dem Digitalspeicher (4) beträgt.
4. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die nach der Digitalisierung im zweiten Analog-Digital-Konverter (10) anfallenden Digitalwerte in einem zweiten Digitalspeicher mit einer der höheren Abtastrate entsprechenden größeren Anzahl von Speicherzellen gespeichert werden.
5. Schaltungsanordnung zur Ausübung des Verfahrens nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß das Analogsignal am Eingang eines ersten Analog-Digital-Wandlers liegt und das quantisierte Ausgangssignal des Analog-Digital-Wandlers (2) über einen ersten Eingang eines Multiplexers (3) und dessen Ausgang jeder P-ten Speicherzelle eines Digitalspeichers (4) mit N Speicherzellen zugeführt ist und der Ausleseausgang des Digitalspeichers (4) über den Eingang und einen ersten Ausgang eines Demultiplexers (6) mit dem Eingang eines Digital-Analog-Wandlers (8) und der Ausgang des Digital-Analog-Wandlers (8) über ein Rekonstruktionsfilter (9) mit dem Eingang eines zweiten Analog-Digital-Wandlers (10) mit einer das P-fache der Auslesefrequenz betragenden Abtastrate verbunden ist, dessen Ausgang an einem zweiten Eingang des Multiplexers (3) angeschlossen ist, und daß über einen zweiten Ausgang des Demultiplexers (6) das in N Bitworte quantisierte Signal aus dem Digitalspeicher (4) entnehmbar ist.