DE2610236A1

DE2610236A1 - Verfahren und schaltung zur erzeugung von digitalen zweifrequenz- signalen

Info

Publication number: DE2610236A1
Application number: DE19762610236
Authority: DE
Inventors: John D Edwards
Original assignee: Rolm Corp
Current assignee: Siemens Business Communication Systems Inc
Priority date: 1975-07-23
Filing date: 1976-03-11
Publication date: 1977-01-27
Also published as: DE2610236C3; JPS5853836B2; DE2610236B2; CA1070430A; US3985966A; FR2319247A1; JPS5213709A; GB1521348A; FR2319247B1

Description

PATENTAiM WALTET

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS

MÜNCHEN 9O, MARIAHILFPLATZ 2 4 3 POSTADRESSE: D-8 MÜNCHEN 95. POSTFACH 95 OI 6O

RoIm Corporation

DA-5346 11. März 1976

Verfahren und Schaltung zur Erzeugung von digitalen Zweifrequenz-Signalen

Die Erfindung "bezieht sich auf digitale elektronische Signalsysteme und betrifft insbesondere Digitalsysteme zur Erzeugung von Zweifrequenz-Tonsignalen in Fernspreehsystemen mit Zeitmultiplex.

Mit dem Aufkommen von Fernsprechsy st einen mit Pulscodemoduliertem Zeitmultiplex (PCM-Mux), etwa dem von der Anmelderin unter der Bezeichnung EPABX hergestellten und vertriebenen System, ist die Notwendigkeit eines vollständig digitalen Zweifrequenz-Tongenerators entstanden, um Doppelton-Multifrequenzsignale (DTM3?-Signale) in vollständig digitaler Form zur Darstellung der Ziffern O bis 9, des internen und des externen Wähltons, des Besetzttons und sonstiger wahlweiser DTMF-Befehlasignale wie beispielsweise *,iF , usw. zu erzeugen. In der Vergangenheit ist versucht worden, derartige vollständig digitale Signale.dadurch zu erzeugen, daß zuerst das analoge Äquivalentsignal erzeugt und dieses dann in herkömmlicher Weise digitalisiert wurde. Diese Technik leidet unter dem Nachteil, daß sie eine verhältnismäßig teure Ausrüstung erfordert und teilweise wegen der Möglichkeit, daß Schaltgeräusche in die Signale geraten, im Betrieb verhältnismäßig unzuverlässig ist. Daher ist man neuerdings bemüht, ein vollständig digitales System zur Erzeugung der DTMF-Signale zu bauen.

603884/0998

Die US-Patentschrift 3 706 855 veranschaulicht eine Lösung des Problems, vollständig digitale DTMF-SignaIe zu erzeugen. Diese Lösung beschränkt sich jedoch auf solche Zweifrequenz-Signale, bei denen die Phasendifferenz zwischen den beiden Grundfrequenzen eines Tonpaares stets konstant ist, d.h.. auf solche Paare von Tonfrequenzen, die in harmonischem Verhältnis stehen, so daß gemischte Signalpaare sowohl periodisch als auch symmetrisch sind. Der in der genannten Patentschrift beschriebene vollständig digitale DTMF-Tongenerator führt zwar zu

brauchbaren Ergebnissen und kommt ohne größere Analog-Ausrüstung aus; das Erfordernis, daß die DTMF-Signale in der .oben genannten Weise in harmonischem Verhältnis zueinanderstehen müssen, beschränkt jedoch die Anwendung des Systems übermäßig.

Die Erfindung vermittelt einen digitalen Mehrfrequenz-Doppeltongenerator für ein elektronisches PCM-Mux-Fernsprechsystem, der in seinen Kosten gering und in seinem Betrieb zuverlässig ist und der es gestattet, digitale Wiedergaben von DTMP-Signalen, die in einem harmonischen oder in einem unharmonischen Verhältnis zueinander stehen, bei Vorliegen entsprechender Befehle zu erzeugen.

Xm weitesten Sinne betrifft die Erfindung die Erzeugung einer digitalen Darstellung eines Doppeltonsignals dadurch, daß der Phasenwinkel beider Frequenzen bezüglich eines unabhängigen Zeitbezugssignals bestimmt wird, die Phasenwinkel in die Amplitude einer Sinuswelle mit jedem berechneten Phasenwinkel darst'llende Amplitudensignale umgesetzt werden und die Amplitudendarstellungen zu einer Größe summiert werden, die der digitalen Darstellung des Frequenzpaares in dem jeweiligen Moment entspricht. Dadurch, daß die einzelnen Phasenwinkel der einzelnen Signale nacheinander berechnet werden, diese Phasenwinkel in Amplitudendarstellungen umgesetzt und die Amplitudendarstellungen in digitaler Form auf summiert werden, läßt sich die gewünschte digitale Darstellung der Zweifrequenz-Signale erzielen.

Die einzelnen Phasenwinkel werden dadurch berechnet, daß ein aus mehreren Bits bestehendes Digitalzeichen erzeugt wird, das

6038 8 4/0398

dem Phasenwinkel eines sinusförmigen Bezugssignals jeder Frequenz entspricht. Vorzugsweise wird dieses Zeichen dadurch erzeugt, daß ein Digitalzeichen mit η Bits, die den Bruchteil der Anzahl von gegenüber einer bestimmten Bezugszeit verstrichenen Sekunden angeben, mit einem weiteren Digitalzeiehen mit m Bits multipliziert wird, die die Frequenz des sinusförmigen Signals angeben, wobei m und η ganze Zahlen sind. Das sich ergebende Produkt mit m + η Bits, das aus einem ganzzahligen Teil mit m Bits und einem Bruchteil mit η Bits besteht, wird geprüft, und die ρ höchsten Stellen rechts vom Komma werden ausgewählt. Der Wert von η bestimmt dabei die Genauigkeit des Produktes gegenüber dem wahren Wert de3 Phasenwinkels, während der Wert von ρ die Auflösung . der Phasenwinkel-Darstellung angibt. Beide Größen η und ρ werden je nach der erforderlichen Genauigkeit der Frequenzdarstellung gewählt. In dem bevorzugten Ausführungsbeispiel wird mit gewöhnlicher Binärmultiplikation gearbeitet, und die Auswahl der ρ höchsten Bitstellen erfolgt elektronisch.

1st das ρ Bits umfassende Phasenzeichen erzeugt worden, so wird es in einen Pestspeicher eingegeben, in dem ein Satz aus Yielbit-Amplitudenzeichen gespeichert ist, die jeweils die Amplitude einer periodischen Welle mit unterschiedlichen Phasenwinkeln darstellen. Das dem eingegebenen Phasenzeichen entsprechende Amplitudenzeichen wird beim Empfang des Eingabe zeichens gelesen; es stellt die Amplitude eines bestimmten Tons mit dem jeweiligen speziellen Phasenwinkel dar. Die einzelnen nacheinander von dem Pestspeicher ausgegebenen Paare von Amplitudenzeichen werden zu einem resultierenden Digitalzeichen addiert, das die Amplitude eines Paares von aufsummierten periodischen Wellen der beiden gewählten Frequenzen darstellt.

Die Erfindung wird in der nachstehenden· Beschreibung eines bevorzugten Ausführungsbeispiels anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen

Fig. 1A und 1B schematische Diagramme zur Erläuterung

des erfindungsgemäßen Prinzips;

Fig. 2 ein schematisches Blockschaltbild zur Erläuterung der Erfindung;

6038 8 4/0998

Pig. 3 ein Blocks cha ItMId des bevorzugt en Aus-

führungsbeispiels der Erfindung; Pig. 4 ein logisches Schaltbild der Steuerlogik 33

nach Pig. 3\
Pig. 5 ein schematisches Diagramm zur Erläuterung

der internen Organisation des Ton-Pestspeichers

41 nach Pig. 5;
Pig. 6 ein "logisches Schaltbild der Datenausgangs-

Torschaltung 78 nach Pig. 3;

Pig. 7 ein Plußdiagramm zur Erläuterung der Multiplikations-Operation; und Pig. 8A bis 8E schematische Diagramme zur Erläuterung

der Multiplikationsfolge.

In den Zeichnungen veranschaulicht Pig. 1A ein ein Zweifrequenz-Signal darstellendes Paar von periodischen Analogsignalen 11, 12, während Pig. 1B ein digitales Äquivalent des Signalpaares nach Pig. 1A zeigt. Das äquivalente Signal nach Pig. 1B wird dadurch erhalten, daß jede der beiden Wellenformen 11, 12 nach Pig. 1A in vorgegebenen sich regelmäßig wiederholenden Intervallen abgetastet wird und die Amplituden der beiden Wellenformen 11, 12 am Abtastpunkt summiert werden. Die in Pig. 1B gezeigte digitale Wellenform kann dann in einen sequentiellen Satz von mehrere Bits umfassenden Digitalzeichen umgesetzt v/erden, wobei jedes Mehrbit-Zeichen einen der Abtastpunkte wiedergibt; dabei hängt die Anzahl der Bitstellen pro Zeichen von dem für eine spezielle Systemanwendung erforderlichen Auflösungsgrad ab.

Erfindungsgemäß wird eine derartige Polge von digitalen, mehrere Bits umfassenden Zeichen folgendermaßen erzeugt. Gemäß Pig. 2 wird ein digitales Mehrbit-Zeichen, dasein gegebenes analoges Zweifrequenz-Tonsignal darstellt, von einer Tonbefehlsquelle

13 zusammen mit einem von einem Bezugszeitgenerator 15 gelieferten digitalen Mehrbit-Zeichen einem* Phasenwinkelrechner 14 zugeführt, wobei das Zeichen aus dem Bezugszeitgenerator 15 den verstrichenen Bruchteil einer Standard-Periode in demjenigen Moment angibt, zu dem das Tonzeichen in den Phasenwinkelrechner

14 taktgesteuert wird. Der Phasenwinkelrechner 14 berechnet

609884/0998

nacheinander in digitaler Mehrbitform den Phasenwinkel jedes der beiden Einzelfrequenzsignale, die den von der Tonbefehlsquelle 13 bestimmten Zweifrequenz-Ton ausmachen. Über getrennte Datenleitungen 16, 17 werden die einzelnen Paare von digitalen Phasenwinkelzeichen einem Phasenwinkel/Amplituden-Umsetzer 18 zugeführt, dem gleichzeitig über eine Leitung 19 aus der Tonbefehlsqiielle 13 ein digitales Amplitudenzeichen zugeführt wird. Der Umsetzer 18 umfaßt einen Speicher zur Speicherung ein oder mehrerer Sätze von Digitalzeichen, die jeweils die Amplituden periodischer Wellen mit jeweils unterschiedlichen Phasenwinkeln im Bereich von 0 bis 360° darstellen, wobei verschiedene Sätze unterschiedliche vorgegebene Amplitudenmaße aufweisen. Bei Empfang jeweils eines digitalen Phasenwinkelzeichens und eines digitalen Amplitudenzeichens führt der Umsetzer 18 eine Tabellenablesung hinsichtlich derjenigen relativen Amplitude eines periodischen Signals durch, das den angegebenen Phasenwinkel und die gewünschte Amplitude aufweist, und erzeugt nacheinander Mehrbit-Zeichen, deren jedes die angegebene relative Amplitude darstellt. Die relativen Amplitudenzeichen werden über eine Datenleitung 21 einem Addierer 20 zugeführt, in dem die einzelnen Zeichenpaare summiert werden. Das Ausgangssignal des Addierers 20, bei dem es sich um ein die richtige Amplitude des Zweifrequenz-Tons darstellendes digitales Mehrbit-Zeichen handelt, wird vorübergehend in einem Pufferregister 22 gespeichert und der zugehörigen Nutzschaltung zugeführt.

Pig. 3 zeigt ein Blockschaltbild des bevorzugten Ausführungsbeispiels der Erfindung, das sich zur Verwendung in einer elektronischen digitalen PCM-Mux-Pernsprechzentrale eignet. Von einem zugehörigen Gerät werden digitale Tonbefehlszeichen über eine Eingangsleitung 30 einem Tonbefehlsregister 31 sowie einem AUP/AB-Befehlsregister 32 zugeführt. In dem bevorzugten Ausführungsbeispiel sind die Tonbefehle und die AUP- und AB-Befehle digitale 5-Bit-Zeichen, wie sie in der folgenden Tabelle 1 angegeben sind.

609384/0398

!UABELLE I

2610238

Tonbefehl	p	0	0	0	1	Punk tion	Doppelton frequenzen	hoch
	O	0	0	1	1	AB	niedr.
O	0	1	0	0	AUF
0	0	1	0	1	1		1209
0	0	1	1	0	2	697	1336
0	0	1	1	1	3	697	1477
0	1	0	0	0	A	697	1633
0	1	0	0	■ 1	4	697	1209
0	1	0	1	0	5	770	1336
0	1	0	1	1	6	770	1477
0	1	1	0	0	B	770	1633
0	1	1	0	1	7	770	1209
0	1	1	1	0	8	852	1336
0	1	1	1	1	9	852	1477
1	0	0	0	0	C	852	1633
1	0	0	0	. 1		852	1209
1	0	0	1	0 .	0	941	1336
1	0	0	1	1	#	941	1477
1	0	1	0	0	D	941	1633
1	0	1	0	1	WShI- ton	941	440
1	O	1	1	0	Prei- ton	350	480
Efesetzt- ton	440	620
480

609884/0998

_;:._: -7- 261023f.

Wie ersichtlich, bedeuten die ersten beiden Zeichen interne Steuerbefehle, nämlich AB bzw. AUF, die dazu verwendet werden, das System in einen aktiven oder passiven Zustand zu versetzen. Sämtliche übrigen 5-Bit-Tonzeichen stellen die Zweifrequenz-Signale dar, die entsprechend den Tasten für die Ziffern O bis 9, * und # auf einem Standard-Fernsprechapparat mit Tastenwahl, den Tasten A, B, C und D auf einem modifizierten Fernsprechapparat mit Tastenwahl, sowie dem Wählton, Freiton und Besetztton in einem herkömmlichen Fernsprech-Vermittlungssystem entsprechen. Wie ferner ersichtlich, sind die paarweise gruppierten Töne generell unharmonisch, wobei auch andere Frequenzen als die für die einzelnen Zeichen angegebenen verwendet werden tonnen, falls dies gewünscht oder für die jeweilige spezielle Anwendung der Erfindung erforderlich ist. Die Frequenzen können in harmonischem oder unharmonischem Verhältnis zueinander stehen.

Das Tonbefehlsregister 31 spricht auf die digitalen AB-und AUF-Zeichen nicht an, während das AUF/AB-Befehlsregister 32 "ausschließlich auf diese Zeichen anspricht.

Das Ausgangssignal des Registers 32 wird dem Dateneingang einer AUF/AB-Decoder/Yerriegelungseinheit 33 zugeführt, der gleichzeitig ein Aufsteuersignal von einer Entriegelungsstufe 34 und ein extern zugeführtes Signal SYlT zugeführt wird, wobei es sich bei dem letzten Signal um ein extern erzeugtes Steuersignal handelt, das eine manuelle Rückstellung des gesamten Systems gestattet. Die Entriegelungsstufe 34 wird durch ein extern erzeugtes Signal EHX gesetzt, wobei es sich bei diesem Signal wiederum um ein extern erzeugtes Steuersignal handelt, das angibt, daß es sich bei dem Tonbefehl auf der Eingangsleitung 30 um ein gültiges Signal handelt.

Das Aufsteuer-Ausgangssignal der Entriegelungsstufe 34 wird ferner dem Ladeeingang des AUF/AB-Befehlsregister 32 und dem des Tonbefehlsregisters 31 zugeführt, um die Eingabe der digitalen Tonbefehlszeichen zu ermöglichen. Die Entriegelungsstufe 34 ist ferner mit dem Löscheingang eines Zwölfer-Zustandszählers 38 sowie mit einer in Fig. 4 im einzelnen gezeigten Steuerlogik 39 verbunden. Als weiteres Eingangssignal erhält

6098 84/0998

-8- 261023$

die Schaltung ein synchronisierendes Taktsignal, das mit D-TAET bezeichnet ist und eine Frequenz von 4»6 MHz hat und das einem Eingang der Steuerlogik 39 sowie den Takteingängen der im folgenden genauer bezeichneten Schaltungsbauteile zugeführt wird.

Das Ausgangssignal des Tonbefehlsregisters 31 wird einem ersten Teil (fünf Bits) des Adresseneingangs eines Ton-FestSpeichers 41 zugeführt, der ein insgesamt acht Bit umfassendes Adreßeingangszeichen erfordert und vorzugsweise eine Einheit des Typs 74S287 mit 256 χ 4 Bit umfaßt. Die restlichen drei Bits für das Eingangssignal des Ton-FestSpeichers 41 werden von dem Zustandszähler 38 zugeführt und dienen zur Bestimmung jeweils spezieller Bitpaare beim Herauslesen in paarweiser Folge in der weiter unten im einzelnen beschriebenen Weise. Wie in Fig. schematisch dargestellt, speichert der Ton-Festspeieher 41 die ersten beiden Sätze von 10-Bit-Zeichen AO-A9 und BO-B9, die den jeweiligen vorgegebenen tiefen bzw. hohen Tönen entsprechen, sowie einen weiteren Satz von 4-Bit-^zeichen, die verschiedenen Amplitudenmaßen entsprechen. In dem bevorzugten Ausführungsbeispiel betragen die Amplitudenmaße, die den in Fig. 5 angegebenen Verstärkungsfaktoren 1 bis 4 entsprechen, -7,5, -5,5, -2,5 bzw. -18,5 dB, während die Amplitudenfaktoren für die Zweifrequenz-Tonbefehle aus der nachstehenden Tabelle 2 ersichtlich sind.

Das Ausgaqgssignal des Ton-Fest Speichers 41, bei dem es sich um ein paralleles 4-Bit-Digitalzeichen handelt, das aus zwei Bits aus dem Satz A und zwei Bits aus dem Satz B der Sätze von 10-Bit-Zeichen besteht, wird über eine Leitung 42 dem Eingang eines Ton-Schieberegisters 43 zugeführt. Die jeweils vier Bits umfassenden Verstärkungszeichen liegen über eine Leitung 44 am Eingang eines Amplitudenregisters 45. Bei beiden Registern 43 und 45 handelt es sich um 4-Bit-Register mit Paralleleingang herkömmlicher Bauart.

Die Eingabe der einzelnen 4-Bit-Zeichen aus dem Ton-Festspeicher 41 in das Ton-Schieberegister 43 erfolgt durch ein Ladesignal, das von dem Zustandszähler 38 erzeugt und dem Register 43 über eine Leitung 48 zugeführt wird, während die Taktsteuerung des Ton-Schieberegisters 43 zu dem weiter unten

6 0 9884/0 998

26 7 0236

Tabelle 2

Funktion	niedr. Frequenz	Verstärk.	hohe Frequenz	Verstärk.
1	697	0	1209	1
2	697	0	1336	1
3	' 697	0	1477	1
A I	697	0	1633	1
4	770 .	0	1209	1
VJl	770	0	1336	1
6	770	0	1477	1
B	770	0	1633	1
7	852	0	1209	1
8	852	0	1336	1
9	852	0	1477	1
C	852	0	1633	1
*	941	0	1209	1
O	941	0 '	1336	1
# .	941	0	1477	1
D	941	0	1633	1
Wählton	350	3	440	3
Freiton	440	3	480	3
Besetztton	480	3	620	3

4/0998

-ίο- " 2610238

"beschriebenen Zweck durch ein Taktsignal erreicht wird, das von dem Zustandszähler 38 erzeugt und dem Register 43 über eine Leitung '39' zugeführt wird. Das Ladesignal wird dadurch erzeugt, daß der Zustandszähler 38 schrittweise auf ungeradzahlige Zustände 1, 3, 5» 7 und 9 geschaltet wird, während die Taktsignale dadurch erzeugt werden, daß der Zustandszähler 38 schrittweise auf geradzahlige Zustände eingestellt wird.

Die Eingabe der einzelnen 4~Bit-Verstärkungszeichen aus dem Tonnest spei eher 41 in das Amplitudenregister 45 erfolgt durch ein Ladesignal, das von dem Zustandszähler 38 erzeugt und dem Register 45 über eine Leitung 46 zugeführt wird, wobei das Ladesignal für das Amplitudenregister einmal pro Systemzyklus dadurch erzeugt wird, daß der Zustandszähler 38 schrittweise auf den Zustand 9 eingestellt wird.

Die Einbit-Ausgangssignale Ai und Bi des Ton-Schieberegisters 43 v/erden jeweils verschiedenen Eingängen einer generell mit 60 bezeichneten Multiplier-Stufe für den weiter unten angegebenen Zweck zugeführt. Das 4-Bit-Ausgangssignal des Amplitudenregisters 45 ist in Paaren zu je zwei Bit mit unterschiedlichen Eingängen des Phasenwinkel/Amplituden-Umsetzers 18 ebenfalls für den vielter unten angegebenen Zweck verbunden.

Der Bezugszeitgenerator 15 umfaßt einen Oszillator 52, der am Ausgang ein hochfrequentes Taktsignal vorzugsweise mit einer frequenz von 8,3886 MHz erzeugt, das dem Eingang einer Teilerstufe 53 mit dem Teilverhältnis 256:1 zugeführt wird. Das Ausgangssignal der Teilerstufe 53, das ein Signal mit einer Prequenz von 32,768 KHz umfaßt, wird dem Dateneingang eines 16-Bit-Zählers 54 zugeführt, dessen Ausgangssignal ein eine Teil-Zeitspanne angebendes 16-Bit-Digitalzeichen ist. Das Ausgangssignal der AIJE/AB-Dec ο der/Verr ie ge lungs einheit 33 wird den Löscheingängen der Teilerstufe 53 und des 16-Bit-Zählers 54 zugeführt, um diese beiden Schaltungselemente bei Empfang eines speziellen, beim !Tormalbetrieb der Schaltung nicht verwendeten Befehls zu löschen. Das Signal D-TAKT wird dem Eingang der Teilerstufe 53 zugeführt, um deren Arbeitsweise mit der der übrigen Schaltungsbauteile zu synchronisieren.

609884/0998

Das Ausgangssignal des Zählers 54 liegt am Eingang eines 16-Bit-SchieReregisters 61 der Multiplier-Stufe 60. Der Ladebefehl für das Schieberegisters 61 stammt aus der Steuerlogik 39 und entspricht im wesentlichen dem Null-Zustand des Zustande-Zählers 38. Das Verschiebe-Taktsignal am Eingang des Registers 61 umfaßt das Signal D-TAKT. Die zwölf höchsten Bits in dem Register 61 werden parallel den ersten Summiereingängen eines Paares von herkömmlichen 12-Bit-Binäraddierern 62, 63 zugeführt. Die Aus gangs signale dieser Addierer 62, 63 liegen an den Eingängen zweier verschiedener 12-Bit~Pufferregister 65, 66. Den Löscheingängen der Pufferregister 65, SG wird ein mit PUFFER-LÖSCIIÜ1TG bezeichnetes Ausgangs-Steuer signal der Steuerlogik 39 zugeführt, das dann erzeugt wird, wenn der Zustandszähler 38 schrittweise in &en Hull-Zustand geschaltet wird. Die Takt-Eingangs signale für die Pufferregister 65, 66 bilden jeweils die Bits AO bis A9 und BO bis B9 am Ausgang des Ton-Schieberegisters 43· Die 12-Bit-Ausgangssignale der Pufferregister 65, 66 werden jeweils parallel den übrigen Eingängen der Addierer 62-bzw. 63 zugeführt.

Die sechs höchsten Bits der Ausgangssignale der Pufferregister 65, 66'werden ferner getrennten Eingängen eines herkömmlichen Multiplexers 70 zugeführt, bei dem es sich vorzugsweise um ein Paar von Einheiten des Typs 74157 handelt, und bilden das Eingangssignal für den Phasenwinkel/Amplituden-Umsetzer 18, dem außerdem aus dem Amplitudenregister 45 die 2-Bit-Amplitudencodes paarweise zugeführt werden, so daß zwei parallele 8-Bit-Eingangszeichen vorhanden sind. Das Steuereingangssignal für den Multiplexer 70, das mit MPX WAHL bezeichnet ist, stammt aus der Steuerlogik 39 und entspricht im wesentlichen den Zuständen 11 und 12 des Systems. Das Ausgangssignal des Multiplexers 70, das das erste Produkt aus dem Pufferregister 65 während des Zustands 11 in Verbindung mit dem entsprechenden 2-Bit-Verstärkungszeichen sowie das zweite Produkt aus dem Pufferregister 66 in Verbindung mit dem entsprechenden 2-Bit-VerStärkungszeichen während des Zustands 12 umfaßt, wird der Adreßleitung eines Sinustabellen-Eestspeichers 72 zugeführt, in dem eine Vielzahl von Sätzen aus 12-Bit-Amplitudencodes mit jeweils unterschied-

6 0 9 8 8 4/099 8

lichen Kompressions-Maßstäben gespeichert ist. In dem bevorzugten Ausführungsbeispiel umfaßt der Festspeicher 72 zwei Einheiten des Typs 74S287 mit jeweils 256 χ 4 Bits, und in dem Festspeicher 72 sind vier Sätze von Amplitudencodes gespeichert. Jeder Satz umfaßt insgesamt 64 verschiedene Phasenwinkel, wobei die vier Sätze Amplituden mit den oben angegebenen Amplitudenmaßen darstellen. Daher umfaßt das 8-Bit-Adreßzeichen am Eingang des Eestspeichers 72 einen 6-Bit-Teil, der aus einem der Pufferregister 65, 66 stammt und die höchsten Bits im Ausgangssignal des jeweils bestimmten Registers anzugeben, sowie einen 2-Bit-Ieil der jeweils denjenigen von den vier Sätzen von Amplitudenzeichen angibt, der herausgelesen werden soll. Das höchste Bit in dem 8-Bit-Ausgangszeichen aus dem Multiplexer 70 dient ferner zur Bestimmung des Vorzeichens für das Ausgangszeichen des Festspeichers 72 und wird zu diesem Zweck vollständig um den Festspeicher 72 herumgeführt. In dem bevorzugten Ausführungsbeispiel besteht die verwendete Torzeichen-Übereinkunft in einem Mull-Bit zur Angabe einer positiven Amplitude (Phasenwinkel bis zu 180°) bzw« aus einem 1-Bit zur Angabe einer negativen Amplitude (Phasenwinkel im Bereich von 180° bis 360°).

Das Ausgangssignal des Festspeichers 72 wird einem ersten Eingang eines 12-Bit-Addierers 74 zugeführt, dessen Ausgangssignal dem Eingang eines Ausgangs-Pufferregisters 75 parallel zugeführt wird. Das Ausgangssignal des Pufferregisters 75 wird auf den verbleibenden Dateneingang des Addierers 74 rückgekoppelt sowie dem Eingang der in Fig. 6 gezeigten Datenausgangs-Torschaltung 78 zugeführt. Die Lösch- und Lade-Eingangssignale für das Register 75 stammen aus dem Zustandszähler 58 bzw. der Steuerlogik 59, wobei der Löschbefehl während der Zustände 4 bis 7 des Zählers 38 und der Ladebefehl während der Zustände 11 und 12 des Systems vorhanden ist.

Das Ausgangssignal im Zustand 11 des Zählers 38 liegt ferner am Löscheingang der Entriegelungsstufe 34 sowie am Eingang der Steuerlogik 39, um die Erzeugung des Steuersignals MPX WAHL zu ermöglichen.

4/0398

2510236

Yon der Steuerlogik 39 wird der Datenaus gangs-Tor schaltung 78 ein Ausgangs-Aufsteuersignal zugeführt, das die Ausgabe von Daten aus dem Ausgangs-Pufferregister 75 ermöglicht, nachdem der Zustandszähler 38 aus dem Zustand 11 in den Zustand O stufenweise geschaltet worden ist. Das Ausgangssignal der Datenausgangs^Torschaltung 78 umfaßt das zusammengesetzte digitale, zwölf !Bits umfassende Zweifrequenz-Amplitudenzeiehen, das über die Ausgangsleitung 80 der Nutζschaltung zugeführt wird.

Wie oben erwähnt, v/erden erfindungsgemäß aufeinanderfolgende Teile einer digitalisierten Version eines analogen Zweitonfrequenzsignals erzeugt, indem zuerst eine Teilperiode mit einer ersten und einer zweiten Frequenz multipliziert wird, die einzelnen so erhaltenen Produkte mit 2-Bit-Amplitudencodes bewertet werden, für jedes der beiden Produkte eine Tabellenablesung durchgeführt wird, und die Ausgangssignale für die bewerteten Amplitudencodes aus dem Sinustabellen-Eestspeicher 72 addiert werden. Die Multiplikation erfolgt nach dem herkömmlichen Verfahren der einfachen Binärmultiplikation, die auch einfach als Multiplikation bezeichnet wird, unter Verwendung eines Schiebeaddierers, der für einen der beiden unabhängigen Multiplier-Abschnitte in dem Flußdiagramm der Fig. 7 veranschaulicht ist. Beginnend mit dem Start wird dabei während des Zustande Hull das die Teilzeit darstellende 16-Bit-Zeichen aus dem Zähler 54 in das Schieberegister 61 eingegeben. Danach werden während der Zustände 1 bis 9 des Zustandszählers 38 jeweils aufeinanderfolgend die Ton-Bits Ai, Bi paarweise aus dem Ton-Schieberegister 43 geprüft, um zu bestimmen, ob der jeweilige .Inhalt des Schieberegisters 61 zu dem jeweiligen Inhalt der Pufferregister 65 bzw. 66 hinzuzuaddieren ist. Handelt es sich bei dem Tonbit um eine 1, so werden die Teilprodukte in den Pufferregistern 65 bzw. 66 gespeichert, und der Inhalt des Schieberegisters 61 sowie der des Ton-Schieberegisters 43 werden um einen Rang verschoben und zu den Teilprodukten hinzuaddiert, bis das letzte Paar A9, B9 der Tonbits auf diese Art

6 0 98 8 4/0998

-H- 2S1Q236

und ¥eise geprüft worden ist.

Sodann werden die die vollständigen Produkte angebenden Ausgangssignale der Pufferregister 65, 66 dem Multiplexer 70 zugeführt.

Fig. 8A Ms 8E zeigen die Art und Weise, auf die die Tonzeichen während der Zustände 1 Ms 12 des Zustandszählers 38 aus dem Ton-Festspeicher 41 herausgelesen werden. In jeder dieser Darstellungen sind zwei aufeinanderfolgende Zustände gezeigt, wobei jeweils der ungeradzahlige Zustand das Ergebnis der Tatsache darstellt, daß das Ladesignal am Eingang des Ton-Schieberegisters 43 auftritt, während der geradzahlige Zustand den verschobenen Inhalt des Ton-Schieberegisters 43 nach Auftreten des Taktsignals angibt. In Zustand 1 werden somit die ersten beiden Bits AO, A1 des Tonzeichens A, das die erste Frequenz des Tonbefehls darstellt, sowie die ersten beiden Bits BO, B1 des Tonzeichens B, das die zweite von dem Tonbefehl · angegebene Frequenz darstellt, auf die angegebene Weise in das Ton-Schieberegister 45 eingegeben. Die Bits AO und BO am Ausgang des Ton-Schieberegisters 43 werden dem Takteingang der Speicherregister 65 bzw. 66 zugeführt und in dem ersten Multiplikationsschritt verwendet. Wird nun der Zähler 38 durch das Signal D-TAED in den Zustand 2 weitergeschaltet, so wird der Inhalt des Ton-Schieberegisters 43 wie gezeigt um eine Ordnung nach rechts verschoben, und die Bits A1, B1 werden vom Register 43 in die Pufferregister 65, 66 gelesen. Wird der Zähler 38 wiederum durch ein Signal D-TAKT in den Zustand 3 weiter geschaltet, so v/ird das nächste Paar von Bits der Tonzeichen A und B, nämlich die Bits A2, A3 und B2, B3 in das Ton-Schieberegister 43 eingegeben, und die jeweils niedrigeren Bits A2, B2 jedes Bitpaars v/erden in die Pufferregister" 65, 66 gelesen. Wird nun der Zähler 38 in den Zustand 4 weitergeschaltet, so v/ird der Inhalt des Registers 43 um eine Ordnung nach rechts verschoben, und die Bits A3, B3 werden herausgelesen. Dieser Yorgang setzt sich fort, bis sämtliche zehn Bits beider Tonzeichen in das Ton-Schieberegister 43 eingegeben und verschoben worden sinr"., wobei dieser Torgang beim Zustand 10 endet. Es wird betoj t, daß während des Zustande 9 die vier Bits des Eompressions-

609884/0998

zeichens aus dem Ton-Festspeicher 41 in das Amplitudenregister 45 eingegeben werden.

Die Arbeitsweise der Schaltung läuft im einzelnen gemäß dem nachstehenden Diagramm ab.

Wie oben erwähnt, handelt es sich bei dem Zustandszähler 38 um einen Zwölferzähler, der am Ende eines Systemzyklus von 11 auf O zurückgestellt oder gelöscht wird. Die beiden zusätzlichen Zustände des Systems, nämlich der Zustand 12 und der Zustand 13, werden von der durch das Signal D-I¹AKT gesteuerten Steuerlcgxk 39 vorgesehen. Diese Anordnung ermöglicht es, daß die Schaltung auf ein nachfolgend empfangenes zusätzliches Tonbefehlszeichen sowie ein Steuersignal Hx anspricht, während das berechnete Ausgangszeichen in dem Ausgangs-Pufferregister 75 noch von der Datenausgangs-Torschaltung 78 auf die Ausgangsleitung 80 gegeben wird. Sofern diese mögliche Punktion nicht benötigt wird, kann dieses Merkmal auch entfallen.

6 03 8 8 4/0998

Zustandszähler Funktion

Aufsteuerung (Mx)

Befehl
Zustand O

Zustand 1

Zustand 2

Zustand 3

Zustand 4

a. AOT/AB-Befehlsregister 32 laden "b. AUP/AB~Verr ie gelung se inhe it 33 taktsteuern

c. Entriegelungsstufe 34 setzen

d. Zustandszähler 38 aufsteuern

e. Ton-Befehlsregister 31 laden

f. Schieberegister 61 aus dem Zähler 54 laden

g. Multiplier, Pufferregister 65, löschen

a. Multiplier, Pufferregister 65, aufsteuern

b. Schieberegister 61 aufsteuern

c. Ton-Schieberegister laden mit A3 (AO, Al, BO, B1)

d. erste Multiplikation (AO, BO)

e. Schieberegister 61 taktsteuern

a. Ton-Schieberegister 43 taktsteuern

b. zweite Multiplikation (A1, A2)

c. Schieberegister 61 taktsteuern

a. Ton-Schieberegister 43 laden mit (A2, A3, B2, B3)

b. dritte Multiplikation (A2, B2)

c. Schieberegister 61 taktsteuern

a. Ton-Schieberegister 43 taktsteuern

b. vierte Multiplikation (A3, B3)

c. Schieberegister 61 taktsteuern

609384/0998

Zustandszähler

Zustand 5 Zustand β

Zustand 7

Zustand 8

Zustand 9

Zustand

- 17 -

2B10236

Funktion

a. Ton-Schieberegister 43 laden mit (14, A5, B4, B5)

b. fünfte Multiplikation (A4, B4)

c. Schieberegister 61 taktsteuern

d. Ausgangs-Pufferregister 75 löschen

a. Ion-Schieberegister 43 taktsteuern t>. sechste Multiplikation (A5, B5) c. Schieberegister 61 taktsteuern

a. Ton-Schieberegister 43 laden mit (A6, A7, B6, B7)

b. siebte Multiplikation (A6, B6)

c. Schieberegister 61 taktsteuern

a. Ton-Schieberegister 43 taktsteuern

b. achte Multiplikation (A7, B7)

c. Schieberegister 61 taktsteuern

a. Ton-Schieberegister 43 laden mit (A8, A9, B8, B9)

b. neunte Multiplikation (A8, B8)

c. Schieberegister 61 taktsteuern

d. Ausgangs-Pufferregister 75 aufsteuern

e. Amplitudenregister 45 laden mit (C und D)

a. Ton-Schieberegister 43 taktsteuern

b. zehnte Multiplikation (A9, B9)

c. Schieberegister 61 taktsteuern

0 9 8 8 4/0998

Zustandszähler

Funktion

	>	f	r	d O	•	a. Multiplier Logik sperren b. Ton-Schieberegister 43 sperren
Zustand 11	Zustand 12	Zustand 13			G. Schieberegister 61 sperren d. Entriegelungsstufe 34 löschen e. erstes Produkt ins Ausgangs- Puff err e gis ter 75 eingeben
	\
■				a. Zustandszähler auf 0 löschen b. zweites Produkt ins Ausgangs- Puff err egister 75 eingeben
Zustan
		a. Ausgangs-Torschaltung 78 aufsteuern b. Signal DOUT

	Ausgangs-Torschaltung 78 sperren

609884/0998

Claims

Patentansprüche

Verfahren zur Erzeugung einer digitalen Mehr bit~Wie der gate eines Analogsignals mit zwei Fr.equenzkomponGnten, dadurch gekenneeichnet, daß

(a) ein das Analogsignal wiedergebendes erstes digitales Mehr "bit-Signal erzeugt v/ird;

(b) ein einen Bruchteil eines Standard-Zeit Intervalls wiedergebendes zweites digitales Mehrbit-Signal erzeugt wird;

(c) das erste digitale Signal mit dem zweiten digitalen Signal multipliziert wird, um ein Paar von digitalen Mehrbit-Produkt Signalen zu bilden, die jeweils die Phasen der beiden F-requenzkomponenten relativ zu dem Standard-ZeitIntervall wiedergeben;

(d) jedes der digitalen Produktsignale in ein digitales Mehrbit-Amplitudensignal umgesetzt wird; und

(e) die sich aus dem Verfahrensschritt (d) ergebenden digitalen Mehrbit-Amplitudensignale zu einem einzelnen digitalen Mehrbit-Amplitudensignale aufsummiert v/erden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt (a) folgende Schritt umfaßt:

(I) Erzeugen einer Vielzahl von gespeicherten Mehrbit-Zeichen, die jeweils unterschiedliche Zweifrequenz-Signale wiedergeben und in einem ersten Speicher gespeichert sind;

(II) Beaufschlagung des Eingangs des ersten Speichers mit einem Mehrbit-Eingabezeichen; und

6 0 98 8 4/0998

(III) Auslesen der gespeicherten Mehrbit-Zeichen "bei Empfang des Eingabezeichens.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in dem Verfahrens schritt (i) die einzelnen gespeicherten Mehrbit-Zeichen in zwei Bitfolgen angeordnet werden, die der ersten bzw der zweiten Zweifrequenz-Komponente entsprechen und daß in dem Verfahrensschritt (II) die beiden Bitfolgen bitweise parallel, nacheinander seriell gelesen werden.
4· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Verfahr ens schritt (b) Mehrbit-Zeiclien nacheinander erzeugt werden, die vorgegebene aufeinanderfolgende Seilintervalle des Standard-ZeitIntervalls wiedergeben.
5. Verfahren nach Anspruch 1, dadiirch gekennzeichnet, daß das erste und das zweite Digitalsignal jeweils ein digitales Mehrbit-Zeichen umfaßt, und daß in dem Verfahrensschritt (c) eine gewöhnliche Binärmultiplikation durchgeführt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt (d) die folgenden Verfahrensschritte umfaßt:

(IV) Erzeugen mindestens eines Satzes von gespeicherten Mehrbit-Amplitudenzeichen, die jeweils die Amplituden von Analogsignalen mit unterschiedlichen Phasenwinkeln wiedergeben und in einem zweiten Speicher gespeichert sind;

(V) Beaufschlagen des Eingangs des zweiten Speichers mit dem Paar von digitalen ProduktSignalen; und

60S S-8 4/0998

(Vl) Herauslesen eines der gespeicherten Mehrbit-Amplitudenzeiehen aus dem zweiten Speicher "bei Empfang des Paares γόη digitalen Produktsignalen.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß in dem Verfahrensschritt (a) ein digitales Mehrbit-Verstärkungszeichen erzeugt wird, das mindestens einen vorgegebenen Amplitudenfaktor angibt, und daß in dem Verfahrensschritt (d) der zweite Speicher derart angeschaltet v.'ird, daß ein Herauslesen 'des "besagten einen der gespeicherten MehrMt-Amplitudenzeichen aus einem ausgewählten Satz möglich wird.
8. Schaltung zur Erzeugung einer digitalen Mehrbit-Wiedergabe eines Analogsignals mit zwei Prequenzkomponenten, gekennzeichnet durch eine Einrichtung (15) zur Erzeugung eines das Analogsignal wiedergebenden ersten digitalen Mehrbit-Signals, eine Einrichtung (15) zur Erzeugung eines einen Bruchteil eines Standard-Zeitsignals wie der gebenden zweiten digitalen MehrMt-Signals, eine Einrichtung (62, 63, 65, 66), die das erste Digitalsignal mit dem zweiten Digitalsignal multipliziert und ein Paar von digitalen Mehrbit-ProduktSignalen erzeugt, die die Phasen der beiden Frequenzkomponenten relativ zu dem Standard-Zeitintervall angeben, eine Einrichtung (18) zum Umsetzen jedes Mehrbit-Produktsignals in ein digitales Mehrbit-Amplitudensignal und eine Einrichtung (75) zum Aufsummieren der digitalen Mehrbit-Amplitudensignale zur Erzeugung eines einzelnen Mehrbit-Amplitudensignals.

609884/0998

-22- 26 1G236
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die erstgenannte Einrichtung (13) einen ersten Speicher (41) zum Speichern einer Vielzahl von jeweils verschiedene Zweifrequenz-Signale angebenden Mehrbit-Zeichen umfaßt, wobei der Speicher (41) einen Eingang zum Empfang eines Mehrbit-Eingangszeichens von einer externen Quelle und einen Ausgang zur Abgabe eines der gespeicherten Mehrbit-Zeichen beim Empfang des Eingangszeichens aufweist.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die einzelnen gespeicherten--Mehr bit-Zeichen in dem ersten Speicher (41) in zwei Bitfolgen jeweils entsprechend den beiden Frequenzkomponenten angeordnet sind, und daß der erste Speicher (41) eine Einrichtung umfaßt, um die beiden Bitfolgen bitweise parallel und nacheinander seriell abzugeben.
11. Schaltung nach Anspruch S, dadurch gekennzeichnet, daß die zweite Einrichtung (15) eine Einrichtung zur aufeinanderfolgenden Erzeugung von Mehrbit-Zeichen umfaßt, die aufeinanderfolgende vorgegebene Teilintervalle des Standard-Zeitintervalls angeben.
12. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Umsetzeinrichtung (18) einen zweiten Speicher (72) zur Speicherung mindestens eines Satzes von Mehrbit-Amplitudenzeichen umfaßt, die jeweils die Amplituden von Analogsignalen mit unterschiedlichen Phasenwinkeln angeben, wobei der zweite Speicher (72) einen mit dem Ausgang der Multipliziereinrichtung (62, 63,

609884/0 998

65j 66) verbundenen Eingang sowie einen Ausgang zur Abgabe jeweils eines der gespeicherten Mehrbit-Amplitudenzeichen bei Empfang eines Paares von-digitalen ProduktSignalen von der Multiplizicreinriehtung aufweist.

6Ü9884/0998