JPS5932943B2 - 信号制御方式 - Google Patents
信号制御方式Info
- Publication number
- JPS5932943B2 JPS5932943B2 JP54134484A JP13448479A JPS5932943B2 JP S5932943 B2 JPS5932943 B2 JP S5932943B2 JP 54134484 A JP54134484 A JP 54134484A JP 13448479 A JP13448479 A JP 13448479A JP S5932943 B2 JPS5932943 B2 JP S5932943B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- highway
- memory
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000003780 insertion Methods 0.000 claims description 26
- 230000037431 insertion Effects 0.000 claims description 26
- 238000004891 communication Methods 0.000 claims description 23
- 230000015654 memory Effects 0.000 description 53
- 238000010586 diagram Methods 0.000 description 7
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 6
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 4
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- -1 ROM Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 102100022299 All trans-polyprenyl-diphosphate synthase PDSS1 Human genes 0.000 description 1
- 101100482999 Arabidopsis thaliana TSM1 gene Proteins 0.000 description 1
- 101150115672 DPS1 gene Proteins 0.000 description 1
- 102100021659 ER membrane protein complex subunit 10 Human genes 0.000 description 1
- 101000896290 Homo sapiens ER membrane protein complex subunit 10 Proteins 0.000 description 1
- 101150063720 PDSS1 gene Proteins 0.000 description 1
- 101000578768 Pneumocystis carinii Mitogen-activated protein kinase 2 Proteins 0.000 description 1
- 101100205899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TAF2 gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/06—Time-space-time switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Supply Of Signal Current (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は信号ｆｈｌ脚力式、さらに詳しく言えば時分割
交換機における通話路のディジタル信号の制御方式に関
する。
交換機における通話路のディジタル信号の制御方式に関
する。
従来、アナログ信号を取扱う空間分割交換機においては
、対向局とテイジタル伝送路で接続されている場合でも
、通話品質をほどよく保つために中継線に損失を与える
必要があるときは、この損失は端局装置において与えて
いた。
、対向局とテイジタル伝送路で接続されている場合でも
、通話品質をほどよく保つために中継線に損失を与える
必要があるときは、この損失は端局装置において与えて
いた。
ディジタル信号を取扱う時分割交換機においては、ディ
ジタル伝送路を使用する場合ディジタル伝送路と直接イ
ンタフェースが可能なため端局装置は必要なくなる。そ
のため局内において損失パッドの挿脱を行なう必要があ
る。また挿入する損失は接続の種類対向局の種類などに
よつて異なるため、各種の挿入損失（例えば３ｄＢ、５
ｄＢ、６ｄＢ等）を用意する必要があり、このためにハ
イウェイに挿入するように構成された時分割可変伝送損
失挿入装置が提案されている。一方、時分割交換機にお
いては、スイッチ部分は半導体部品で構成できスイッチ
ングの高速化が可能となり、メモリ、ゲート等の電子部
品で構成されている時分割通話路網を直接制御すること
により接続、切断、切換等を瞬時に付なうことができる
。
ジタル伝送路を使用する場合ディジタル伝送路と直接イ
ンタフェースが可能なため端局装置は必要なくなる。そ
のため局内において損失パッドの挿脱を行なう必要があ
る。また挿入する損失は接続の種類対向局の種類などに
よつて異なるため、各種の挿入損失（例えば３ｄＢ、５
ｄＢ、６ｄＢ等）を用意する必要があり、このためにハ
イウェイに挿入するように構成された時分割可変伝送損
失挿入装置が提案されている。一方、時分割交換機にお
いては、スイッチ部分は半導体部品で構成できスイッチ
ングの高速化が可能となり、メモリ、ゲート等の電子部
品で構成されている時分割通話路網を直接制御すること
により接続、切断、切換等を瞬時に付なうことができる
。
従つて、従来通話路網外例えばトランクで行なわれてい
た信号制御を通話路網において行なうことができる。こ
の一例としてトーン信号（信号音）の断続制御を上ける
ことができる。
た信号制御を通話路網において行なうことができる。こ
の一例としてトーン信号（信号音）の断続制御を上ける
ことができる。
例えば、話中音は、従来は連続信号音発生源において断
続制御して発生させていたが、この断続制御を時分割通
話路網内において行なうことができる。時分割通話路網
においては通話チャネルあるいは信号チャネルの断続制
御を時間スイッチの通話メモリを制御する時間スイッチ
制御メモリを用いて実現することができる、すなわち、
時間スイッチ制御メモリの制御により、ある通話チャネ
ルに割当てられた通話メモリのアドレスに対して通話信
号の読み取りあるいは書き込みを切断期間中停止するこ
とにより行なわれる。例えば上記方式の場合、時分割通
話路網の出側にランダム書込みシーケンシヤル読出しの
構成の時間スイツチを配置する場合、次のような問題を
生ずる。
続制御して発生させていたが、この断続制御を時分割通
話路網内において行なうことができる。時分割通話路網
においては通話チャネルあるいは信号チャネルの断続制
御を時間スイッチの通話メモリを制御する時間スイッチ
制御メモリを用いて実現することができる、すなわち、
時間スイッチ制御メモリの制御により、ある通話チャネ
ルに割当てられた通話メモリのアドレスに対して通話信
号の読み取りあるいは書き込みを切断期間中停止するこ
とにより行なわれる。例えば上記方式の場合、時分割通
話路網の出側にランダム書込みシーケンシヤル読出しの
構成の時間スイツチを配置する場合、次のような問題を
生ずる。
すなわち、通話チヤネル切断後は、出側の時間スイツチ
の通話メモリには該通話チヤネルに割当てられたアドレ
スには新たな信号情報の書き込みが行なわれないために
、切断前の信号情報が通話メモリに残留する。
の通話メモリには該通話チヤネルに割当てられたアドレ
スには新たな信号情報の書き込みが行なわれないために
、切断前の信号情報が通話メモリに残留する。
このために、出力側のチヤネルに一定のデータ（残留デ
ータ）が連続して送出される。これが復号化回路で復号
されるときは、復号化回路の出力に残留データによつて
定まるレベルの直流が出力する。従つて復号化回路出力
の直流信号によつて妨害をうける信号処理装置例えば会
議トランクを上記通話路網に接続する場合、直流信号遮
断手段が必要となる。
ータ）が連続して送出される。これが復号化回路で復号
されるときは、復号化回路の出力に残留データによつて
定まるレベルの直流が出力する。従つて復号化回路出力
の直流信号によつて妨害をうける信号処理装置例えば会
議トランクを上記通話路網に接続する場合、直流信号遮
断手段が必要となる。
ここに時分割交換機における会議トランクは複数個の入
端から入力するデイジタル形通話信号を復号化回路で一
旦アナログ信号に復号化して加え合せ（混合し）、これ
を会議参加加入者へ分配するものであるから、切断され
た通話チヤネルに対する入端子の復号化回路から高いレ
ベルの直流信号力仄力して会議通話に妨害を与えること
があるからである。また、デイジタル中継線に接続され
ている場合、残留データが復号化されることなくそのま
ま連続して相手方へ送出されることとなるので残留デー
タのパタンによつては、例えば全部０のような場合には
相手局でクロツクの再生が不可能となり、信号の伝送が
不可能となるようなことが生ずる。
端から入力するデイジタル形通話信号を復号化回路で一
旦アナログ信号に復号化して加え合せ（混合し）、これ
を会議参加加入者へ分配するものであるから、切断され
た通話チヤネルに対する入端子の復号化回路から高いレ
ベルの直流信号力仄力して会議通話に妨害を与えること
があるからである。また、デイジタル中継線に接続され
ている場合、残留データが復号化されることなくそのま
ま連続して相手方へ送出されることとなるので残留デー
タのパタンによつては、例えば全部０のような場合には
相手局でクロツクの再生が不可能となり、信号の伝送が
不可能となるようなことが生ずる。
さらにまた、通話路網の通話チヤネルの接続を切換える
場合、新らたに伝送すべき信号に上記残留データによる
信号が現れ、残留データによつては信号に高度の不連続
点を生じノイズが発生することがある。上記のように、
ランダム書込み、シーケンシヤル読出し構成の時間スイ
ツチを時分割通話路網の出側に配置する場合、上記のよ
うな欠点があつた。
場合、新らたに伝送すべき信号に上記残留データによる
信号が現れ、残留データによつては信号に高度の不連続
点を生じノイズが発生することがある。上記のように、
ランダム書込み、シーケンシヤル読出し構成の時間スイ
ツチを時分割通話路網の出側に配置する場合、上記のよ
うな欠点があつた。
本発明は、時分割通話網中のハイウエイに上記時分割可
変伝送損失挿入装置を備えた時分割通話路網において、
時分割可変伝送損失挿入装置に僅かな変更を加えること
により、上記の欠点を全べて除去した信号制御方式を提
供すること及び該装置の多目的な利用法を提供すること
を目的とする。次に本発明を図面について説明する。第
１図は本発明の一実施例の接続図、第２図は本発明によ
つて構成された時分割可変伝送損失挿入装置の一例の接
続構成図、第３図は同じく本発明によつて構成された時
分割可変伝送損失挿入装置の異る例の接続構成図である
。
変伝送損失挿入装置を備えた時分割通話路網において、
時分割可変伝送損失挿入装置に僅かな変更を加えること
により、上記の欠点を全べて除去した信号制御方式を提
供すること及び該装置の多目的な利用法を提供すること
を目的とする。次に本発明を図面について説明する。第
１図は本発明の一実施例の接続図、第２図は本発明によ
つて構成された時分割可変伝送損失挿入装置の一例の接
続構成図、第３図は同じく本発明によつて構成された時
分割可変伝送損失挿入装置の異る例の接続構成図である
。
第１図は時分割通話路網を示すものであつて、図におい
て、ＨＷｌ〜ＨＷｍは入ハイウエイ、ＴＳｌｌ〜ＴＳｌ
ｍは１次時間スイツチ、ＳＳは空間スイツチ、ＴＳ２ｌ
〜ＴＳ２ｍは２次時間スイツチで、第１図に示す通話路
網は一般にＴ−Ｓ−Ｔ形と称せられる対制御形通話路網
である。
て、ＨＷｌ〜ＨＷｍは入ハイウエイ、ＴＳｌｌ〜ＴＳｌ
ｍは１次時間スイツチ、ＳＳは空間スイツチ、ＴＳ２ｌ
〜ＴＳ２ｍは２次時間スイツチで、第１図に示す通話路
網は一般にＴ−Ｓ−Ｔ形と称せられる対制御形通話路網
である。
しかし本発明の適用はこの方式に限定されるものではな
い。なお、ＳＰＭＦｌ〜ＳＰＭＦ７７！はそれぞれ１次
時間スイツチＴＳｌ、〜ＴＳｌ７ｎの通話メモ１八ＴＳ
Ｍｌ〜ＴＳＭｍは時間スイツチ制御メモ１八ＣＴＲはチ
ヤネルカウンタ、ＨＳＭｌ〜ＨＳＭ７はハイウエイ制御
メモＩ），．ＳＰＭＢｌ〜ＳＰＭＢＴｎは２次時間スイ
ツチＴＳ２ｌ〜ＴＳ２Ｔｎ，の通話メモＩ八０ＨＷ１〜
０ＨＷｒｎは出ハイウエイであり、さらにＧＨＷａｌ〜
ＧＨＷａ，，ＧＨＷｂｌ〜ＧＩＩＷｂ７ば中間ハイウエ
イ、ＤＰＳｌ〜ＤＰＳｍは時分割可変伝送損失挿入装置
である。チヤネルカウンタＣＴＲはこれに与えられる同
期クロツクをハイウエイＩＨＷｌ〜Ｉ＋Ｉｍ，ＯＨＷｌ
〜０ＨＸＶ７７！の１個のフレームに与えられているタ
イムスロツトの数だけ計数したときその計数出力を０に
復帰させる循環形カウンタであつて、その計数出力を、
１次時間スイツチＴＳｌｌ〜ＴＳｌｍの通話メモリＳＰ
ＭＦｌ〜ＳＰＭＦＴｎの書き込みアドレス、また２次時
間スイツチＴＳ２ｌ〜ＴＳ２７の通話メモリＳＰＭＢｌ
〜ＳＰＭＢ７ｎの読み出しアドレスとして使用する。
い。なお、ＳＰＭＦｌ〜ＳＰＭＦ７７！はそれぞれ１次
時間スイツチＴＳｌ、〜ＴＳｌ７ｎの通話メモ１八ＴＳ
Ｍｌ〜ＴＳＭｍは時間スイツチ制御メモ１八ＣＴＲはチ
ヤネルカウンタ、ＨＳＭｌ〜ＨＳＭ７はハイウエイ制御
メモＩ），．ＳＰＭＢｌ〜ＳＰＭＢＴｎは２次時間スイ
ツチＴＳ２ｌ〜ＴＳ２Ｔｎ，の通話メモＩ八０ＨＷ１〜
０ＨＷｒｎは出ハイウエイであり、さらにＧＨＷａｌ〜
ＧＨＷａ，，ＧＨＷｂｌ〜ＧＩＩＷｂ７ば中間ハイウエ
イ、ＤＰＳｌ〜ＤＰＳｍは時分割可変伝送損失挿入装置
である。チヤネルカウンタＣＴＲはこれに与えられる同
期クロツクをハイウエイＩＨＷｌ〜Ｉ＋Ｉｍ，ＯＨＷｌ
〜０ＨＸＶ７７！の１個のフレームに与えられているタ
イムスロツトの数だけ計数したときその計数出力を０に
復帰させる循環形カウンタであつて、その計数出力を、
１次時間スイツチＴＳｌｌ〜ＴＳｌｍの通話メモリＳＰ
ＭＦｌ〜ＳＰＭＦＴｎの書き込みアドレス、また２次時
間スイツチＴＳ２ｌ〜ＴＳ２７の通話メモリＳＰＭＢｌ
〜ＳＰＭＢ７ｎの読み出しアドレスとして使用する。
第１図の通話路網において、例えば入ハイウエイＨＷｌ
のタイムスロツトＴａ上の情報を出ハイウエイ０ＨＷ７
７！のタイムスロツトＴｂに送出し、また入ハイウエイ
Ｉ迅のタイムスロツトＴｂ上の情報を出ハイウエイ０Ｈ
Ｗ１のタイムスロツトＴａに送出する場合の原理につい
て説明する。
のタイムスロツトＴａ上の情報を出ハイウエイ０ＨＷ７
７！のタイムスロツトＴｂに送出し、また入ハイウエイ
Ｉ迅のタイムスロツトＴｂ上の情報を出ハイウエイ０Ｈ
Ｗ１のタイムスロツトＴａに送出する場合の原理につい
て説明する。
１次時間スイツチＴＳｌｌの時間スイツチ制御メモリＴ
ＳＭｌは中間ハイウエイＣ３ＨＷａｌの１フレームのタ
イムスロツトの数と同数のアドレスを有し、アドレス順
に順次にアクセスされその内容が読み出されるように構
成された循環メモリであり、その各アドレスには、この
通話路網の図示しない共通制御装置により通話メモリＳ
ＰＭＦ′１のアドレスデータが書き込まれるようになつ
ている。
ＳＭｌは中間ハイウエイＣ３ＨＷａｌの１フレームのタ
イムスロツトの数と同数のアドレスを有し、アドレス順
に順次にアクセスされその内容が読み出されるように構
成された循環メモリであり、その各アドレスには、この
通話路網の図示しない共通制御装置により通話メモリＳ
ＰＭＦ′１のアドレスデータが書き込まれるようになつ
ている。
通話メモリＳＰＭＦｌはチヤネルカウンタＣＴＲにより
、書き込みアドレスがアドレス順にアクセスされ、入ハ
イウエイＩＨＷｌの入力情報をアドレス順にすなわちシ
ーケンシャルに書き込む。
、書き込みアドレスがアドレス順にアクセスされ、入ハ
イウエイＩＨＷｌの入力情報をアドレス順にすなわちシ
ーケンシャルに書き込む。
この場合、入ハイウエイＨＷｌのタイムスロツトＴａに
おいて、チヤネルカウンタＣＴＲよりアドレスとしてタ
イムスロツトＴａの番号が指定され、タイムスロツトＴ
ａ上の情報はアドレスＴａに書き込まれる。この場合、
時間スイツチ制御メモリＴＳＭｌのタイムスロツトＴｉ
（ＡＸｉ）においてアドレスされる領域には、図示しな
い上記共通制御装置によりアドレス情報としてＴａが書
き込まれているので、タイムスロツトＴｉにおいて、該
アドレス情報Ｔａが読み出さ粍これにより通話メモリＳ
Ｐ゛１のアドレスＴａがアクセスさへ該アドレスに書き
込まれた情報を中間ハイウエイＧＨＷａｌに読み出す。
おいて、チヤネルカウンタＣＴＲよりアドレスとしてタ
イムスロツトＴａの番号が指定され、タイムスロツトＴ
ａ上の情報はアドレスＴａに書き込まれる。この場合、
時間スイツチ制御メモリＴＳＭｌのタイムスロツトＴｉ
（ＡＸｉ）においてアドレスされる領域には、図示しな
い上記共通制御装置によりアドレス情報としてＴａが書
き込まれているので、タイムスロツトＴｉにおいて、該
アドレス情報Ｔａが読み出さ粍これにより通話メモリＳ
Ｐ゛１のアドレスＴａがアクセスさへ該アドレスに書き
込まれた情報を中間ハイウエイＧＨＷａｌに読み出す。
すなわち、入ハイウエイＩＨＷｌのタイムスロツトＴａ
上の情報は中間ハイウエイＧＨＷａｌのタイムスロツト
Ｔｉにのせられる。空間スイツチＳＳには、入中間ハイ
ウエイＧＨＷａｌ〜ＧＨＷａｍに対応してそれぞれハィ
ウエイ制御メモリＨＳＭｌ−ＨＳＭｍが設けられる。
上の情報は中間ハイウエイＧＨＷａｌのタイムスロツト
Ｔｉにのせられる。空間スイツチＳＳには、入中間ハイ
ウエイＧＨＷａｌ〜ＧＨＷａｍに対応してそれぞれハィ
ウエイ制御メモリＨＳＭｌ−ＨＳＭｍが設けられる。
該メモリは前記時間スイツチ制御メモリＴＳＭｌと同様
な構成を有するが、各アドレスには、入中間ハイウエイ
ＧＨＷａｌ〜ＧＨＷａＴｎを出中間ハイウエィＧＨＷｂ
Ｏ〜ＧＨＷｂｍに接続するゲートＧｌｌ〜Ｇ１溝９〜９
Ｇｍ１〜Ｇｍｍｌ２俸要なものを指定するデータが図示
しない共通制御装置により書き込まれる。この場合、入
中間ハイウエイＧＨＷａｌに対するハイウエイ制御メモ
リＨＳＭｌのタイムスロツトＴｉにおいて読み出される
アドレスにはゲ゛一トＧｌ７を指定する情報が書き込ま
れているので、タイムスロツトＴｉにおいてゲートＧｌ
７ｎが指定されて導通し、入中間ハイウエイＧＨＷａｌ
のタイムスロツトＴｉにのせられた情報は、同じタイム
スロツトＴｉ＆Ｃおいて出中間ハイウエイＧＨＷｂｍに
出力する。一方、入ハイウエイＩＨＷｍのタイムスロツ
トＴｂ上の情報も同様にして出中間ハイウエイＧＩＩＷ
ｂｌのタイムスロツトＴｉにのせる。
な構成を有するが、各アドレスには、入中間ハイウエイ
ＧＨＷａｌ〜ＧＨＷａＴｎを出中間ハイウエィＧＨＷｂ
Ｏ〜ＧＨＷｂｍに接続するゲートＧｌｌ〜Ｇ１溝９〜９
Ｇｍ１〜Ｇｍｍｌ２俸要なものを指定するデータが図示
しない共通制御装置により書き込まれる。この場合、入
中間ハイウエイＧＨＷａｌに対するハイウエイ制御メモ
リＨＳＭｌのタイムスロツトＴｉにおいて読み出される
アドレスにはゲ゛一トＧｌ７を指定する情報が書き込ま
れているので、タイムスロツトＴｉにおいてゲートＧｌ
７ｎが指定されて導通し、入中間ハイウエイＧＨＷａｌ
のタイムスロツトＴｉにのせられた情報は、同じタイム
スロツトＴｉ＆Ｃおいて出中間ハイウエイＧＨＷｂｍに
出力する。一方、入ハイウエイＩＨＷｍのタイムスロツ
トＴｂ上の情報も同様にして出中間ハイウエイＧＩＩＷ
ｂｌのタイムスロツトＴｉにのせる。
中間ハイウエイＧＨＷｂｌ〜ＧＨＷｈｍには時分割可変
伝送損失挿入装置ＤＰＳｌ〜ＤＰＳ７７！がそれぞれ接
続されている。この時分割可変伝送損失装置ＤＰＳｌ〜
ＤＰＳｍについては後に詳述する。ここに１次時間スイ
ツチＴＳｌ、〜ＴＳｌｌの時間スイツチ匍御メモリＴＳ
Ｍｌ〜ＴＳＭｍの出力（アドレスデータ）はまたそれぞ
れ２次時間スイツチＴＳ２、〜ＴＳ２７ｎの通話メモリ
ＳＰＭＢｌ〜ＳＰＭＢ７７！の書き込みアドレスデータ
として、それぞれの通話メモリＳＰＭＢｌ〜ＳＰＭＢＴ
ｎに与えられる。従つて、入ハイウエイＩＨＷｍ，のタ
イムスロツトＴｂ上の情報は上記のように中間ハイウエ
イＧＨＷｂｌのタイムスロツトＴｉにのせられて２次時
間スイツチＴＳ２ｌの通話メモリＳＰＭＢｌに達する。
タイムスロツトＴｉにおいて時間スイツチ制御メモリＴ
ＳＭｌから読み出される情報Ｔａは、通話メモリＳＰＭ
Ｂｌにも与えられ、書き込みアドレスとして上記中間ハ
イウエイＧＨＷｂｌのタイムスロツトＴｉ上の情報をア
ドレスＴａｌすなわち、シーケンシャル読み出しの場合
、タイムスロツトＴａにおいて読み出されるアドレス、
に書き込む。チヤネルカウンタＣＴＲのタイムスロツト
Ｔａにおける出力情報により通話メモリＳＰＭＢｌのア
ドレスＴａに書き込まれた前記情報が読み出され、この
情報は出ハイウエイ０ＨＷ１のタイムスロツトＴａにの
せられて出力する。
伝送損失挿入装置ＤＰＳｌ〜ＤＰＳ７７！がそれぞれ接
続されている。この時分割可変伝送損失装置ＤＰＳｌ〜
ＤＰＳｍについては後に詳述する。ここに１次時間スイ
ツチＴＳｌ、〜ＴＳｌｌの時間スイツチ匍御メモリＴＳ
Ｍｌ〜ＴＳＭｍの出力（アドレスデータ）はまたそれぞ
れ２次時間スイツチＴＳ２、〜ＴＳ２７ｎの通話メモリ
ＳＰＭＢｌ〜ＳＰＭＢ７７！の書き込みアドレスデータ
として、それぞれの通話メモリＳＰＭＢｌ〜ＳＰＭＢＴ
ｎに与えられる。従つて、入ハイウエイＩＨＷｍ，のタ
イムスロツトＴｂ上の情報は上記のように中間ハイウエ
イＧＨＷｂｌのタイムスロツトＴｉにのせられて２次時
間スイツチＴＳ２ｌの通話メモリＳＰＭＢｌに達する。
タイムスロツトＴｉにおいて時間スイツチ制御メモリＴ
ＳＭｌから読み出される情報Ｔａは、通話メモリＳＰＭ
Ｂｌにも与えられ、書き込みアドレスとして上記中間ハ
イウエイＧＨＷｂｌのタイムスロツトＴｉ上の情報をア
ドレスＴａｌすなわち、シーケンシャル読み出しの場合
、タイムスロツトＴａにおいて読み出されるアドレス、
に書き込む。チヤネルカウンタＣＴＲのタイムスロツト
Ｔａにおける出力情報により通話メモリＳＰＭＢｌのア
ドレスＴａに書き込まれた前記情報が読み出され、この
情報は出ハイウエイ０ＨＷ１のタイムスロツトＴａにの
せられて出力する。
このようにして、入ハイウエイＩＨＷｍのタイムスロツ
トＴｂの情報は出ハイウエイ０ＨＷ１のタイムスロツト
Ｔａにのつて出力する。
トＴｂの情報は出ハイウエイ０ＨＷ１のタイムスロツト
Ｔａにのつて出力する。
また、同様に入ハイウエイ１ＨＷ１のタイムスロツトＴ
ａ上の情報は出ハイウエイ０ＨＷ７のタイムスロツトＴ
ｂにのつて出力され、所望の交換接続が行なわれること
となる。なお、ＭＰＸｌ〜ＭＰＸ７ｎは情報を多重化す
るためのマルチプレクサ、ＤＭＰＸｌ〜ＤＭＰＸｍは情
報を分離するためのデマルチプレクサであり、必要によ
つて設ける。
ａ上の情報は出ハイウエイ０ＨＷ７のタイムスロツトＴ
ｂにのつて出力され、所望の交換接続が行なわれること
となる。なお、ＭＰＸｌ〜ＭＰＸ７ｎは情報を多重化す
るためのマルチプレクサ、ＤＭＰＸｌ〜ＤＭＰＸｍは情
報を分離するためのデマルチプレクサであり、必要によ
つて設ける。
第２図は、第１図における時分割可変伝送損失挿入装置
ＤＰＳｌ〜ＤＰＳｍの一例の接続構成を示す図であり、
ハイウエイＧＨＷｌから入力する時分割多量化された情
報に、それぞれ指定された一定の減衰を与えてハイウエ
イＧＨＷ２に出力させるものである。
ＤＰＳｌ〜ＤＰＳｍの一例の接続構成を示す図であり、
ハイウエイＧＨＷｌから入力する時分割多量化された情
報に、それぞれ指定された一定の減衰を与えてハイウエ
イＧＨＷ２に出力させるものである。
図において、ＲＯＭＯ，ＲＯＭ３，ＲＯＭ，，ＲＯＭ６
，ＲＯＭ（Ｘ）はリードオンリメモリ、ＳＥＬはセレク
タ、ＰＳＭはパツドスイツチ匍脚メモリである。
，ＲＯＭ（Ｘ）はリードオンリメモリ、ＳＥＬはセレク
タ、ＰＳＭはパツドスイツチ匍脚メモリである。
ハイウエイＧＨＷｌからの入力は、例えば８ビツトのＰ
ＣＭコードを各タイムスロツトにのせた時分割多重化情
報である。
ＣＭコードを各タイムスロツトにのせた時分割多重化情
報である。
リードオンリメモリＲＯＭＯ，ＲＯＭ３，ＲＯＭ５，Ｒ
ＯｌＶ６，ＲＯＭＯＯはそれぞれ上記ＲＣＭコードに対
応するアドレスを有し、各アドレスにはアドレスに対応
するＰＣＭコードに対して、リードオンリメモリＲＯＭ
Ｏにおいては同一のＰＣＭコードを、リードオンリメモ
リＲＯＭ３，ＲＯＭ５，ＲＯＭ６においてはそれぞれ３
ｄＢ，５ｄＢ，６ｄＢ減衰させた変換ＰＣＭコードを記
憶させておき、また、本発明によつて新たに設けられた
リードオンリメモリＲＯＭ，ｘ）においては入力ＰＣＭ
コードに対応する全べてのアドレスに零レベルパターン
に相当するＰＣＭコード（例えば０１１１１１１１）を
予め記憶させておく。
ＯｌＶ６，ＲＯＭＯＯはそれぞれ上記ＲＣＭコードに対
応するアドレスを有し、各アドレスにはアドレスに対応
するＰＣＭコードに対して、リードオンリメモリＲＯＭ
Ｏにおいては同一のＰＣＭコードを、リードオンリメモ
リＲＯＭ３，ＲＯＭ５，ＲＯＭ６においてはそれぞれ３
ｄＢ，５ｄＢ，６ｄＢ減衰させた変換ＰＣＭコードを記
憶させておき、また、本発明によつて新たに設けられた
リードオンリメモリＲＯＭ，ｘ）においては入力ＰＣＭ
コードに対応する全べてのアドレスに零レベルパターン
に相当するＰＣＭコード（例えば０１１１１１１１）を
予め記憶させておく。
例えばタイムスロツトＴｉにおいてハイウエイＧＨＷｌ
から８ビツトＰＣＭコードが入力すれば各リードオンメ
モリＲＯＭＯ，ＲＯＭ３，ＲＯＭ５，ＲＯＭ６，ＲＯＭ
ＯＯの上記ＰＣＭコード対応のアドレスからそれぞれ上
記ＰＣＭコードと同等のＰＣＭコード、３ｄＢ，５ｄＢ
および６ｄＢ減衰した変換ＰＣＭコード、および零レベ
ルパターンに相当する変換ＰＣＭコードをセレクタＳＥ
Ｌに読み出す。ここにパツドスイツチ制御メモリＰＳＭ
は、前記時間スイツチ制御メモリＴＳＭｌと同様な構成
を有し、各タイムスロツトにおいて読み出されるアドレ
スには各タイムスロツトにのつている情報に与える減衰
に関する情報が図示しない共通制御装置により書き込ま
れている。いまタイムスロツトｔ１において読み出され
るアドレスに３ｄＢ（ＲＯＭ３）に相当する情報が書き
込まれているとすれば、タイムスロツトＴｉにおいて該
情報が読み出さ札 この情報がセレクタＳＥＬに達し、
３ｄＢに相当するリードオンリメモリＲＯＭ３の出力を
選択してハイウエイＧＨＷ２に送出する。従つてハイウ
エイＧＨＷｌに、タイムスロツトＴｉにのつて入力する
情報は３ｄＢの減衰を受けてハイウニイＧＨＷ２に出力
する。同様にしてハイウエイＧＨＷｌに入力する情報に
０ｄＢ（減衰なし）５ｄＢ，６ｄＢの減衰を与えること
ができ、なお、同様にしてリードオンリメモリＲＯＭ（
Ｘ）の出力を選択することによりハイウエイＧＨＷｌか
ら入力する情報を切断することができる。このときはハ
イウエイＧＨＷ２には零レベルＰＣＭコードが連続して
出力する。信号制御、例えばトーン信号の断続制御は次
のように行なうことができる。
から８ビツトＰＣＭコードが入力すれば各リードオンメ
モリＲＯＭＯ，ＲＯＭ３，ＲＯＭ５，ＲＯＭ６，ＲＯＭ
ＯＯの上記ＰＣＭコード対応のアドレスからそれぞれ上
記ＰＣＭコードと同等のＰＣＭコード、３ｄＢ，５ｄＢ
および６ｄＢ減衰した変換ＰＣＭコード、および零レベ
ルパターンに相当する変換ＰＣＭコードをセレクタＳＥ
Ｌに読み出す。ここにパツドスイツチ制御メモリＰＳＭ
は、前記時間スイツチ制御メモリＴＳＭｌと同様な構成
を有し、各タイムスロツトにおいて読み出されるアドレ
スには各タイムスロツトにのつている情報に与える減衰
に関する情報が図示しない共通制御装置により書き込ま
れている。いまタイムスロツトｔ１において読み出され
るアドレスに３ｄＢ（ＲＯＭ３）に相当する情報が書き
込まれているとすれば、タイムスロツトＴｉにおいて該
情報が読み出さ札 この情報がセレクタＳＥＬに達し、
３ｄＢに相当するリードオンリメモリＲＯＭ３の出力を
選択してハイウエイＧＨＷ２に送出する。従つてハイウ
エイＧＨＷｌに、タイムスロツトＴｉにのつて入力する
情報は３ｄＢの減衰を受けてハイウニイＧＨＷ２に出力
する。同様にしてハイウエイＧＨＷｌに入力する情報に
０ｄＢ（減衰なし）５ｄＢ，６ｄＢの減衰を与えること
ができ、なお、同様にしてリードオンリメモリＲＯＭ（
Ｘ）の出力を選択することによりハイウエイＧＨＷｌか
ら入力する情報を切断することができる。このときはハ
イウエイＧＨＷ２には零レベルＰＣＭコードが連続して
出力する。信号制御、例えばトーン信号の断続制御は次
のように行なうことができる。
第１図において連続デイジタルトーン発生器ＤＴＧの出
力をマルチプレークサＭＰＸ７７！を経て入ハイウエイ
ＨＷｍの適当なタイムスロツト例えば上記のＴｂにのせ
れば前記したような交換が行なわれ、出ハイウエイ０Ｈ
Ｗ１のタイムスロツトＴａにのせることができる。この
際トーン発生器ＤＴＧから送られる連続トーン信号は中
間ハイウエイＧＨＷｂｌおよび第２図に示す接続構成の
時分割伝送損失挿入装置ＤＰＳｌを経て送られる。従つ
てこのトーン信号の断続制御は、上記可変伝送損失挿入
装置ＤＰＳｌのパツドスイツチ制御メモリ（ＰＳＭ）を
制御することによつて行なうことができる。すなわち、
図示しない共通制御装置により、トーン信号送出期間中
は該当タイムスロツト例えばＴｉにおいて読み出される
アドレスに減衰を与えないリードオンリメモリＲＯＭＯ
に対応する選択データを書き込み、トーン信号に減衰を
与えることなく通過させ、また、トーン信号切断期間中
はリードオンリメモリＲＯＭＯＯに対応する選択データ
を書き込み、零レベル相当のＰＣＭコードを送出し、ト
ーン信号の切断を行なう。このようにしてトーン信号の
断続制御を実現する。この際、トーン信号に減衰を与え
る必要があれば送出期間中所定の減衰を与えるリードオ
ンリメモリを経て伝送する。第３図は時分割可変伝送損
失挿入装置の異る構成例の接続構成図である。
力をマルチプレークサＭＰＸ７７！を経て入ハイウエイ
ＨＷｍの適当なタイムスロツト例えば上記のＴｂにのせ
れば前記したような交換が行なわれ、出ハイウエイ０Ｈ
Ｗ１のタイムスロツトＴａにのせることができる。この
際トーン発生器ＤＴＧから送られる連続トーン信号は中
間ハイウエイＧＨＷｂｌおよび第２図に示す接続構成の
時分割伝送損失挿入装置ＤＰＳｌを経て送られる。従つ
てこのトーン信号の断続制御は、上記可変伝送損失挿入
装置ＤＰＳｌのパツドスイツチ制御メモリ（ＰＳＭ）を
制御することによつて行なうことができる。すなわち、
図示しない共通制御装置により、トーン信号送出期間中
は該当タイムスロツト例えばＴｉにおいて読み出される
アドレスに減衰を与えないリードオンリメモリＲＯＭＯ
に対応する選択データを書き込み、トーン信号に減衰を
与えることなく通過させ、また、トーン信号切断期間中
はリードオンリメモリＲＯＭＯＯに対応する選択データ
を書き込み、零レベル相当のＰＣＭコードを送出し、ト
ーン信号の切断を行なう。このようにしてトーン信号の
断続制御を実現する。この際、トーン信号に減衰を与え
る必要があれば送出期間中所定の減衰を与えるリードオ
ンリメモリを経て伝送する。第３図は時分割可変伝送損
失挿入装置の異る構成例の接続構成図である。
図においてＲＯＭはリードオンリメモリである。領域Ａ
。，Ａ３，Ａ５，Ａ６，Ａ〜を有する。他の記号は第２
図と対応するものを示す。この場合、上記領域は３ビツ
ト情報により指定され、また領域Ａ。，Ａ３，Ａ５，Ａ
６，ＡＣＸ）はそれぞれ第２図のリードオンリメモリＲ
ＯＭＯ等と同様に例えば８ビツトのＰＣＭコードに対応
するアドレスを有Ｌその各アドレスには、アドレスに対
応するＰＣＭコードに対して、領域ＡＯにおいては同一
のＰＣＭコードを、領域Ａ３，Ａ５，Ａ６においては、
それぞれ３ｄＢ，５ｄＢ，６ｄＢ減衰された変換ＰＣＭ
コードを記憶させておき、また領域ＡＣＸ）においては
人力ＰＣＭコードに対応する全てのアドレスに零レベル
パターンに札当するＰＣＭコード（例えば０１１１１１
１１）を記憶させる。いま、タイムスロツトＴｉ＆ｃお
いてハイウエイＧＨＷｌから入力する情報に３ｄＢの減
衰を与えようとするときは、タイムスロツトＴｉＩＣお
いてパツドスイツチ制御メモリＰＳＭから読み出される
アドレスに領域Ａ３を指定する３ビツト例えば０１０を
図示しない共通制御装置より書込む。
。，Ａ３，Ａ５，Ａ６，Ａ〜を有する。他の記号は第２
図と対応するものを示す。この場合、上記領域は３ビツ
ト情報により指定され、また領域Ａ。，Ａ３，Ａ５，Ａ
６，ＡＣＸ）はそれぞれ第２図のリードオンリメモリＲ
ＯＭＯ等と同様に例えば８ビツトのＰＣＭコードに対応
するアドレスを有Ｌその各アドレスには、アドレスに対
応するＰＣＭコードに対して、領域ＡＯにおいては同一
のＰＣＭコードを、領域Ａ３，Ａ５，Ａ６においては、
それぞれ３ｄＢ，５ｄＢ，６ｄＢ減衰された変換ＰＣＭ
コードを記憶させておき、また領域ＡＣＸ）においては
人力ＰＣＭコードに対応する全てのアドレスに零レベル
パターンに札当するＰＣＭコード（例えば０１１１１１
１１）を記憶させる。いま、タイムスロツトＴｉ＆ｃお
いてハイウエイＧＨＷｌから入力する情報に３ｄＢの減
衰を与えようとするときは、タイムスロツトＴｉＩＣお
いてパツドスイツチ制御メモリＰＳＭから読み出される
アドレスに領域Ａ３を指定する３ビツト例えば０１０を
図示しない共通制御装置より書込む。
タイムスロツトＴｉにおいて、パツドスイツチ制御メモ
リＰＳＭから読み出される領域Ａ３を指定する３ビツト
情報及び入中間ハイウエイＧＨＷｌからの８ビツトＰＣ
ＭコードがＲＯＭの読み出しアドレス情報として入力さ
れ、上記３ビツトおよび８ビツトの合計１１ビツトが転
送され、上記３ビツトで指定される領域Ａ３中の８ビツ
トＰＣＭコードで指定されるアドレスにある情報すなわ
ち入力した８ビツトＰＣＭコードに対して３ｄＢ減衰さ
せた８ビツトの変換ＰＣＭコードがハイウエイＧＨＷ２
に読み出される。このようにパツドスイツチ制御メモリ
ＰＳＭの各タイムスロツトに対応するアドレスにリード
オンリメモリＲＯＭの領域ＡＯ，Ａ３，Ａ５，Ａ６，Ａ
ＯＯに対応する３ビツトを書き込んでおくことにより、
ハイウエイＧＨＷｌの各タイムスロツトにのせられた情
報に所定の減衰（減衰０，および零レベルパターン情報
送出による切断を含む）を与えることができる。すなわ
ち、この第３図に示すものは第２図に示すものと同様の
機能を有する。この時分割可変伝送損失挿入装置は、第
２図および第３図に示すようにリードオンリメモリによ
つて実現し得るがこれに限定されるものではなくデイジ
タル処理により通話に損失を与えるものであればよく他
の手段、例えばデイジタル乗算装置を使用Ｌ入力するＰ
ＣＭコードに所定の減衰量を与える係数を乗算して出力
させるようなもの、すなわちデイジタル乗算方式の可変
デイジタルパツドを使用することもできる。
リＰＳＭから読み出される領域Ａ３を指定する３ビツト
情報及び入中間ハイウエイＧＨＷｌからの８ビツトＰＣ
ＭコードがＲＯＭの読み出しアドレス情報として入力さ
れ、上記３ビツトおよび８ビツトの合計１１ビツトが転
送され、上記３ビツトで指定される領域Ａ３中の８ビツ
トＰＣＭコードで指定されるアドレスにある情報すなわ
ち入力した８ビツトＰＣＭコードに対して３ｄＢ減衰さ
せた８ビツトの変換ＰＣＭコードがハイウエイＧＨＷ２
に読み出される。このようにパツドスイツチ制御メモリ
ＰＳＭの各タイムスロツトに対応するアドレスにリード
オンリメモリＲＯＭの領域ＡＯ，Ａ３，Ａ５，Ａ６，Ａ
ＯＯに対応する３ビツトを書き込んでおくことにより、
ハイウエイＧＨＷｌの各タイムスロツトにのせられた情
報に所定の減衰（減衰０，および零レベルパターン情報
送出による切断を含む）を与えることができる。すなわ
ち、この第３図に示すものは第２図に示すものと同様の
機能を有する。この時分割可変伝送損失挿入装置は、第
２図および第３図に示すようにリードオンリメモリによ
つて実現し得るがこれに限定されるものではなくデイジ
タル処理により通話に損失を与えるものであればよく他
の手段、例えばデイジタル乗算装置を使用Ｌ入力するＰ
ＣＭコードに所定の減衰量を与える係数を乗算して出力
させるようなもの、すなわちデイジタル乗算方式の可変
デイジタルパツドを使用することもできる。
上記実施例において、トーンの断続制御について述べた
が、本発明は上記トーンの断続制御に限定されるもので
はなく、広く信号制御方式に適用可能である。
が、本発明は上記トーンの断続制御に限定されるもので
はなく、広く信号制御方式に適用可能である。
例えば無通話信号の直流出力（デーコーダ出力）レベル
の制御などの際にも適用できる。本発明は上記のように
構成されているので、信号制御例えばトーン信号の断続
制御を時分割通話路網の内部で共通な回路として構成さ
れた可変伝送損失挿入装置で行なうことが可能となる。
の制御などの際にも適用できる。本発明は上記のように
構成されているので、信号制御例えばトーン信号の断続
制御を時分割通話路網の内部で共通な回路として構成さ
れた可変伝送損失挿入装置で行なうことが可能となる。
交換機には、例えばＤＴ（発信音）、ＢＴ（話中音）、
第２ＤＴ（第２発信音）のように、同一周波数ではある
が断続時間の異る信号が数種類必要である。しかし、デ
イジタル・トーン発生器で連続したトーン信号を発生さ
せ、これを上記各トーン信号に対応する断続時間で断続
させたトーン信号を通話路網を介して加入者に送出する
公知の方式では連続したデイジタル・トーン信号を発生
する発振器と、この他にトーン信号ごとに断続回路が必
要である。しかし２本発明によれば上記のように断続は
共通回路として構成された可変伝送損失挿入装置で行な
われ、かつ、パツト制御と共同化されているため、発振
器のみで構成された連続デイジタル・トーン発生器から
の連続デイジタル・トーン信号を時分割通話路網に送出
すればよく他に特に断続回路を設ける必要がないので周
波数は同一であるが断続時間の異る複数個のトーン信号
を送出するシステムを経済的に提供できる効果がある。
そしてトーン信号の切断の期間中、時スイツチの通話メ
モリに高レベル信号あるいは伝送に有害な特定パターン
信号が残留しないので、会議トランクのような特殊トラ
ンク等に直流遮断装置を設ける必要がなく、あるいは相
手局に対して信号の伝送が不可能となるようなこともな
く、残留信号によつて接続切換時にノイズの発生するこ
ともなくなる効果があり、しかも伝送損失挿入だけに利
用されていた時分割可変伝送損失挿入装置の僅かな変更
により上記が可能となるので同装置の効率的利用が図ら
れるとともに信号制御方式を経済的に実現し得る利点が
ある。
第２ＤＴ（第２発信音）のように、同一周波数ではある
が断続時間の異る信号が数種類必要である。しかし、デ
イジタル・トーン発生器で連続したトーン信号を発生さ
せ、これを上記各トーン信号に対応する断続時間で断続
させたトーン信号を通話路網を介して加入者に送出する
公知の方式では連続したデイジタル・トーン信号を発生
する発振器と、この他にトーン信号ごとに断続回路が必
要である。しかし２本発明によれば上記のように断続は
共通回路として構成された可変伝送損失挿入装置で行な
われ、かつ、パツト制御と共同化されているため、発振
器のみで構成された連続デイジタル・トーン発生器から
の連続デイジタル・トーン信号を時分割通話路網に送出
すればよく他に特に断続回路を設ける必要がないので周
波数は同一であるが断続時間の異る複数個のトーン信号
を送出するシステムを経済的に提供できる効果がある。
そしてトーン信号の切断の期間中、時スイツチの通話メ
モリに高レベル信号あるいは伝送に有害な特定パターン
信号が残留しないので、会議トランクのような特殊トラ
ンク等に直流遮断装置を設ける必要がなく、あるいは相
手局に対して信号の伝送が不可能となるようなこともな
く、残留信号によつて接続切換時にノイズの発生するこ
ともなくなる効果があり、しかも伝送損失挿入だけに利
用されていた時分割可変伝送損失挿入装置の僅かな変更
により上記が可能となるので同装置の効率的利用が図ら
れるとともに信号制御方式を経済的に実現し得る利点が
ある。
【図面の簡単な説明】
第１図は本発明の一実施例の接続図、第２図は上記実施
例に使用し得る本発明によつて構成された時分割可変伝
送損失挿入装置の一例のプロツク図、第３図は同じく時
分割可変伝送損失挿入装置の異る例のプロツク図である
。 ＩＨＷｌ〜ＩＨＷｍ・・・・・・入ハィゥェィ、ＴＳｌ
ｌ〜ＴＳｌｍ・・・・・・１次時間スイツチ、ＧＨＷａ
ｌ〜ＧＨＷａ７，ＧＨＷｂｌ〜Ｇｌ−ＦＷｂ７・・・・
・・中間ハイウエイ、ＳＳ・・・・・・空間スイツチ、
ＤＰＳ，ＤＰＳｌ〜ＤＰＳｍ・・・・・・時分割可変伝
送損失挿入装置、ＴＳ２ｌ〜ＴＳ２７７！・・・・・・
２次時間スィツチ、０ＨＷ１〜０ ・・・・一出ハイウ
エイ、ＳＰＭＦｌ〜ＳＰＭＦｍ，ＳＰＭＢｌ〜ＳＰＭＢ
ｍ゛゜゜“゜゜通話メモリ、ＴＳＭｌ〜ＴＳＭｌ・・・
・時間スイツチ制御メモＩ八ＧｌｌゝＧｌｍ？？？Ｇｍ
ｌ′ＶＧ７７！、・・・・・・ゲート、ＨＳＭｌ〜ＨＳ
Ｍｍ・・・・・・ハイウエイ制御メモリ、ＭＰＸｌ−Ｍ
ＰＸｍ・・・・・・マルチプレクサ、ＤＭＰＸｌ〜ＤＭ
ＰＸ７７Ｌ・・・・・・デマルチプレクサ、ＤＴＧ・・
・・・デイジタルトーン信号発生器、ＣＴＲ・・・・・
・チヤネルカウンタ、ＧｌＩＷ′１，ＧＨＷ２・・・・
・・ハイウエイ、ＲＯＭ，ＲＯＭＯ，ＲＯＭ３，ＲＯＭ
５，ＲＯＭ６，ＲＯＭＯＯ・・・・・・リードオンリメ
モ！八 ＳＥＬ・・・・・・セレクタ、ＰＳＭ・・・・
・・パツドスイツチ制御メモリ、ＡＯ，Ａ３，Ａ５，Ａ
６．ＡＯＯ・・・・・・リードオンメモリＲＯＭの領域
。
例に使用し得る本発明によつて構成された時分割可変伝
送損失挿入装置の一例のプロツク図、第３図は同じく時
分割可変伝送損失挿入装置の異る例のプロツク図である
。 ＩＨＷｌ〜ＩＨＷｍ・・・・・・入ハィゥェィ、ＴＳｌ
ｌ〜ＴＳｌｍ・・・・・・１次時間スイツチ、ＧＨＷａ
ｌ〜ＧＨＷａ７，ＧＨＷｂｌ〜Ｇｌ−ＦＷｂ７・・・・
・・中間ハイウエイ、ＳＳ・・・・・・空間スイツチ、
ＤＰＳ，ＤＰＳｌ〜ＤＰＳｍ・・・・・・時分割可変伝
送損失挿入装置、ＴＳ２ｌ〜ＴＳ２７７！・・・・・・
２次時間スィツチ、０ＨＷ１〜０ ・・・・一出ハイウ
エイ、ＳＰＭＦｌ〜ＳＰＭＦｍ，ＳＰＭＢｌ〜ＳＰＭＢ
ｍ゛゜゜“゜゜通話メモリ、ＴＳＭｌ〜ＴＳＭｌ・・・
・時間スイツチ制御メモＩ八ＧｌｌゝＧｌｍ？？？Ｇｍ
ｌ′ＶＧ７７！、・・・・・・ゲート、ＨＳＭｌ〜ＨＳ
Ｍｍ・・・・・・ハイウエイ制御メモリ、ＭＰＸｌ−Ｍ
ＰＸｍ・・・・・・マルチプレクサ、ＤＭＰＸｌ〜ＤＭ
ＰＸ７７Ｌ・・・・・・デマルチプレクサ、ＤＴＧ・・
・・・デイジタルトーン信号発生器、ＣＴＲ・・・・・
・チヤネルカウンタ、ＧｌＩＷ′１，ＧＨＷ２・・・・
・・ハイウエイ、ＲＯＭ，ＲＯＭＯ，ＲＯＭ３，ＲＯＭ
５，ＲＯＭ６，ＲＯＭＯＯ・・・・・・リードオンリメ
モ！八 ＳＥＬ・・・・・・セレクタ、ＰＳＭ・・・・
・・パツドスイツチ制御メモリ、ＡＯ，Ａ３，Ａ５，Ａ
６．ＡＯＯ・・・・・・リードオンメモリＲＯＭの領域
。
Claims (1)
- １ 時分割通話路網中のハイウェイに時分割可変伝送損
失挿入装置を挿入し、該時分割可変伝送損失挿入装置は
該挿入装置に入力する各チャネルの信号に対して共通制
御装置の制御により入力信号と同一の大きさの信号、入
力信号にそれぞれ所定の大きさの減衰を与えた信号ある
いは入力信号の大きさに無関係に無限大の減衰を与えた
ことに相当する零レベル信号を選択的に送出し得るよう
構成され、上記時分割通話路網において該挿入装置を通
る信号に対して任意の期間選択的に上記零レベル信号を
送出するよう上記可変伝送損失挿入装置を共通制御装置
により制御することにより信号の断続を行なうことを特
徴とする信号制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54134484A JPS5932943B2 (ja) | 1979-10-17 | 1979-10-17 | 信号制御方式 |
| US06/196,569 US4380064A (en) | 1979-10-17 | 1980-10-14 | Digital audio signal control system for a timedivision switching system |
| DE8080303656T DE3066624D1 (en) | 1979-10-17 | 1980-10-16 | Signal control system for a time-division speech network |
| CA000362564A CA1156749A (en) | 1979-10-17 | 1980-10-16 | Signal control system |
| EP80303656A EP0028104B1 (en) | 1979-10-17 | 1980-10-16 | Signal control system for a time-division speech network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54134484A JPS5932943B2 (ja) | 1979-10-17 | 1979-10-17 | 信号制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5657377A JPS5657377A (en) | 1981-05-19 |
| JPS5932943B2 true JPS5932943B2 (ja) | 1984-08-11 |
Family
ID=15129399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54134484A Expired JPS5932943B2 (ja) | 1979-10-17 | 1979-10-17 | 信号制御方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4380064A (ja) |
| EP (1) | EP0028104B1 (ja) |
| JP (1) | JPS5932943B2 (ja) |
| CA (1) | CA1156749A (ja) |
| DE (1) | DE3066624D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133757A (en) * | 1981-02-12 | 1982-08-18 | Iwatsu Electric Co Ltd | Howler tone transmission system in time division electronic exchanger |
| US4488290A (en) * | 1982-08-04 | 1984-12-11 | M/A-Com Linkabit, Inc. | Distributed digital exchange with improved switching system and input processor |
| US4480330A (en) * | 1982-11-22 | 1984-10-30 | Gte Automatic Electric Inc. | Arrangement for digital tone distribution |
| GB2137454A (en) * | 1983-03-01 | 1984-10-03 | Standard Telephones Cables Ltd | Handsfree telephone system |
| US4542497A (en) * | 1983-03-28 | 1985-09-17 | At&T Bell Laboratories | Wideband digital switching network |
| DE3485380D1 (de) * | 1983-05-24 | 1992-02-06 | Hitachi Ltd | Zeitstufe eines zeitmultiplex-koppelfeldes. |
| JPH0657075B2 (ja) * | 1984-05-29 | 1994-07-27 | 富士通株式会社 | ディジタル通話路装置 |
| EP0178549A1 (de) * | 1984-10-19 | 1986-04-23 | Siemens Aktiengesellschaft | Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Sendekanälen für Codezeichen |
| JPS62281626A (ja) * | 1986-05-30 | 1987-12-07 | Nippon Telegr & Teleph Corp <Ntt> | デジタルデ−タ伝送方式 |
| US4878215A (en) * | 1987-03-20 | 1989-10-31 | Telenex Corporation | Signal switching system |
| JPH08111895A (ja) * | 1994-10-11 | 1996-04-30 | Fujitsu Ltd | タイムスロットインターチェンジ |
| KR0145928B1 (ko) * | 1995-05-31 | 1998-08-17 | 유기범 | 전전자교환기에 있어서 출력데이타 충돌 방지가 가능한 메트릭스 스위치 장치 |
| TR199800952A2 (xx) * | 1998-05-29 | 1999-12-21 | Netaş Northen Electric Telekomüni̇kasyon Sanayi̇ Ti̇caret A.Ş. | Ton üretici içeren sayısal anahtarlama matrisi tüm devresi. |
| US9349029B2 (en) * | 2012-07-11 | 2016-05-24 | Tag-Comm Inc. | Transmission apparatus for a wireless device |
| US9178731B2 (en) | 2012-07-11 | 2015-11-03 | Tag-Comm Inc. | Transmission apparatus for a wireless device using delta-sigma modulation |
| SG11201702265SA (en) | 2014-09-22 | 2017-04-27 | Drnc Holdings Inc | Transmission apparatus for a wireless device using delta-sigma modulation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1444919A (en) * | 1972-11-14 | 1976-08-04 | Gen Electric Co Ltd | Telecommunication switching systems wiring harnesses for buildings |
| GB1441452A (en) * | 1973-04-19 | 1976-06-30 | Plessey Co Ltd | Digital switching networks |
| GB1536145A (en) * | 1975-06-26 | 1978-12-20 | Plessey Co Ltd | Tdm telecommunications switching systems |
| US3985966A (en) * | 1975-07-23 | 1976-10-12 | Rolm Corporation | Method and apparatus for generating digital dual frequency signals |
| FR2367399A1 (fr) * | 1976-10-05 | 1978-05-05 | Materiel Telephonique | Central telephonique a commutation temporelle comportant un dispositif d'emission de signaux de service |
| GB1582583A (en) * | 1977-04-05 | 1981-01-14 | Gen Electric Co Ltd | Digital switching arrangements for stored programme control telecommunications systems |
| JPS53140908A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | First ringing control system in time sharing exchanger |
| US4220823A (en) * | 1978-07-21 | 1980-09-02 | Stromberg-Carlson Corporation | Selectively controlled digital pad |
| US4205203A (en) * | 1978-08-08 | 1980-05-27 | Wescom Switching, Inc. | Methods and apparatus for digitally signaling sounds and tones in a PCM multiplex system |
-
1979
- 1979-10-17 JP JP54134484A patent/JPS5932943B2/ja not_active Expired
-
1980
- 1980-10-14 US US06/196,569 patent/US4380064A/en not_active Expired - Lifetime
- 1980-10-16 DE DE8080303656T patent/DE3066624D1/de not_active Expired
- 1980-10-16 CA CA000362564A patent/CA1156749A/en not_active Expired
- 1980-10-16 EP EP80303656A patent/EP0028104B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0028104B1 (en) | 1984-02-15 |
| CA1156749A (en) | 1983-11-08 |
| DE3066624D1 (en) | 1984-03-22 |
| EP0028104A1 (en) | 1981-05-06 |
| US4380064A (en) | 1983-04-12 |
| JPS5657377A (en) | 1981-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5932943B2 (ja) | 信号制御方式 | |
| US5313459A (en) | Private branch exchange system and methods for operating same | |
| US4119807A (en) | Digital time division multiplex switching system | |
| US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| US3984643A (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system | |
| JPH0238033B2 (ja) | ||
| CA1160372A (en) | Trilateral duplex path conferencing system with broadcast capability | |
| IE43367B1 (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a pcm switching system | |
| US5959977A (en) | Apparatus for embodying combined time switching and conference calling functions | |
| EP0579813A1 (en) | Bit oriented digital switch and general digital switch for pcm transmission systems | |
| US6160807A (en) | Timeslot interchange network | |
| US4101737A (en) | Control arrangement in a time-space-time (t-s-t) time division multiple (t.d.m.) telecommunication switching system | |
| US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
| JPS5922473A (ja) | 会議通話装置 | |
| JPS6343942B2 (ja) | ||
| JPS6126258B2 (ja) | ||
| KR100208238B1 (ko) | 전전자 교환기에서의 안내 메시지 녹음 장치 및 방법 | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| JPS5854716B2 (ja) | パス切断方式 | |
| JPS5823990B2 (ja) | 会議通話方式 | |
| KR840002347B1 (ko) | 디지탈 전자 교환장치 | |
| IL43516A (en) | Time division multiplex system with conference facilities | |
| JPH0767195B2 (ja) | 広帯域接続方法及びその実施のためのディジタルタイムスイッチモジュール | |
| JPH0533096Y2 (ja) | ||
| JP3416195B2 (ja) | 構内ディジタル電子交換機のｐｂ信号送出方法 |