DE3937724A1 - Digitaler datensynthesizer - Google Patents

Description

Die Erfindung betrifft einen digitalten Datensynthesizer der digitale Informatio­ nen, welche eine gewünschte Frequenz darstellen, aufnimmt und an seinem Aus­ gang ein zyklisches Signal erzeugt, das die bestimmte Frequenz und eine vorge­ gebene Wellenform hat. Die gewünschte Wellenform wird vorab an aufeinander­ folgenden Adressen in einem Speicher digital eingespeichert. Um ein Ausgangs­ signal zu erzeugen, gibt ein Taktgeber Absatzzeitpunkte vor, und zu jedem dieser Zeitpunkte erzeugt ein "Phasenakkumulator" eine größere Adresse. Aus jeder Adresse wird ein digitaler Abtastwert der gewünschten Ausgangswellenform aus­ gelesen. Die Größe der Adressenschritte, mit denen Abtastwerte der gespeicher­ ten Wellenform ausgelesen werden, ist änderbar, um die gewünschte Frequenz zu erzeugen.

Beispielsweise können zahlreiche Werte einer Sinusfunktionstabelle in einem Speicher an aufeinanderfolgenden Adressen entsprechend aufeinanderfolgenden Phasenwinkeln eingespeichert werden. Der Zugriff zu dem Speicher erfolgt mit einer von einem Taktgeber bestimmten Abtastfrequenz mit einer "treppenförmi­ gen" Adressierfunktion. Die Werte einer Sinuswelle werden aus dem Speicher in digitaler Form beispielsweise in 5°-Schritten entlang der Sinusfunktionstabelle ausgelesen. Die ausgelesenen aufeinanderfolgenden Abtastwerte werden mit Hilfe von Digital/Analog-Umsetzern in Analogspannungen umgewandelt, und die resultierende Wellenform wird durch Filter geglättet, um eine relativ sau­ bere Sinuswelle zu erzeugen.

Um ein Ausgangssignal mit der doppelten der vorhergehenden Frequenz zu er­ zeugen, werden die Abtastwerte mit der gleichen vom Taktgeber bestimmten Ab­ tastfrequenz, jedoch in 10°-Stufen entlang der gespeicherten Wellenform ausgele­ sen.

Ein digitaler Datensynthesizer dieser Art ist aus der US-PS 47 52 902 bekannt. Ein ähnlicher Synthesizer ist in der US-PS 37 35 269 beschrieben. Der betref­ fende Stand der Technik ist allgemein in einem Aufsatz "A Digital Frequency Synthesizier" in IEEE Transactions On Audio and Elektroacoustics, Band Au-19, No. 1, März 1971, Seiten 48 bis 56 von Tierney et al. erläutert.

Mit der Erfindung soll ein digitaler Datensynthesizer dieser Art verbessert werden, insbesondere ein Synthesizer geschaffen werden, der eine relativ hohe maximale Ausgangsfrequenz erlaubt. Die Auflösung des analogen Ausgangssignals soll verbessert werden. Die Wellenformen sollen sich leicht ändern lassen. Für die jeweils eingangsseitig vorgegebene spezielle Ausgangsfrequenz soll ein besonders günstiges Betriebsverhalten erreicht werden. Es soll ein Analogsignal mit verminderter Verzerrung erzeugt werden können.

Zur Lösung dieser Aufgabe ist der digitale Datensynthesizer in der in den An­ sprüchen angegebenen Weise aufgebaut.

Durch die Verwendung von Registerstufen, die pipelineartig gruppiert sind, läßt sich die Geschwindigkeit erhöhen, was eine relativ hohe maximale Ausgangsfre­ quenz gestattet. Dadurch daß bei dem Synthesizer mehrere Digital/Analog-Um­ setzer vorgesehen sind, die alle auf dem selben Chip gefertigt sind, werden die in diesen Umsetzern auftretenden Verzögerungsdauern vergleichmäßigt, was eine Verbesserung der Auflösung des analogen Ausgangssignals zur Folge hat. Die Verwendung eines Direktzugriffsspeichers zum Einspeichern einer Nachschlagta­ belle erlaubt es dem Synthesizer, unterschiedlich gestaltete Wellenformen zu er­ zeugen, wodurch die Wellenformen leicht geändert werden können.

In weiterer Ausgestaltung der Erfindung kann der digitale Datensynthesizer mit einer Mehrzahl von Nachschlagtabellen für die gleiche, mit unterschiedlichem Phasenabstand zwischen den Adressen gespeicherte Wellenform versehen und mit einer Decodier/Adressier-Einrichtung ausgestattet sein, die zur jeweiligen Verwendung selbsttätig die Nachschlagtabelle auswählt, welche zu dem besten Betriebsverhalten für die am Eingang vorgegebene spezielle Ausgangsfrequenz führt.

Der digitale Datensynthesizer kann zusätzlich zu der üblichen Hauptnachschlag­ tabelle und dem zugeordneten Hauptdigital/Analog-Umsetzer mit einer vorbe­ stimmte Korrekturdaten enthaltenden Hilfsnachschlagtabelle und einem Hilfs­ digital/Analog-Umsetzer ausgerüstet sein. Dabei werden die Ausgangssignale des Hauptkanals und des Korrekturkanals zusammengefaßt, um ein Analogsignal mit verminderter Verzerrung zu erzeugen. Es kann auch eine Mehrzahl von au­ tomatisch adressierbaren Korrekturkanälen vorgesehen werden. Des weiteren kann der digitale Datensynthesizer mit einer Mehrzahl von Hauptnachschlagta­ bellen und einer Mehrzahl von Korrekturkanälen ausgestattet sein, wobei jede der Mehrzahl der Hauptnachschlagtabellen und der Korrekturkanäle automatisch adressiert werden kann.

Bevorzugte Ausführungsbeispiele der Erfindung sind nachstehend anhand der Zeichnungen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild des Eingangsteils einer bevorzugten Aus­ führungsform des digitalen Datensynthesizers nach der Erfin­ dung,

Fig. 2 ein Blockschaltbild des Ausgangsteils der bevorzugten Ausfüh­ rungsform des digitalen Datensynthesizers,

Fig. 3 eine Ausführungsform mit einer Mehrzahl von automatisch adressierbaren Nachschlagtabellen,

Fig. 4 ein unverzerrtes Sinuswellen-Ausgangssignal und ein verzerrtes Sinuswellen-Ausgangssignal zur Erläuterung der Ausführungs­ form nach Fig. 5, und

Fig. 5 ein Blockschaltbild eines digitalen Datensynthesizers mit einem Hauptnachschlagkanal und einem Korrekturnachschlagkanal.

Bei der in Fig. 1 veranschaulichten Ausführungsform des digitalen Datensynthe­ sizers nehmen Anschlußgruppen 2, 4 und 6 binär codierte dezimale Eingangsda­ ten (BCD-Daten) auf, die zusammen die gewünschte Ausgangsfrequenz des digi­ talen Datensynthesizers bezeichnen. Die niedrigstwertige (Dezimal-)Ziffer (LSD) wird an der Anschlußgruppe 2 eingegeben, während die Eingabe der höchstwerti­ gen Ziffer (MSD) an dem Anschluß 6 erfolgt. Die Daten werden in Eingangs­ signalspeichern 8, 10 bzw. 12 gespeichert und stellen die Größe des Schrittes dar, der bei jedem Taktzyklus durchzuführen ist, wenn die Speichereinrichtung suk­ zessive adressiert wird.

Ein Taktgeber (CLK) 14 steuert die Abfolge der Vorgänge in dem digitalen Da­ tensynthesizers als Ganzem.

Für jede Dezimalziffer ist ein ein BCD- (binär codierter Dezimal) Addierer vor­ gesehen, nämlich die Addierer 16, 18 bzw. 20. Die Addierer sind mit einer Rück­ führung ausgestattet, um als Akkumulatoren zu dienen. Die zu akkumulierenden Eingaben sind die Daten von den Ausgängen der Eingangssignalspeicher 8, 10 und 12. Die Daten werden den Anschlüssen 22, 24 und 26 der BCD-Addierer zu­ geführt. Jeder Addierer weist einen zweiten Eingangsdatenanschluß 28, 30 bzw. 32 und einen Ausgangsanschluß 34, 36 bzw. 38 auf. Rückführungsleitungen 40, 42 und 44 führen Ausgangsdatensignale von den Ausgangsanschlüssen 34, 36, 38 zu dem zweiten Eingangsdatenanschluß 28, 30 bzw. 32 zurück. Die Dateninhalte der Addierer 34, 36, 38 werden nachfolgend als Adressen benutzt, und jede solche Adresse stellt, wie im einzelnen näher erläutert ist, einen Phasenwinkel einer ge­ speicherten Wellenform dar.

Überlauf- oder Übertragsdaten von der der niedrigstwertigen Ziffer zugeordne­ ten Addierstufe 16 werden einer Übertragsspeicherstufe 46 zugeführt, die mittels des Taktgebers 14 gesteuert wird. Ausgangsdaten von der Übertragsspeicherstufe 46 gelangen über eine Leitung 48 als Eintrag zu dem Addierer 18, wo diese Daten zu den anderen Eingangsdaten des Addierers 18 addiert. In ähnli­ cher Weise nimmt eine Übertragsspeicherstufe 50 Übertragsdaten von dem Ad­ dierer 18 auf und führt sie über eine Leitung 52 einem Eingang des Addierers 20 für die höchstwertige Ziffer zu.

Von den Ausgangsanschlüssen 34, 36, 38 der Addierer 16, 18 und 20 gelangen Da­ ten zu Eingängen von Speicherstufen 54, 56 bzw. 58 (Fig. 1). Die Speicherstufe 54 liefert ihre Ausgangsdaten an eine Pipelinespeicherstufe 60, deren Ausgang sei­ nerseits mit einer weiteren Pipelinespeicherstufe 62 verbunden ist, deren Aus­ gangsanschlüsse mit 66 bezeichnet sind. Von den Ausgangsanschlüssen der Spei­ cherstufe 56 gehen Daten an die Eingänge einer Speicherstufe 64, deren Aus­ gänge mit 68 bezeichnet sind. Ausgangsdaten von der Speicherstufe 58, die an ei­ nem Anschluß 70 auftreten, gehen keinen weiteren Signalspeicherstufen (Lat­ ches) zu. Die Daten von dem Addierer 16 für die niedrigstwertige Ziffer erschei­ nen daher an dem Ausgang 66 einer die Speicherstufen 54, 60 und 62 umfassen­ den Pipeline drei Taktzyklen später. Die Übertragsdaten von der Addierstufe 16 erfahren in der Speicherstufe 46 eine Verzögerung von einem Taktzyklus, wäh­ rend die Übertragsdaten der Addierstufe 18 in den Speicherstufen 56 und 64 um zwei Taktzyklen verzögert werden, so daß sie an dem Ausgang 68 der Pipeline gleichfalls drei Taktzyklen später antreffen. Was die höchstwertige Ziffer anbe­ langt, werden die Übertragsdaten von dem Addierer 16 gleichfalls um einen Taktzyklus in der Speicherstufe 46 verzögert, während die Übertragsdaten des Addierers 18 eine zweite Verzögerung von einem Taktzyklus in der Speicherstufe 50 erfahren und die Daten des Addierers 20 in der Speicherstufe 58 um einen Taktzyklus verzögert werden. Die Länge der Pipeline für die höchstwertige Ziffer beträgt infolgedessen drei Taktzyklen - d. h., sie hat den gleichen Wert wie die beiden anderen Pipelines.

Daten an den Ausgängen der Speicherstufen 62, 64 und 58 sind infolgedessen zeitsynchron. Wegen der Auswirkungen der parallelen Speicherstufenpipelines wird bei jedem Taktzyklus ein neuer vollständiger Satz von Adressendaten gleich­ zeitig (an den Anschlüssen 66, 68 und 70) ausgegeben. Der Phasenakkumulator (mit den Eingangssignalspeicherstufen, Addierern und Pipelines) empfängt Ein­ gangsdaten im BCD-Format, und seine verschiedenen Stufen enthalten BCD- Adressen. (Die letzte Stufe erlaubt ein binäres Ausspeichern mit der höchsten Frequenz).

Ein Direkzugriffsspeicher (RAM) 72 nimmt den Datensatz an den Anschlüssen 66, 68 und 70 auf, wobei jeder Satz eine andere vollständige BCD-Adresse inner­ halb des Direktzugriffsspeichers darstellt. Der Zugriff zu dem Direkzugriffsspei­ cher erfolgt über diese Adressen, und die an jeder Direkzugriffsspeicher-Adresse befindlichen Dateninhalte werden an Anschlüssen 74, 76 und 78 ausgegeben. Die niedrigstwertige Ziffer erscheint in der Anschlußgruppe 74, während die höchst­ wertige Ziffer in der Anschlußgrupe 78 auftritt. Zusammen stellen die Daten an den Anschlüssen 74, 76 und 78 einen Wert einer gespeicherten Wellenform, bei­ spielsweise einer Sinuswelle, für einen Phasenwinkel dar, der von der entspre­ chenden Adresse des Direktzugriffsspeichers 72 dargestellt wird.

Eine konventionelle Ladeschaltung zur Eingabe einer gewählten Wellenform in den Direktzugriffsspeicher ist als Block 80 dargestellt. Die im Betrieb am Aus­ gang gewünschte Wellenform wird während der Vorbereitungsoperation mittels der Datenladeschaltung 80 in den Direktzugriffsspeicher 72 eingegeben.

Fig. 2 stellt eine Fortsetzung der rechten Seite der Zeichnung gemäß Fig. 1 dar. Die Anschlüsse 74, 76 und 78 sind in Fig. 2 gleichfalls veranschaulicht. Bei jedem Taktzyklus erscheinen an diesen Anschlüssen neue Daten. Eine Folge von dort auftretenden digitalen Abtastwerten beschreibt einen kompletten Zyklus der ge­ speicherten Wellenform während eines Zeitintervalls, das einer vollständigen Periode (bei der gewählten Ausgangsfrequenz) entspricht. Die an den Anschlüs­ sen 74 auftretenden digitalen Daten werden den Eingängen eines Digi­ tal/Analog-Umsetzers (DAC) 82 zugeführt. Die höherwertigen Daten der An­ schlüsse 76 gehen einem Digital/Analog-Umsetzer 84 zu, während die höchstwer­ tigen Daten von den Anschlüssen 78 einem Digital/Analog-Umsetzer 86 zugelei­ tet werden.

Alle drei der unabhängig betreibbaren Digital/Analog-Umsetzer 82, 84, 86 sind auf demselben Halbleitersubstrat ausgebildet. Sie sind zur gleichen Zeit aus den gleichen Werkstoffen und mittels derselben Prozesse gefertigt und sie bilden da­ her eine eng aufeinander abgestimmte Gruppe von Schaltungen. Die Zeitverzö­ gerungen der drei Digital/Analog-Umsetzer, die auftreten, wenn diese ihre Um­ setzfunktionen vornehmen, sind infolgedessen einander wesentlich mehr gleich, als dies für die Zeitverzögerungen von Digital/Analog-Umsetzern auf getrennten Chips der Fall wäre. Die Verwendung eines solchen Dreifach-Digital/Analog- Umsetzers verbessert die Auflösung des digitalen Datensynthesizers. Eine Ver­ besserung der Auflösung führt ihrerseits zu vermindertem Ausgangsrauschen und verringerten Einschwingvorgängen (Störsignalen). Die Vorrichtung kann mit hö­ herer Geschwindigkeit betrieben werden. Der Synthesizer, dessen Digi­ tal/Analog-Umsetzer auf einem einzigen Chips ausgebildet sind, hat eine Wieder­ gabetreue, die äquivalent derjenigen eines Synthesizers mit schlechterer Digi­ tal/Analog-Umsetzerauflösung, jedoch mit wesentlich dichter beieinanderliegen­ den Abtastpunkten ist. Dreifach-Digital/Analog-Umsetzer dieser Art werden von der Firma Brooktree Corporation, 9950 Barnes Canyon Rd, San Diego, CA, 92 121, U.S.A. gefertigt. Vorliegend geeignete Typen sind die Brooktree-Modelle Bt 109 und Bt 453.

Die Umwandlungen von Digitaldaten in Analogdaten in den Digital/Analog-Um­ setzern werden mittels Impulsen eingeleitet, die von dem Taktgeber 14 zu einem Taktbusanschluß 90 laufen. Ausgangsanalogdaten erscheinen an Anschlüssen 92, 94 und 96 der Digital/Analog-Umsetzer 82, 84 bzw. 86.

Die an dem Anschluß 96 auftretenden Signale für die höchstwertige Ziffer gehen unmittelbar an einen Summierwiderstand 104. Die Signale für Ziffern mittlerer Wertigkeit am Anschluß 94 werden mittels eines Widerstandes 100 gedämpft, der gleichfalls an den Widerstand 104 angeschlossen ist. Die an dem Anschluß 92 auf­ tretenden Signale der niedrigstwertigen Ziffer werden über einen Widerstand 98 gedämpft, der zwischen den Anschlüssen 92 und 94 liegt. Durch geeignete Wahl der Widerstandswerte werden die Ausgangssignale der drei Digital/Analog-Um­ setzer entsprechend ihrer Wertigkeit an dem Widerstand 104 geeignet bewertet.

Der Widerstand 104 führt zu einem Eingang 106 eines elektrischen Wellenfilters 108, bei dem es sich vorzugsweise um einen Bandpaß handelt. Das Filter 108 kann die gewünschten Ausgangssignalwellenformen mit geringer Dämpfung durchlassen, während es unerwünschte höhere und niedrigere Frequenzen stark dämpft, die bei der Digital/Analog-Approximation vorhanden sind. An einem Endausgang 110 tritt das erwünschte Ausgangssignal in relativ sauberer Form auf. Die Ausgangsfrequenz kann geändert werden, indem die Schrittgröße der Pha­ senschritte (d. h. der Adressenschritte) an den Eingangsanschlüssen 2, 4 und 6 ge­ ändert wird.

Die zeitliche Abfolge beim Arbeiten der Vorrichtung ist wie folgt: Eine ge­ wünschte Wellenform wird in den Direktzugriffsspeicher 72 von der Ladeschal­ tung 80 geladen. Die Ausgabefrequenz wird gewählt, indem eine Phasenschritt­ größe für die Eingabe an den Eingangsanschlüssen 2, 4 und 6 gewählt wird. Wenn der Taktgeber 14 arbeitet, überträgt er wiederholt die Schrittgrößendaten von den Eingangssignalspeichern 8, 10 und 12 in die BCD-Addierer 16, 18 und 20, wo sie zu einer Adressen darstellenden treppenförmigen Digitalfunktion akkumuliert (integriert) werden.

Adressen werden von den Ausgängen der Addierer 16, 18 und 20 über die Pipe­ line-Speicherstufen 54 bis 64 geleitet, und sie werden benutzt, um den Direktzu­ griffsspeicher 72 im binär codierten Dezimalformat zu adressieren. Die Adressen durchlaufen in zeitlicher Abfolge die in dem Direktzugriffsspeicher eingespei­ cherte Wellenform, und sie lesen an jeder Adresse einen Abtastwert der Wellen­ formamplitude aus. Die resultierenden digitalen Amplitudendaten werden von dem Direktzugriffsspeicher 72 zu Eingängen der angepaßten Dreifach-Digi­ tal/Analog-Umsetzer 82, 84 und 86 geleitet. Die Digital/Analog-Umsetzer wan­ deln die Digitaldaten in analoge Signale um, welche die gewünschte glatte Aus­ gangswellenform durch eine treppenförmige Funktion annähern. Die Ausgangs­ signale der Digital/Analog-Umsetzer werden mit einer für eine richtige Bewer­ tung geeigneten Dämpfung kombiniert und dann über das Ausgangsfilter 108 ge­ leitet, um eine geglättete Versiond der gewünschten Wellenform mit der gewähl­ ten Frequenz zu erzeugen.

Fig. 3 zeigt eine Ausführungsform des digitalen Datensynthesizers, bei welcher mehrere Sinus-Nachschlagtabellen in dem Speicher eingespeichert sind, wobei jede dieser Tabellen bevorzugt für das Synthetisieren einer bestimmten Frequenz oder eine Gruppe von Frequenzen benutzt wird. Um die Güte beispielsweise der Ausgangssinuswelle des digitalen Datensynthesizers zu verbessern, werden meh­ rere Bänke von Sinus-Nachschlagtabellen benutzt. Jede Bank eignet sich am be­ sten für einen gewisen Frequenzbereich. Eine Decodier/Auswahl-Einrichtung wählt anhand der geforderten Frequenz selbsttätig die beste Bank aus.

Daten, welche die zu synthetisierende Frequenz bestimmen, liegen an den An­ schlüssen 22, 24 und 26 der Fig. 1 vor. Diese Anschlüsse sind auch in Fig. 3 darge­ stellt, wo sie mit den Eingängen eines Blockes 114 verbunden sind. Bei dem Block 114 handelt es sich um eine Decodier/Adressier-Einrichtung, die die ange­ gebene Frequenz überprüft, um festzustellen, welche Bank von Sinuswellendaten zur Verwendung bei dem Synthetisiervorgang am besten geeignet ist. Die Deco­ dier/Adressier-Einrichtung 114 entsperrt dann die betreffende Speicherbank zur Verwendung.

Bei der Ausführungsform gemäß Fig. 3 hat die Decodier/Adressier-Einrichtung 114 mehrere Ausgänge 116 a, 116 b, 116 c . . . . 116 n. Jeder dieser Ausgänge ist mit einem Chipwähleingang (CS) einer betreffenden Speicherbank 118 a, 118 b, 118 c . . . . 118 n verbunden. Sämtliche Speicherbänke werden an ihren Dateneingangsan­ schlüssen mittels der BCD-Adressendaten gesteuert, die von den Pipeline-Spei­ cherstufen 58, 62, 64 des Phasenakkumulators ausgegeben werden.

Die Ausgangsdatenanschlüsse 120 a, 120 b, 120 c . . . . 120 n der Speicherbänke 118 a usw. sind an Anschlüssen 74′, 76′, 78′, d. h. einer Gruppe von BCD-Ziffernan­ schlüssen, zusammengeführt. Die momentan gewählte Speicherbank ist die ein­ zige Bank, die Ausgangssignale erzeugt. Die anderen Speicherbänke sind vorübergehend inaktiv. Infolgedessen liefert diejenige Speicherbank, die für die gewählte Frequenz am besten geeignet ist, Daten zur Konstruktin der Wellen­ form dieser betreffenden Frequenz.

Die Wellenformdaten an den Anschlüssen 74′, 76′, 78′ gehen an die Digi­ tal/Analog-Umsetzer 82, 84, 86 der Fig. 2 (wie im Falle der zuvor beschriebenen Ausführungsform), welche diese Daten in ein Analogsignal am Eingang des Fil­ ters 108 (gleichfalls wie im Falle der zuvor erläuterten Ausführungsform) um­ wandeln. Das resultierende Endausgangssignal am Anschluß 110 ist wesentlich besser als im Falle der zuvor beschriebenen Ausführungsform, weil die verwen­ dete Sinuswellentabelle für eine genaue Reproduktion des zu synthetisierenden Frequenzbereichs oder der betreffenden Frequenzkategorie zugeschnitten ist.

Ein weiterer Aspekt der vorliegenden Erfindung ist in den Fig. 4 und 5 veran­ schaulicht. Fig. 4 zeigt eine unverzerrte Sinuswelle 122 mit einer einzigen Fre­ quenz. In der gleichen Darstellung ist eine angenäherte oder verzerrte Sinuswelle 124 veranschaulicht, wie sie zuweilen durch die Ausführungsform des Datensyn­ thesizers gemäß den Fig. 1 und 2 hergestellt wird (d. h. einen Datensynthesizer mit nur einer Grundfrequenz-Nachschlagtabelle).

Die verzerrte Sinuswelle 124 hat zwei Hauptkomponenten, nämlich

• a) eine rich­ tige Einzelfrequenz-Sinuswellenkomponente und, darüber überlagert,
• b) eine Fehlersignalkomponente, die häufig das Aussehen einer sinusförmigen Funktion von höherer Frequenz hat.

Die Fehlersignalkomponente ist das Ergebnis der Be­ ziehung zwischen

• a) dem Phasenabstand zwischen benachbarten Adressen in dem Speicher der gespeicherten Nachschlagtabelle, der im Bezug steht zu der Anzahl der Speicheradressen innerhalb eines vollständigen Zyklus der zu synthe­ tisierenden Wellenform, und
• b) dem Phasenabstand oder der Anzahl von Spei­ cheradressen, die von der Schrittgröße überspannt werden, die in die Eingangs­ signalspeicherstufen 8, 10, 12 eingegeben werden.

Fig. 5 zeigt die Verwendung eines Hauptdirektzugriffsspeichers mit einer Sinus­ funktions-Nachschlagtabelle und eines ersten Digital/Analog-Umsetzers, die mit einem Korrekturdirektzugriffsspeicher mit einer Korrektur-Nachschlagtabelle und einem zweiten Digital/Analog-Umsetzer zusammenwirken, um eine Aus­ gangssinuswelle zu erzeugen, die eine höhere Genauigkeit als die Kurve 124 der Fig. 4 hat.

Bei der Anordnung nach Fig. 5 treten Daten von den Pipelines des Phasenakku­ mulators an den Anschlüssen 66′′, 68′′ und 70′′ auf. Diese Anschlüsse sind mit Eingängen einer Sinus-Nachschlag-Speicherbank 126 und einer Direktzugriffs­ speicher-Korrektur-Nachschlag-Speicherbank 128 verbunden. Diese Speicher­ bänke werden von den betreffenden Daten adressiert, und sie liefern Daten in Form der Inhalte der betreffenden Adressen. Ausgangsdaten von der Sinus-Nach­ schlag-Speicherbank 126 gehen an einen Digital/Analog-Umsetzer 130 für die Sinusgrundwelle, während Ausgangsdaten von der Korrektur-Nachschlag- Speichertabelle 128 einem Korrektur-Digital/Analog-Umsetzer 132 zugeführt werden.

Mit dem Ausgang des Digital/Analog-Umsetzers 132 liegt ein Widerstand 134 in Reihe, um die Ausgangssignale dieses Umsetzers gegenüber den Ausgangssigna­ len des Digital/Analog-Umsetzers 130 zu dämpfen. Die Ausgangssignale der Di­ gital/Analog-Umsetzer 130 und 132 werden im Anschluß an diese Dämpfung an einem Anschluß 136 additiv zusammengefaßt. Dieser Anschluß steuert das Aus­ gangsfilter 108 (Fig. 2), das bei dieser Ausführungsform vorzugsweise eine andere Übertragungscharakteristik hat.

Die Arbeitsweise der Ausführungsform gemäß Fig. 5 ist wie folgt: Wenn während der Vorbereitungsoperation eine Sinus-Nachschlagtabelle in den Hauptspeicher 126 eingeladen wird, erfolgt auch das Einladen der Korrektur-Nachschlagtabelle in die Hilfsspeicherbank 128. Der Korrektur-Nachschlagtabellen-Direktzugriffs­ speicher 128 und der ihm zugeordnete Hilfs-Digital/Analog-Umsetzer 132 stellen eine Art aktives Filter dar, das eine Korrektursignalkomponente beisteuert, um die Verzerrung zu beseitigen, bevor das Ausgangsfilter 108 überhaupt das Signal empfängt.

In der Korrekturtabelle vorzusehende Werte lassen sich durch eine mathemati­ sche Analyse oder empirisch ermitteln. Im Falle eines impirischen Vorgehens kann beispielsweise der Korrekturkanal temporär gesperrt werden, während das Ausgangssignal des Haupt-Digital/Analog-Umsetzers 130 (oder das Ausgangs­ signal des Filters 108) aufgezeichnet wird. Die Abweichungen des aufgezeichne­ ten Ausgangssignals von der gewünschten Wellenform lassen sich Punkt für Punkt (entsprechend den Adressen, an denen Daten in dem Speicher 126 eingespeichert sind) messen, und die Abweichungen können dann mit entgegengesetztem Vor­ zeichen in die Korrektur-Nachschlagtabelle 128 eingegeben werden. Für Routi­ nearbeiten wird dann der Korrekturkanal entsperrt. Die kombinierten Ausgangs­ signale der Digital/Analog-Umsetzer 130 und 132 entsprechen der gewünschten Wellenform besser als das Ausgangssignal des Digital/Analog-Umsetzers 130 allein.

Es kann auch eine Kompromiß-Korrekturtabelle gemeinsam für eine Mehrzahl von Sollfrequenzen benutzt werden. Desweiteren ist es möglich, eine Mehrzahl von Korrektur-Nachschlagtabellen vorzusehen, die mittels einer Adres­ sier/Decodier-Einrichtung der in Fig. 3 veranschaulichten Art automatisch aus­ gewählt werden, wobei dann eine Nachschlagtabelle gewählt wird, die sich für eine Frequenzgruppe eignet, zu der die gewünschte Ausgangsfrequenz gehört. Die gewählte Korrekturtabelle kann in Verbindung mit einer einzigen Haupt­ nachschlagtabelle 130 benutzt werden. Alternativ kann die Ausführungsform ge­ mäß Fig. 3 zusammen mit einer Mehrfachversion der Ausführungsform der Fig. 5 eingesetzt werden, so daß sowohl eine Mehrzahl von Hauptnachschlagtabellen als auch eine Mehrzahl von Korrekturnachschlagtabellen mit Ausgangsfrequenzbe­ reichen optimal korreliert werden können. Eine solche Kombination der betref­ fenden Ausführungsform führt zu einer noch größeren Treue des Ausgangs­ signals im Vergleich zu den mit jeder Ausführungsform allein erreichbaren Wer­ ten.

Claims (24)

1. Digitaler Datensynthesizer mit
einer Eingangsspeicheranordnung zum Einspeichern von Eingangsdaten, die eine zu synthetisierende Frequenz bestimmen;
einem Taktgeber zum periodischen Überführen der Eingangsdaten von der Eingangsspeicheranordnung zu einer Akkumulatoranordnung;
einer Akkumulatoranordnung zum Akkumulieren der empfangenen Ein­ gangsdaten und zum Ausgeben von Adressen, wobei die Akkumulatoranord­ nung mit Registerstufen versehen ist, die pipelineartig gruppiert sind, um die Geschwindigkeit der Akkumulatoranordnung zu erhöhen;
einer Speichereinrichtung, die an einer Mehrzahl von Adressen eine digitale Darstellung einer Wellenform speichert, um digitale Daten auszugeben, wenn ein Zugriff über Adressen von der Akkumulatoranordnung erfolgt; und
einer Digital/Analog-Umsetzeranordnung, welche die digitalen Ausgangsda­ ten aufnimmt und in Analogsignale umsetzt.

2. Digitaler Datensynthesizer nach Anspruch 1, gekennzeichnet durch eine die Analogsignale aufnehmende Filteranordnung zum Herabsetzen von uner­ wünschten Komponenten dieser Signale und zur Ausgabe der synthetisierten Frequenz.

3. Digitaler Datensynthesizer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speichereinrichtung eine Direktzugriffs-Speicheranordnung (RAM) aufweist.

4. Digitaler Datensynthesizer nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Speicheranordnung zum Einspeichern von Eingangsdaten, die Akkumulatoranordnung und die Speichereinrichtung mit Daten im binär codierten Dezimalformat (BCD) arbeiten.

5. Digitaler Datensynthesizer nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Digital/Analog-Umsetzeranordnung eine Mehrzahl von Digital/Analog-Umsetzern auf einem Einzelchip aufweist, von denen ein jeder eine Teil der Ausgangsdigitaldaten mit unterschiedlicher Bewertungsbedeutung umsetzt.

6. Digitaler Datensynthesizer mit
einer Eingangsspeicheranordnung zum Einspeichern von Eingangsdaten, die eine zu synthetisierende Frequenz bestimmen;
einem Taktgeber zum periodischen Überführen der Eingangsdaten von der Eingangsspeicheranordnung zu einer Akkumulatoranordnung,
einer Akkumulatoranordnung zum Akkumulieren der empfangenen Ein­ gangsdaten und zum Ausgeben von Adressen;
einer Mehrzahl von Speichern, die jeweils an einer Mehrzahl von Adressen eine digitale Darstellung einer Wellenform speichern, um digitale Daten aus­ zugeben, wenn ein Zugriff über Adressen von der Akkumulatoranordnung er­ folgt; und
einer auf die Eingangsdaten ansprechenden Decodier/Adressiereinrichtung zum selektiven Aktivieren desjenigen der Mehrzahl von Speichern, der zur Verwendung beim Synthetisieren der Frequenz vorbestimmt ist, die entspre­ chend den Eingangsdaten synthetisiert werden soll.

7. Digitaler Datensynthesizer nach Anspruch 6, dadurch gekennzeichnet, daß die Akkumulatoranordung mit Registerstufen versehen ist, die pipelineartig gruppiert sind, um die Geschwindigkeit der Akkumulatoranordnung zu erhö­ hen.

8. Digitaler Datensyntheziser nach Anspruch 6 oder 7, gekennzeichnet durch eine die Analogsignale aufnehmende Filteranordnung zum Herabsetzen von unerwünschten Komponenten dieser Signale und zur Ausgabe der syntheti­ sierten Frequenz.

9. Digitaler Datensynthesizer nach einem der Ansprüche 6 bis 8, dadurch ge­ kennzeichnet, daß die Speichereinrichtung eine Direktzugriffs-Speicheran­ ordnung (RAM) aufweist.

10. Digitaler Datensynthesizer nach einem der Ansprüche 6 bis 9, dadurch ge­ kennzeichnet, daß die Speicheranordnung zum Einspeichern von Eingangsda­ ten, die Akkumulatoranordnung und die Speichereinrichtung mit Daten im binär codierten Dezimalformat arbeiten.

11. Digitaler Datensynthesizer nach einem der Ansprüche 6 bis 10, dadurch ge­ kennzeichnet, daß die Digital/Analog-Umsetzeranordnung eine Mehrzahl von Digital/Analog-Umsetzern auf einem Einzelchip aufweist, von denen ein jeder einen Teil der Ausgangsdigitaldaten mit unterschiedlicher Bewertungs­ bedeutung umsetzt.

12. Digitaler Datensynthesizer nach einem der Ansprüche 6 bis 11, dadurch ge­ kennzeichnet, daß mindestens zwei der Speicher unterschiedliche digitale Darstellungen der gleichen Wellenform enthalten.

13. Digitaler Datensynthesizer nach Anspruch 12, dadurch gekennzeichnet, daß mindestens zwei Speicher digitale Darstellungen enthalten, die sich in der Anzahl der Adressen unterscheiden, die zum Einspeichern der Wellenform benutzt werden.

14. Digitaler Datensynthesizer mit
einer Eingangsspeicheranordnung zum Einspeichern von Eingangsdaten, die eine zu synthetisierende Frequenz bestimmen;
einem Taktgeber zum periodischen Überführen der Eingangsdaten von der Eingangsspeicheranordnung zu einer Akkumulatoranordnung;
einer Akkumulatoranordnung zum Akkumulieren der empfangenen Ein­ gangsdaten und zum Ausgeben von Adressen;
einer ersten Speichereinrichtung, die an einer Mehrzahl von Adressen eine Darstellung einer Wellenform speichert, um erste Daten auszugeben, wenn ein Zugriff über Adressen von der Akkumulatoranordnung erfolgt;
einer zweiten Speichereinrichtung, die an einer Mehrzahl von Adressen eine vorbestimmte Korrekturtabelle speichert, um zweite Daten auszugeben, wenn ein Zugriff über Adressen von der Akkumulatoranordnung erfolgt; und
einer Einrichtung zum Kombinieren der ersten und zweiten Daten zwecks Erzeugung eines zusammengesetzten Ausgangssignals.

15. Digitaler Datensynthesizer nach Anspruch 14, dadurch gekennzeichnet, daß die Kombiniereinrichtung digitale Anordnungen zum Kombinieren der ersten und zweiten Daten aufweist, und daß eine Digital/Analog-Umsetzeranord­ nung vorgesehen ist, welche das zusammengesetzte Ausgangssignal aufnimmt und in ein analoges zusammengesetztes Ausgangssignal umsetzt.

16. Digitaler Datensynthesizer nach Anspruch 14 oder 15, dadurch gekennzeich­ net, daß die Digital/Analog-Umsetzeranordnung eine Mehrzahl von Digi­ tal/Analog-Umsetzern auf einem Einzelchip aufweist, von denen ein jeder eine Teil der Ausgangsdigitaldaten mit unterschiedlicher Bewertungsbedeu­ tung umsetzt.

17. Digitaler Datensynthesizer nach Anspruch 14, dadurch gekennzeichnet, daß
eine erste Digital/Analog-Umsetzeranordnung (DAC 1), welche die ersten Daten aufnimmt und in erste Analogsignale umsetzt und eine zweite Digi­ tal/Analog-Umsetzeranordnung (DAC 2) vorgesehen ist, welche die zweiten Daten aufnimmt und in zweite Analogsignale umsetzt; und
die Kombiniereinrichtung Analogstufen zum Kombinieren der ersten und zweiten Analogsignale aufweist.

18. Digitaler Datensynthesizer nach Anspruch 17, dadurch gekennzeichnet, daß die erste und die zweite Digital/Analog-Umsetzeranordnung jeweils eine Mehrzahl von Digital/Analog-Umsetzern auf einem Einzelchip aufweisen, von denen jeder einen Teil der Ausgangsdigitaldaten mit unterschiedlicher Bewertungsbedeutung umsetzt.

19. Digitaler Datensynthesizer nach einem der Ansprüche 14 bis 18, dadurch ge­ kennzeichnet, daß die Akkumulatoranordnung mit Registerstufen versehen ist, die pipelineartig gruppiert sind, um die Geschwindigkeit der Akkumula­ toranordnung zu erhöhen.

20. Digitaler Datensynthesizer nach einem der Ansprüche 14 bis 19, gekenn­ zeichnet durch eine die Analogsignale aufnehmende Filteranordnung zum Herabsetzen von unerwünschten Komponenten dieser Signale und zur Aus­ gabe der synthetisierten Frequenz.

21. Digitaler Datensynthesizer nach einem der Ansprüche 14 bis 20, dadurch ge­ kennzeichnet, daß die Speichereinrichtung eine Direktzugriffs-Speicheran­ ordnung (RAM) aufweist.

22. Digitaler Datensynthesizer nach einem der Ansprüche 14 bis 21, dadurch ge­ kennzeichnet, daß die Speicheranordnung zum Einspeichern von Eingangsda­ ten, die Akkumulatoranordnung und die Speichereinrichtung mit Daten im binär codierten Dezimalformat arbeiten.

23. Digitaler Datensynthesizer nach einem der Ansprüche 14 bis 22, gekenn­ zeichnet durch mindestens eine weitere Speichereinrichtung, die an einer Mehrzahl von Adressen eine vorbestimmte Korrekturtabelle speichert, um Daten auszugeben, wenn ein Zugriff über Adressen von der Akkumu­ latoranordnung erfolg; und eine auf die Eingangsdaten ansprechende Deco­ dier/Adressiereinrichtung zum selektiven Aktivieren derjenigen Korrekturta­ bellen-Speichereinrichtung, die zur Verwendung beim Synthetisieren der Frequenz vorbestimmt ist, die entsprechend den Eingangsdaten synthetisiert werden soll.

24. Digitaler Datensynthesizer nach Anspruch 23, gekennzeichnet durch minde­ stens eine weitere Speichereinrichtung, die an einer Mehrzahl von Adressen eine Darstellung einer Wellenform eingespeichert, um Daten auszugeben, wenn ein Zugriff über Adressen von der Akkumulatoranordnung erfolgt; und eine zweite auf Eingangsdaten ansprechende Decodier/Adressier-Einrichtung zum selektiven Aktivieren derjenigen Speichereinrichtung für Wellenformdarstel­ lungen die zur Verwendung beim Synthetisieren der Frequenz vorbestimmt ist, die entsprechend den Eingangsdaten synthetisiert werden soll.