DE3209073C2

DE3209073C2 - Anordnung zum Umsetzen der Zahl von Abtastlinien

Info

Publication number: DE3209073C2
Application number: DE3209073A
Authority: DE
Inventors: Masao Sagamihara Kanagawa Kasuga; Takeshi Sagamihara Kanagawa Shibamoto; Nobuaki Yamato Kanagawa Takahashi
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1981-03-12
Filing date: 1982-03-12
Publication date: 1986-09-25
Also published as: FR2501944B1; DE3209073A1; US4471381A; FR2501944A1; NL8201015A; GB2097219A; GB2097219B; JPS57171884A

Abstract

Es wird eine Anordnung zum Umsetzen der Zahl der Abtastlinien eines ersten digitalen Videosignals in eine andere Anzahl von Abtastlinien eines zweiten digitalen Videosignals beschrieben. Die Anordnung weist eine Aufnahmevorrichtung (12) auf, der das erste digitale Videosignal zugeführt wird und in vertikaler Richtung in diskreten Einheiten in einer zeitlichen Folge geordnet wird, die der horizontalen Abtastfrequenz des ersten digitalen Videosignals entspricht. An die Aufnahmevorrichtung schließt sich ein Frequenzumsetzer (14) zum Umsetzen der Abtastfrequenz seines Eingangssignals in eine Frequenz gleich der horizontalen Abtastfrequenz des zweiten digitalen Videosignals auf. Eine an den Frequenzumsetzer anschließende zweite Aufnahmevorrichtung (15) ordnet das Ausgangssignal des Frequenzumsetzers (14) in Einheiten von Bildelementinformationen entsprechend dem zweiten digitalen Videosignal an. Es entsteht ein zweites digitales Videosignal, das die zweite Anzahl der Abtastlinien aufweist.

Description

Die vorliegende Erfindung bezieht sich auf eine Anordnung zum Umsetzen einer Zahl von Abtastlinien gemäß dem Oberbegriff des Anspruchs 1.

Es ist gut bekannt, daß ein Halbbild eines Fernsehempfängers oder einer ähnlichen Vorrichtung dadurch gebildet wird, daß ein Elektronenstrahl beispielsweise von links nach rechts horizontal abgetastel wird, wobei die horizontale Abtastung vertikal vom oberen Teil bis zum unteren Teil des Halbbildes vorgenommen wird.

Eine Information,die die horizontale Abtastlinie betrifft, kann als Zeitreihensignal diskreter Information angesehen werden, die Bildelemente auf einer horizontalen Abtastlinie betrifft. Folglich kann ein Halbbild so aufgefaßt werden, daß es aus mehreren Bildelementen zusammengestellt ist. die in Matrixform angeordnet sind. Das heißt, ein Halbbild kann aus einer zweidimen.iionalen diskreten Information aufgebaut werden, die man aus einer diskreten Signalreihe mit einem Zeitintervall (einer vorbestimmten Abtastperiode) erhält, die Intervallen zwisehen Bildelementen längs der horizontalen Abtastrichtung entsprechen.

Die auf der ganzen Welt vorhandenen Fernsehsysteme sind nicht einheitlich. Die Zahl der Abtastlinien eines Bildes ist unterschiedlich. So gibt es Fernsehsysteme (wie beispielsweise das NTSC-System), die 525 Abtastlinien verwenden, und es gibt Fernsehsysteme (wie beispielsweise das PAL-System und das SECAM-System), die 625 Abtastlinien oder eine ähnliche Zahl verwenden. Wenn folglich, wie es gut bekannt ist, ein digitales Videosignal, das eine diskrete Signalreihe der oben beschriebenen vorbestimmten Abtastfrequenz darstellt, mit einem Fernsehempfänger eines anderen Fernsehsystems wiedergegeben werden soll, dann ist es notwendig, eine Umsetzung der Zahl der Abtastlinien vorzunehmen.

Es ist bereits eine Anordnung zum Umsetzen einer Zahl von Abtastlinien eines digitalen Videosignals bekannt (US-PS 39 70 77ö), bei der ein digitales Videosignal, das 625 Abtastzeilen in einem Halbbild verwendet, in ein digitales Videosignal eines Fernsehsystems, das 525 Abtastzeilen in einem Halbbild verwendet, umsetzt. Bei dieser bekannten Anordnung wird eine Verminderung der Zahl der Abtastlinien dadurch durchgeführt, daß vier Äbtastlinien von jeweils 25 Abtastlinien gelöscht werden, so daß die Anzahl der Abtastlinien von 625 auf 525 umgesetzt wird.

Bei dieser bekannten Anordnung werden zwei nebeneinander liegende Halbbilder des ersten Videosignals in einer Speichervorrichtung gespeichert, und es werden Signale, die zu jeder Zeile der beiden Halbbilder gehören, nacheinander aus dem Speicher vom oberen Teil des Bildes bis zu dessen unteren Teil ausgelesen. Die ausgelesenen Signale werden bewertet und so miteinander kombiniert, daß sie ein Signal bilden, das einem Halbbild entspricht, wobei sich ein zweites Videosignal ergibt, das eine von der Anzahl der Abtastlinien des ersten Videosignals verschiedene Anzahl von Abtastlinien aufweist.

Bei dieser bekannten Anordnung sind die Bewertungswerte der beiden Signale, die zu kombinieren sind, auf fünf Kombinationen begrenzt, nämlich (4/4 : 0), (3/4 :1/4), (2/4 : 3/4), (1/4 : 3/4) und (0 :4/4). Aus diesem Grund werden Verzerrungen in dem Bild, das durch das zweite Videosignal gebildet wird, und das eine umgesetzte Anzahl von Abtastlinien aufweist, nicht genügend ausgeschlossen.

Wenn beispielsweise bei einer derartigen Anordnung das digitale Videosignal eine geneigte Linie im Halbbild enthält, so wird die geneigte Linie nach der Umsetzung teilweise unterbrochen wiedergegeben. Da ferner die horizontalen Abtastlinien in ihrer Zahl vermindert sind, ergibt sich der Nachteil, daß das vertikale Auflösungsvermögen vermindert ist. Bei der bekannten Anordnung läßt sich kein zufriedenstellendes Bild erreichen.

Bei einer anderen bekannten Anordnung zur Umsetzung der Anzahl der Abtastlinien (vgl. z. B. die Veröffentlichung »New IBA picture converter for transatlantic colour television uses computer technology«. IBA Engineering Information [1972]) wird eine Umsetzung dadurch ausgeführt, daß das Videosignal als eine räumliche Übertragungsfunktion f(x, y) angesehen wird, die räumliche Frequenzen χ und y enthält und in dem eine Hadamard'sche Umsetzung durchgeführt wird. Es wurde dieses Gebiet jedoch noch nicht genügend untersucht. Da das bei dieser Anordnung angewandte Verfahren ferner angenäherte Werte optimiert, ergeben sich verschiedene Nachteile dadurch, daß die Anordnung eine beträchtliche Hardware benötigt, daß die erforderliche Rechenzeit äußerst lang ist, und daß Unsicherheiten bei den erhaltenen Daten vorliegen.

Ein anderes Verfahren kann darin bestehen, daß diskrete Reiheneingangssignale von Bildelementen einer ersten Fernsehanordnung in diskrete Reihenausgangssignale von Bildelementen einer zweiten Fernsehanordnung umgesetzt werden. Wenn man beispielsweise ein Bildelement g(x_n\, y_n2) erhält, gelten die folgenden Gleichungen (1) oder (2), wenn das Eingangssignal mit f(x,y)bezeichnet wird.

M I Ml

kU,,,,.»»= Σ Σ öAik2 ·/{("? -kl), (n2-k2)T\). (1)

Al Il A 2 Il

A/ I Ml

λ-U,,!,.»·„.')= Σ Σ ^fl*ik2 - / {(η 1 - Ar 1), (n2-k2)T2)

A I Il A 2 ' Il ..

v 1 ,v: -Σ Σ *αι*2·*{(«1 -*1),(λ2-*2)Γ2}.

A I ■ 0 A 2 Il

In die obigen Gleichungen (1) und (2) ist durch Ti die Abtastperiode eines Eingangssignals längs einer horizontalen Achse bezeichnet und durch T2 die Abtastperiode des Ausgangssignals läne;s der horizontalen Achse. Die Abtastpunkte (Bildelemente) des Ausgangssignals sind somit durch die Bildelemente des Eingangssi- v> gnals bei Verwendung der Gleichungen (1) oder (2) bestimmt. Aus den obigen Gleichungen erkennt man jedoch, daß die Berechnung äußerst komplex wird und als Folge ergeben sich bei den erhaltenen Ergebnissen Unsicherheilen. Das heißt, daß aufgrund der Komplexheit bei Berechnung durch die obigen Gleichungen der Nachteil vorliegt, daß der Schaltungsaufbau komplex wird und daß Fehler unvermeidbar während der komplexen Berechnung eingeführt werden. hl

Der Erfindung liegt die Aufgabe zugrunde, eine neue und zweckmäßige Anordnung zum Umsetzen der Zahl von Abtastlinien der eingangs erwähnten Art zu schaffen, mit deren Hilfe die Verzerrungen in dem Bild, das aus dem umgesetzten Videosignal gebildet wird, weiter vermindert ist.

Diese Aufgabe wird durch eine Anordnung der eingangs erwähnten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst.

Durch die Erfindung wird eine Anordnung geschaffen, durch die die Anzahl der Abtastlinien umgesetzt wird, indem die Abtastfrequenz einer diskreten Signalreihe, die aus mehreren Bildelementen besieht, die entlang einer vertikalen Richtung zu einem Halbbild angeordnet sind, in eine vorbestimmte Frequenz umgesetzt wird, um das Videosignal einer ersten Fernsehanordnung in ein Videosignal einer ersten Fernsehanordniingin ein Videosignal einer zweiten Fernsehanordnung umzusetzen, die eine Anzahl von Abtastlinien verwendet, die sich von der ersten Fernsehanordnung unterscheidet. Die erfindungsgemäße Anordnung ist einfach, und Verzerrungen sind weitestgehend vermieden.

ic Andere Ziele und Ausführungsformen der Erfindung werden nachstehend anhand der Zeichnungen beispielshalber beschrieben. Dabei zeigt

Fig. 1 ein schematisches Blockschaltbild einer Ausführungsform der Anordnung zum Umsetzen der Anzahl von Abtastlinien nach der Erfindung,

F i g. 2 eine Anordnung von Bildelementen in einem Halbbild, das durch das digitale Videosignal gebildet ist,
F i g. 3 ein schematisches Blockschaltbild einer Ausführungsform eines speziellen Teils der Anordnung nach der vorliegenden Erfindung,

F i g. 4 ein Frequenzspektrum eines Ausgangssignals aus einem Teil des Blockschaltbilds nach F i g. 3,

F i g. 5 ein schematisches Blockschaltbild einer anderen Ausführungsform einer Anordnung zum Umsetzen der Zahl der Abtastlinien nach der Erfindung,

F i g. 6 ein schematisches Blockschaltbild einer anderen Ausführungsform des wesentlichen Teils der Anordnung nach der Erfindung,

Fig. 7 ein Schaltbild, das eine bestimmte Ausführungsform eines Teils des Blockschaltbilds nach Fig. 6 darstellt, und

F i g. 8 ein schematisches Blockschaltbild einer anderen Ausführungsform des wesentlichen Teils der Anordnung nach der Erfindung.

Eine Ausführungsform einer Anordnung zum Umsetzen der Zahl der Abtastlinien nach der vorliegenden Erfindung ist in Fig. 1 dargestellt. Bei einer Anordnung nach der vorliegenden Erfindung wird ein digitales Videosignal als eindimensionales Zeitreihensignal bei Umsetzung einer Anzahl von Abtastlinien verarbeitet. Gemäß F i g. 1 wird ein digitales Videosignal L 1, dessen Abtastlinienzahl umgesetzt werden soll, einer Eingangsanschlußklemme 11 für das digitale Videosignal zugeführt. Das digitale Videosignal wird dann einem Speicher mit direktem Zugriff (RAM) 12 zugeführt. Das obige digitale Videosignal wird allmählich in den Speicher mit direktem Zugriff 12 eingeschrieben und zwar gesteuert durch ein Einschreibsteuersignal, das übc-r eine Anschlußklemme 13 zugeführt wird. Das digitale Videoeingangssignal L 1 besteht aus einer Reihe von diskreten Signalen mit einer Abtastperiode, die beispielsweise durch Π in Fig. 2 dargestellt ist, und es läßt sich durch folgende Gleichung (3) definieren:

L\=f(x,y) (3)

In Fig.2 sind Bildelemente in dem Halbbild durch kleine Kreise angedeutet und die horizontale Abtastung wird in der Richtung ausgeführt, die durch Pfeile angedeutet ist. 1—2 bis /+3 an der rechten Seite der F i g. 2 geben die (7—2)-te bis (I + 3)-te horizontale Abtastlinie wieder.

Die obige Gleichung (3) läßt sich als das folgende Zeitreihensignal beschreiben:

λ j
/ 1 = > * rι** ,- t tA\

1 /

In der obigen Gleichung (4) stellt Kdie Gesamtzahl der Bildelemente in einer horizontalen Abtastlinie dar und /stellt die Anzahl der Abtastlinien in einem Halbbild des Videosignals dar. Ein Bildelemenl ist durch M(wobei M eine ganze Zahl ist) Bits gegeben.

so Da die Bildelemente in einem Halbbild voneinander unabhängig sind, gilt die folgende Gleichung (5), wobei g(x,)eme Linie angibt, die aus /(wobei /eine ganze Zahl ist) Bildelementen besteht:

dabei ist

g(x,) ^f(x„y,). <>

Man erkennt, daß L 1 eine lineare Kombination der Funktion g(xjder obigen Gleichung (5) ist.
g(x,) eil (7)

Das heißt, daß gfxj ein Element von L 1 ist. Wenn folglich die Funktion g(xj) in bestimmter Weise verarbeitet wird, dann ist dies equivalent einem Fall, bei dem L 1 in bestimmter Weise verarbeitet wird. Wenn folglich die Funktion g(x,) verarbeitet wird, dann kann dies als equivalent einem Fall angesehen werden, bei dem die obige

Gleichung (3) verarbeitet wird.

Im folgenden wird die obige Funktion g(xj gemäß Gleichung (6) in die Form der folgenden Gleichung (8) umgeschrieben:

In dieser Gleichung (8) ist x, ein diskretes Zeitreihensignal. Wenn man annimmt, daß das zugeführte Eingangssignal gemäß Gleichung (8) ein diskretes Zeitreihensignal ist, dann lassen sich die Zeitintervalle des diskreten Zeitreihensignals durch 73 in F i g. 2 wiedergeben. Das heißt, daß das digitale Videosignal, das in den Speicher mit direktem Zugriff 12 eingeschrieben ist, gesteuert durch das Eingangsauslesesignal an der Anschlußklemme 13 ausgelesen wird, und zwar als ein diskretes Zeitreihensignal einer Abtastperiode 73, das Bildelementinformationen von mehreren der (J) Bildelemente enthält, die längs der vertikalen Richtung des Halbbildes angeordnet sind. Dieses diskrete Zeitreihensignal, das aus dem Speicher mit direktem Zugriff 12 ausgelesen wird, wird einem abtastenden Frequenzumsetzer 14 zugeführt.

Das obige diskrete Zeitreihensignal, das dem abtastenden Frequenzumsetzer 14 zugeführt wird, ist ein Zcitrcihensignal, bei dem / Bildinforniationen in vertikaler Richtung, wie durch A in Fig.2 angedeutet ist, zunächst erhalten werden, bei dem / Bildinformationen, die in vertikaler Richtung, die durch B angedeutet ist, danach erhalten wird und bei der die Bildinformationen, die in den vertikalen Richtungen, die durch C, D, E und F angedeutet sind, beispielsweise nacheinander in ähnlicher Weise erhalten werden. Die Abtastfrequenz F1 dieser diskreten Zcitreihensignale ist gleich der horizontalen Abtastfrequenz des digitalen Videoeingangssignals. Das heißt, daß die folgende Gleichung (9) gegeben ist:

Fl = 1/73 (9)

Der abtastende Frequenzumsetzer 14 ist so aufgebaut, wie es in Fig.3 dargestellt ist. Der abtastende Frequenzumsetzer 14 setzt die obige Abtastfrequenz F1 in eine Abtastfrequenz F2 um. Die Frequenz F2 kann als invertierter Wert des Zeitintervalls 74 zwischen benachbarten horizontalen Abtastlinien der Fernsehanordnung angesehen werden, die die gewünschte Zahl der Abtastlinien aufweist. Deshalb läßt sich die folgende Gleichung(lO) bilden:

F2=1/74 (10)

Gemäß Fig. 3 wird ein diskretes Zeitreihensignal Y_n der Abtastfrequenz Fl, das von dem Speicher mit direktem Zugriff 12 abgegeben wird, einer Eingangsklemme 18 zugeführt. Das Signal Y_n wird dann einem Interpolator 19 zugeführt, in dem (P—\) Nullstellen (P ist eine ganze Zahl) zwischen jeden diskreten Wert eingesetzt werden, um entsprechend ein kontinuierliches Signal zu erhalten. Es gilt die folgende Gleichung (11), wobei Pund Qganze Zahlen sind:

F2
P=Q (11)

Fl

Wenn folglich Fl die Abtastfrequenz des digitalen Videosignals ist, das 625 Abtastlinien aufweist, und wenn F2 die Abtastfrequenz eines digitalen Videosignals ist, das die gewünschten 525 Abtastlinien aufweist, dann ist P= 21 und 0=25.

Wenn folglich ein Ausgangssignal des Interpolators 19 mit w„l^ ■ bezeichnet wird, dann gilt die folgende Gleichung (12):

_w = - (12)

[O (/ = 1 2, ..., P-I).

Das Frequenzspektrum des Signais w_nL+, ist in F i g. 4 dargestellt. Gemäß F i g. 4 wird das Grundfrequenzband des diskreten Eingangssignals y„ durch schräge Linien dargestellt und das Frequenzspektrum des Signals w„L+i ist bis zu einer Frequenz PF1/2 (dem Teil der durch die durchgezogene Linie in F i g. 4 dargestellt ist), verteilt, wobei das obige Grundfrequenzband umgeklappt ist. Da die Abtastfrequenz des Signals y„ Fl ist, beträgt der Grundwert inzwischen Oi w< Fl/2.

Das Signal w„z.₊, erhält man über eine Dezimiervorrichtung 21, die in der folgenden Stufe vorgesehen ist und zwar als diskretes Zeitreihensignal, das mit der Frequenz F2 abgetastet wird. Jedoch können, so wie es in F i g. 4 dargestellt ist, die Frequenzkomponenten, die sich im Grundfrequenzband des Signals y„ befinden, gefaltet werden und in das Ausgangssignal gemischt werden. Folglich werden die Frequenzkomponenten, die nicht im m Grundfrequenzband des Signals y_n liegen, durch das Tiefpaßfilter 20, das in F i g. 3 dargestellt ist, ausgefiltert. Folglich wird Dezimierung in der Verminderungsvorrichtung 21 für das Ausgangssignal des Tiefpaßfilters 20 vorgenommen. Der Rauschabstand (das Signal-Rausch-Verhältnis) ist durch die Dämpfungsgröße des Tiefpaßfilters 20 bestimmt.

Die Verminderungsvorrichtung 21 tastet jedes O-te Ausgangssignal des Tiefpaßfilters 20 ab. Folglich wird, wie man klar anhand von Gleichung (11) erkennt, ein diskretes Signal z„ von der Verminderungsvorrichtung 21, das eine Abtastfrequenz PFi/Q, d. h. F2 hat, abgegeben und an einer Ausgangsanschlußklemme 22 zur Verfügung gestellt. Beispielsweise entspricht die Abtastfrequenz F2 des diskreten Ausgangssignals z„ der Ausgangsan-

schlußklemme 22 der horizontalen Abtastfrequenz des digitalen Videosignals der Fernsehanordnung, diu die gewünschten 525 Abtastlinien für ein Halbbild des Videosignals verwendet. Darüber hinaus ist das Signal x„cin Signal, bei dem die Bildelemente der Informationen längs der vertikalen Richtung des Halbbildes nach Art einer Zeitreihe zusammengesetzt ist. Das Signal z„ wird einem Speicher mit direktem Zugriff (RAM) t5, der in ΙΊ g. t dargestellt ist, über die Ausgangsanschlußklemme 22 zugeführt und in den Speicher mit direktem Zugriff 15, gesteuert durch ein Einschreibsteuersignal, das über eine Anschlußklemme 16 zugeführt wird, eingeschrieben.

Das diskrete Signal z„, das somit in den Speicher mit direktem Zugriff 15 eingeschrieben worden ist, wird dann längs der horizontalen Richtung des Halbbildes in Einheiten von Bildelementinformation neu geordnet und nacheinander gesteuert durch das Auslesesteuersignal, das an der Anschlußklemme 16 zugeführt wird, ausgclesen. Das somit ausgelesene Signal wird an der Ausgangsanschlußklemme 17 abgegeben. Folglich wird das diskrete Signal, in dem die Bildelementinformation längs der horizontalen Abtastrichtung nacheinander nach Art einer Zeitreihe zusammengesetzt ist, an der Ausgangsanschlußklemme 17 abgegeben. Das auf diese Weise erhaltene diskrete Signal ist ein digitales Videosignal einer Fernsehanordnung, die beispielsweise 525 Abliistlinien für ein Halbbild verwendet.

Wie oben beschrieben, wird die Frequenz Fl, die zu der horizontalen Abtastfrequenz der ersten Fernsehanordnung las gleich anzusehen ist, mit Hilfe des ablastenden Frequenzumsetzers i4 in eine Frequenz /2 umgesetzt, die zu der horizontalen Abtastfrequenz der zweiten Fernsehanordnung als gleich anzusehen ist. Und ferner wird die Zahl der Abtastlinien der ersten Fernsehanordnung in die Anzahl der Abtastlinien der zweiten Fernsehanordnung umgesetzt. Wenn man die Ordnung des Tiefpaßfilters 20 mit N bezeichnet (wobei N eine ganze Zahl ist), und wenn man den Impulsfrequenzbereich mit a_m bezeichnet, dann läßt sich das diskrete Ausgangssignal z„, das man an der Ausgangsanschlußklemme 22 erhält, durch die folgende Gleichung (13) beschreiben:

Vi ⁽¹³⁾

■·· »

Wie man klar anhand der obigen Gleichung (13) erkennt, wird das diskrete Signal z„ durch die Kennlinie des Tiefpaßfilters 20 bestimmt. Wenn man folglich den Tiefpaßfilter 20 entwirft, ist es zweckmäßig, ein Filter zu entwerfen, das keine Faltungsverzerrung und keine Verzögerungsverzerrung aufweist und das einen einfachen Aufbau hat.

Wenn das Tiefpaßfilter 20 aus Digitalfiltern aufgebaut wird, dann kann das Digitalfilter aus einem Digitalfilter

mit endlichem Impulsbereich (FIR) und einem Digitalfilter mit unendlichem Impulsfrequenzbereich (HR), die in Reihe geschaltet sind, aufgebaut werden. Bei Verwendung dieses Aufbaues läßt sich die Ordnungszahl des Filters vermindern und es kann ferner die Entstehungsrate für Fehler und die zur Ausführung mathematischer Opcrationen erforderliche Zeit stark vermindert werden.

Wenn das Teilbild des digitalen Videosignals, das man erhält, nachdem die Umsetzung der Anzahl der

Abtastlinien ausgeführt worden ist, mit L 2 bezeichnet ist, dann läßt sich die oben beschriebene Wirkungsweise des Speichers mit direktem Zugriff 15 mathematisch durch die folgende Gleichung (14) in ähnlicher Weise wie für den Fall der obigen Gleichung (5) beschreiben. In der Gleichung (14) wird durch die Funktionen c und d jeweils eine Linie bezeichnet, die aus mehreren Bildelementen besteht:

e (u„ ν,) = ^cUu_n z.).

In der obigen Gleichung (14) wird durch //die Anzahl der Abtastlinien für ein Teilbild des Videosignals angegeben und JJ ist bei der obigen Ausführungsform der Erfindung 525.

Das Teilbild L 2 läßt sich somit in Form der folgenden Gleichung (15) beschreiben:

* ⁿ

Z.2=X ^p(H₁, v,). (15)

1 ι I

Im folgenden wird eine zweite Ausführungsform der Anordnung zum Umsetzen der Anzahl der Abtasllinien nach der Erfindung anhand von Fig. 5 beschrieben. In Fig. 5 sind diejenigen Teile, die denen der Fig. 1 entsprechen, mit den gleichen Bezugszeichen versehen und ihre Beschreibung ist hier weggelassen. In F i g. 5 wird das digitale Videosignal der ersten Fernsehanordnung über die Eingangsanschlußklemme 11 einem Speicher mit direktem Zugriff (RAM) 23 zugeführt. Der Signalverarbeitungsvorgang wird in ähnlicher Weise ausgeführt, wie in dem oben beschriebenen Speicher mit direktem Zugriff 12. Das diskrete Signal, das aus dem Speicher mit direktem Zugriff 23 ausgelesen wird, und das zu dem Ausgangssignal des Speichers mit direktem Zugriff 12 gleich ist, wird einem abtastenden Frequenzumsetzer 14 zugeführt. Die Abiastfrequenz des diskreten Signals wird in dem abtastenden Frequenzumsetzer 14, so wie es oben beschrieben ist, in die Abtastfrequenz F2 umgesetzt. Das Ausgangssignal des abtastenden Frequenzumsetzers 14 wird dann in den Speicher mit direktem Zugriff 23 eingeschrieben. Der Auslesevorgang, der demjenigen des Speichers mit direktem Zugriff 15 ähnlich bi ist. wird gesteuert durch ein Auslesesteuersignal, das über eine Anschlußklemme 24 zugeführt wird, für diesen Speicher mit direktem Zugriff 23 ausgeführt. Das aus dem Speicher mit direktem Zugriff 23 ausgclesene diskrete Signal wird über die Ausgangsanschlußklemme 17 wiedergegeben. Bei der vorliegenden Ausführungsform der Erfindung wird ein einziger Speicher mit direktem Zugriff 23 verwendet, um die Anzahl der erforderlichen

Bauelemente zu vermindern.

Im folgenden wird eine Ausführungsform des obigen abtastenden Frequenzumsetzers 14 anhand von F i g. 6 beschrieben.

Gemäß F i g. 6 wird das Signal y_n des Speichers mit direktem Zugriff 12 (oder 23) einem Interpolator 30 über eine Sammelleitung 36 zugeführt. Ein Festwertspeicher (ROM) 31, in dem die Multiplikationsergebnisse gespeicherl sind, wird aufgerufen, nachdem das obige Signal y„ in der Reihenfolge jedes Bits des Eingangssignals neu angeordnet worden ist. Der Interpolator 30 und der Festwertspeicher 31 sind durch eine Sammelleitung 40 miteinander verbunden. Der Festwertspeicher 31 hat beispielsweise einen Aufbau, wie er in F i g. 7 dargestellt ist. Gemäß Fig. 7 besteht der Festwertspeicher 31 aus Festwertspeicherbauteilen 31a bis 31c/ und jedes der Festwertspeicherbauteile 31a bis 31c/enthält einen Adressenteil und einen Inhaltsteil, in denen die Multiplika-Cionsergebnisse Λ 1 bis Λ 4 gespeichert werden. Die Anzahl der Bits, die für die Adresse des Festwertspeichers 31 erforderlich ist, ist durch die Anzahl der Eingangssignale bestimmt, d. h. durch die Ordnung des Digitalfilters. Folglich sind bei der vorliegenden Ausführungsform zwei oder drei Bits für die Adresse des Festwertspeichers 31 erforderlich und F i g. 7 zeigt eine Ausführungsform für einen Fall, bei dem die Anzahl der Adressenbits zwei ist. Die Anzahl der erforderlichen Festwertspeicherbauteile ist durch die Anzahl der Bits des Signals bestimmt und bei der vorliegenden Ausführungsform sind vier Festwertspeicherbauteile 31a bis 31c/ vorgesehen, da das Signal vier Bits aufweist.

Vier Arten von Adressen, d. h. »11«, »10«, »01« und »00« können in jedem Adressenteil in den Festwertspeicherbauteüen 31a bis 3id vorgesehen sein. Dabei können beispielsweise das am meisten kennzeichnende Bit (MSB) bis zu dem am wenigsten kennzeichnenden Bit (LSB) in der Reihenfolge »00«, »11«, »01« und »10« vorliegen, wobei »00« das am meisten kennzeichnende Bit und »10« das am wenigsten kennzeichnende Bit sind. Dabei wird ferner angenommen, daß »00«, »11«, »01« und »10« jeweils den Größen »y°_ny°n-\«, »y'_ny^[ _n-\«, »J^/iy²»-!« und »yny³,,-!« entsprechen.

Die Daten, die man durch aufeinanderfolgenden Zugriff zum Festwertspeicher 31 erhält, werden einer arithmetischen Logik-Einheit (ALU) 32 über eine Sammelleitung 39 zugeführt und sie werden in der arithmetisehen Logik-Einheit 32 und einem Register 33 addiert oder subtrahiert. Wenn zwei Eingangsgrößen vorliegen, dann erhält man ein Signal Z_n, das die Gleichung

erfüllt. Das auf diese Weise erhaltene Signal z„ wird in einer Verminderungsvorrichtung 34 vermindert. Die Verminderungsvorrichtung 34 wird von einem Signal gesteuert, das von einem Steuersignalgenerator 35 zugeführt wird, der den obigen Interpolator 30, den Festwertspeicher 31, die arithmetische Logik-Einheit 32 und das Register 33 über eine Sammelleitung 37 steuert. Dem Steuersignalgenerator 35 wird ein Signal zugeführt, das ein Urnsetzungsverhältnis zwischen der ersten Fernsehanordnung (die beispielsweise 625 Abtastlinien verwendet) und der zweiten Fernsehanordnung (die beispielsweise 525 Abtastlinien verwendet) wiedergibt. Die Verminderungsschaltung 34 bildet somit das obige Signal z„ mit einer Pause gemäß dem Steuersignal für das Umsetzverhältnis. Das von der Verminderungsvorrichtung 34 gebildete Signal wird dem Speicher mit direktem Zugriff 15 (oder 23) zugeführt.

Wenn das Signal z„ durch die Gleichung

x_n =a_oyn + a\ Y_n-, + Zj₁ z„_ ,

geschrieben werden kann, dann muß der Ausdruck z„_i untersucht werden und es wird die Verbindung (Sammelleitung 38), die in den F i g. 6 und 7 durch gestrichelte Linien dargestellt ist. notwendig. Die Schallung zur Erzeugung des Signals Z_n, das die Gleichung

z„=*aoy_n + a] Y_n-\ oderZ_n = a_oy_n + a\ Y_n-\ + z_n-\

erfüllt, ist entweder ein Digitalfilter mit einem begrenzten Impulsfrequenzbereich oder ein Digitalfilter mit einem unbegrenzten impulsfrequenzbereich.

Noch eine weitere Ausführungsform des obigen abtastenden Frequenzumsetzers 14 ist in F i g. 8 dargestellt. In F i g. 8 sind die Teile, die entsprechenden Teilen in den F i g. 3 und 6 gleich sind, mit den gleichen Bezugszeichen versehen.

In Fig.8 wird das Signal y„ des Speichers mit direktem Zugriff 12 (oder 23) dem Interpolator 30 über die Anschlußklemme 18 zugeführt. Bei der vorliegenden Ausführungsform wird anders als bei der in F i g. 6 dargestellten Ausführungsform das Ausgangssignal des Interpolators 30 einem einzigen Festwertspeicher (ROM) 42 über einen Multiplexer (MUX) 41 zugeführt Über den Multiplexer 41 wird fortlaufend Zugriff zu dem Festwertspeicher 42 vorgenommen, und zwar beispielsweise in einer Folge y°ny°n-i, y„y„-i, ■■· Wie bei der oben beschriebenen Ausführungsform, die in F i g. 6 dargestellt ist, werden die durch den Zugriff zu dem Festwertspei- eo eher 42 erhaltenen Werte in der arithmetischen Logik-Einheit 32 und dem Register 33 addiert oder subtrahiert. Folglich wird ein Signal Z_n von der Verminderungsvorrichtung 34 gebildet und durch die Anschlußklemme 22, wie bei dem weiter oben beschriebenen Fall, abgegeben. Die Beschreibung wurde für den Fall vorgenommen. bei dem zwei Eingangssignale vorhanden sind, d. h. für den Fall, daß das Signal z„ die Gleichung

x_n™aoy,, + atY_n-t
erfüllt. Jedoch kann selbst dann, wenn das Signal z„ durch die Gleichung

Z_n = a_oy„ + 3i Y'_n_ ι + b\ Z_n.

beschrieben wird, arr- Signal Z_n wie in der obigen Ausführungsform, die anhand der Fi g. 6 und 7 beschrieben worden ist, festgestellt werden, indem man eine Verbindung 43 zwischen dem Register 33 und dem Multiplexer 41 vorsieht. Jedoch ist es bei der vorliegenden Ausführungsform nicht notwendig, einen Steuersignalgencrator vorzusehen, da ein Zugriff zu dem Festwertspeicher 42 nacheinander erfolgt.

Bei den Ausführungsformen, die anhand der F i g. 6, 7 und 8 beschrieben worden sind, wurde das Digitalfilter aus einem Festwertspeicher, einer arithmetischen Logik-Einheit und einem Register aufgebaut Das Digitalfilter kann beispielsweise auch unter Verwendung von Multiplizierschaltungen aufgebaut werden.

Bei jeder der oben beschriebenen Ausführungsformen der Anordnung nach der Erfindung wurde davon ausgegangen, daß eine Beziehung von F\<F2 zwischen den Abtastfrequenzen Fl und F2 besteht. Wenn jedoch eine Beziehung vorliegt, daß F\>F2 ist, dann ist es notwendig, die Frequenzkomponenten über eine Frequenz von F2/2 im Tiefpaßfilter 20 zu eliminieren. Das bedeutet, daß die unerwünschten Faltungsfrequcnzkomponenten über der Frequenz F2/2, die in der Verminderungsvorrichtung 21 gebildet werden, eliminiert werden.

Darüber hinaus ist der abtastende Frequenzumsetzer 14 nicht auf solche Ausführungsformen begrenzt, die weiter oben beschrieben sind und die einen digitalen Filter verwenden. Beispielsweise kann ein Verfahrer verwendet werden, bei dem ein Signal, das aus der Abtastfrequenz umgesetzt wird, dadurch gewonnen wird, daO es durch eine Filterschaltung geleitet wird, nachdem es zunächst in ein Analogsignal umgesetzt worden ist Darüber hinaus kann ein Verfahren angewendet werden, bei dem ein Punkt mit Hilfe der Newton'schen Interpolationsgleichung oder der Lagrange'schen Interpolationsgleichung grob berechnet wird. Ferner lassen sich Signale mit einem vorbestimmten Zeitintervall nach Gleichung (4) abrufen, da die Gleichung (7) in diesem Fall immer noch erfüllt ist.

Eine Anordnung nach der Erfindung ist die Abtastfrequenz der diskreten Signalreihe, die aus mehreren Bildelementen besteht in vertikaler Richtung des Halbbildes angeordnet und sie wird mit Hilfe eines abtastenden Frequenzumsetzers und eines Speichers mit direktem Zugriff umgesetzt, damit die Zahl der Abiastlinien des Videosignals der ersten Fernsehanordnung in die Zahl der Abtastlinien des Videosignals der zweiten Fernsehanordnung umgesetzt wird. Folglich läßt sich der Auslesevorgang aus dem Speicher mit direktem Zugriff für Halbbilder oder Vollbilder des Videosignals ausführen.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zum Umsetzen einer Zahl von Abtastlinien, mit deren Hilfe eine erste Zahl von Abtastlinien eines ersten digitalen Videosignals in eine zweite Anzahl von Abtastlinien eines zweiten digitalen Videosignals umgesetzt wird, mit einer Speichervorrichtung zur Speicherung von Bildelementinformation an den Schnittpunkten eines Gitters, die einen Halbbildrahmen oder Bildrahmen des ersten digitalen Videosignals bilden, und mit Umsetzeinrichtungen, die das zweite digitale Videosignal, das eine zweite Anzahl von Abtastlinien aus den Daten der Bildelementinformation, die aus der Speichervorrichtung durch Interpolation ausgelesen wird, bildet, dadurch gekennzeichnet,

daß die Speichervorrichtung (12; 23) so gesteuert ist, daß sie die Bildelementinformation in dem Gitter Spalte für Spalte ausliest, um diskrete Zeitreihensignale zu erzeugen, die eine Abtastfrequenz gleich der horizontalen Abtastfrequenz (Fi) des ersten digitalen Videosignals aufweisen, und

daß die Umsetzeinrichtung (14) einen Interpolator (19) enthält, der zwischen die diskreten Zeitreihensignale, die aus der Speichervorrichtung (12,23) ausgelesen worden sind, eine bestimmte Anzahl von Nullen einsetzt, einen Tiefpaßfilter (20), der niederfrequente Komponenten des Ausgangssignals des Interpolators (19) hindurchläßt, und eine Verminderungsvorrichtung (21; 34), der die Ausgangssignale des Tiefpaßfilters (20) zugeführt werden, um ein diskretes Zeitreihensignal, das eine umgesetzte Abtastfrequenz gleich der horizontalen Abtastfrequenz (F 2) des zweiten digitalen Videosignals aufweist, als Ausgangssignal für eine weitere Speichervorrichtung (15; 23) zu bilden, die so gesteuert ist, daß sie die Dsten der Bildelementinformation in einem Büdrahmen des Ausgangssignals der Umsetzvorrichtung (14) Spalte für Spalte einschreibt, und daß sie die gespeicherten Daten der Bildelementinformation Zeile für Zeile ausliest, um das zweite digitale Videosignal zu erhalten.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtung (12) und die weitere Speichervorrichtung (15) jeweils einen Speicher mit direktem Zugriff aufweisen.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein einziger Speicher (23) mit direktem

Zugriff sowohl für die eine als auch für die weitere Speichervorrichtung verwendet wird.

4. Anordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Interpolator (19) (P-1)

Nullstellen (P=Q -yr-, wobei P und Q ganze Zahlen sind) zwischen jeden diskreten Wert des diskreten Zeitreihensignals, das von dem Speicher (12; 23) ausgelesen wird, einfügt, daß das Tiefpaßfilter (20) Frequenzkomponenten des Ausgangssignals des Interpolators (19), die nicht im Grundfrequenzband (0 < w< F1/2) liegen, eliminiert und daß die Verminderungsvorrichtung (21) jeden <?-ten diskreten Wert des Ausgangssignals des Tiefpaßfilters (20) abtastet, so daß ein diskretes Zeitreihensignal entsteht, das eine umgesetzte Abtastfrequenz (F2) aufweist.

5. Anordnung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß die Umsetzvorrichtung (14) ferner einen Steuersignalgenerator (35) aufweist, dem ein Steuersignal für das Umsetzverhältnis zugeführt wird, das das Umsetzverhältnis zwischen dem ersten und dem zweiten digitalen Videosignal angibt, um den Interpolator (19), den Tiefpaßfilter (20) und die Verminderungsvorrichtung (21) entsprechend zu steuern.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Tiefpaßfilter (20) einen Festwertspeieher (31; 31a—3\d)aufweist, dem das Ausgangssignal des Interpolators (30) zugeführt wird und in dem Multiplikationswerte gespeichert werden, eine arithmetische Logik-Einheit (32), der ein Ausgangssignal des Festwertspeichers (31; 3ia—3id) zugeführt wird, und ein Register (33), dem das Ausgangssignal der arithmetischen Logik-Einheit (32) zugeführt wird, wodurch ein Signal für die Verminderungsvorrichtung (34) gebildet und dieser zugeführt wird, wobei die arithmetische Logik-Einheit (32) und das Register (33) mathematische Operationen ausführen, indem sie Werte verwenden, die durch Zugriff des Festwertspeichers (31; 31a—3\d) erhalten worden sind.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Register (33) ein Ausgangssignal an den Festwertspeicher (31 j 31a-3ld) abgibt.

8. Anordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Tiefpaßfilter (20) einen Multiplexer (41) aufweist, dem das Ausgangssignal des Interpolators (30) zugeführt wird, ferner einen Festwertspeicher (42), dem das Ausgangssignal des Multiplexers (41) zugeführt wird und in dem Multiplikationsergebnisse gespeichert werden, ferner eine arithmetische Logik-Einheit (32), der das Ausgangssignal des Festwertspeichers (42) zugeführt wird, und ein Register (33), dem das Ausgangssignal der arithmetischen Logik-Einheit (32) zugeführt wird, daß das Ausgangssignal des Registers (33) der Verminderungsvorrichtung (34) zugeführt wird und daß die arithmetische Logik-Einheit (32) und das Register (33) mathematische Operationen unter Verwendung von Werten ausführen, die sich durch Zugriff des Festwertspeichers (42) ergeben.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß das Register (33) sein Ausgangssignal dem Multiplexer(41) zuführt.