JPH06301373A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH06301373A
JPH06301373A JP5084526A JP8452693A JPH06301373A JP H06301373 A JPH06301373 A JP H06301373A JP 5084526 A JP5084526 A JP 5084526A JP 8452693 A JP8452693 A JP 8452693A JP H06301373 A JPH06301373 A JP H06301373A
Authority
JP
Japan
Prior art keywords
thinning
timing
display
address
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5084526A
Other languages
English (en)
Inventor
Kingo Wakimoto
欣吾 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5084526A priority Critical patent/JPH06301373A/ja
Priority to US08/226,472 priority patent/US6154193A/en
Priority to DE4412429A priority patent/DE4412429A1/de
Publication of JPH06301373A publication Critical patent/JPH06301373A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/20—Function-generator circuits, e.g. circle generators line or curve smoothing circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】 ギザつきのない垂直方向の拡大画像を得る。 【構成】 間引き用カウンタ１９のリセットタイミング
を、セレクタ３２の出力により奇数ラインと偶数ライン
とで１水平走査ラインだけ変化させる。これにより、Ａ
ＮＤゲート２０による信号Ｂの間引きタイミングが、奇
数フレームと偶数フレームとで１水平走査ラインずれ、
間引きに対応して表示メモリ２から重ねて読み出される
挿入ラインの位置も、奇数フレームと偶数フレームとで
１水平走査ラインずれる。また、挿入ラインの色データ
は、アダー３４による＋１処理により色度の低い色デー
タに変換され、表示装置３に与えられる。 【効果】 垂直方向の拡大画像において、例えば斜めの
細線のギザギザがぼやけ、スムーズな垂直方向の拡大画
像が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、表示メモリに記憶さ
れたデータに応じた表示を表示装置に行わせるための制
御を実行する表示制御装置に関し、特に、ＬＣＤ（液晶
表示装置）等の表示装置に画像を垂直方向に拡大して表
示する表示制御装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータの画面表示に関
するソフトウェアの規格として、例えば、４００水平走
査ラインの規格と４８０水平走査ラインの規格とが知ら
れている。これらの規格の間で互換をとるためには、画
像を垂直方向に拡大或いは縮小する必要がある。
【０００３】図１３は、画像を垂直方向に拡大表示する
ための従来の表示制御装置を示すブロック図である。表
示制御装置１は、表示メモリ２に記憶されたデータに応
じた表示をＬＣＤ等の表示装置３に行わせるための制御
を実行する。表示メモリ２に記憶されるデータは、ＣＰ
Ｕから与えられる。表示メモリ２の記憶データは、表示
制御装置１から与えられるアドレスに従って、表示メモ
リ２から読み出される。読み出されたデータは、表示制
御装置１において、後に詳述するような処理を施され
て、色画像データＶＤとして表示装置３に与えられる。
表示装置３には又、表示制御装置１から、水平同期信号
ＨＳと垂直同期信号ＶＳとが与えられる。これにより、
表示装置３上に表示メモリ２の記憶データに応じた画像
表示が行われる。
【０００４】表示制御装置１は、種々のタイミング信号
を作り出す部分として、水平カウンタ１５と、水平タイ
ミング発生回路１６と、垂直カウンタ１７と、垂直タイ
ミング発生回路１８とを備えている。水平カウンタ１５
は、クロックＣＣをタイミング入力Ｔに受け、水平タイ
ミング発生回路１６からの信号ＨＥをリセット入力Ｒに
受ける。水平タイミング発生回路１６は、水平カウンタ
１５からのカウント出力を入力Ｉに受け、その出力Ｑか
ら、水平同期信号ＨＳ並びに信号Ｂ及び信号ＨＥを出力
する。これらの信号ＨＳ，Ｂ，ＨＥは、図１４のタイミ
ングチャートに示すような信号である。信号Ｂは帰線期
間を示し、信号ＨＥは帰線期間の最後のタイミングを示
す。尚図１４のタイミングチャートにおいてクロックＣ
Ｃの各パルスに付された数字は水平カウンタ１５のカウ
ント値である。
【０００５】図１５は、水平タイミング発生回路１６の
詳細を示すブロック図である。水平タイミング発生回路
１６は、外部より設定可能なレジスタ１６１ａ，１６１
ｂ，１６１ｃ，１６１ｄを備えている。レジスタ１６１
ａには水平総文字値Ａが設定され、レジスタ１６１ｂに
は水平表示エンドタイミング値Ｂが設定され、レジスタ
１６１ｃには水平同期信号スタートタイミング値Ｃが設
定され、レジスタ１６１ｄには水平同期信号エンドタイ
ミング値Ｄが設定される。各レジスタ１６１ａ，１６１
ｂ，１６１ｃ，１６１ｄの設定値Ａ，Ｂ，Ｃ，Ｄは、コ
ンパレータ１６２ａ，１６２ｂ，１６２ｃ，１６２ｄに
より、水平カウンタ１５のカウント値とそれぞれ比較さ
れる。コンパレータ１６２ａ，１６２ｂ，１６２ｃ，１
６２ｄの比較出力は、Ｄフリップフロップ１６３，１６
５，１６６，１６７のデータ入力Ｄにそれぞれ与えられ
る。Ｄフリップフロップ１６３，１６５，１６６のタイ
ミング入力ＴにはクロックＣＣが与えられ、Ｄフリップ
フロップ１６７のタイミング入力ＴにはＤフリップフロ
ップ１６３の出力である信号ＨＥが与えられる。一方、
Ｄフリップフロップ１６４のデータ入力ＤにはＤフリッ
プフロップ１６３の出力が与えられ、タイミング入力Ｔ
にはクロックＣＣが与えられる。
【０００６】Ｄフリップフロップ１６４の出力はＲＳフ
リップフロップ１６８のセット入力Ｓに与えられ、Ｄフ
リップフロップ１６５の出力はＲＳフリップフロップ１
６８のリセット入力Ｒに与えられる。又Ｄフリップフロ
ップ１６６の出力はＲＳフリップフロップ１６９のセッ
ト入力Ｓに与えられ、Ｄフリップフロップ１６７の出力
はＲＳフリップフロップ１６９のリセット入力Ｒに与え
られる。そして、前述した値Ａ，Ｂ，Ｃ，Ｄを適当に設
定することにより、図１４に示すような水平同期信号Ｈ
Ｓ並びに信号Ｂ，ＨＥがそれぞれＲＳフリップフロップ
１６９、ＲＳフリップフロップ１６８及びＤフリップフ
ロップ１６３から導出される。
【０００７】図１３に戻って、垂直カウンタ１７は、水
平タイミング発生回路１６からの信号Ｂをタイミング入
力Ｔに受け、垂直タイミング発生回路１８からの信号Ｌ
Ｈをリセット入力Ｒに受ける。垂直カウンタ１７のカウ
ント出力は垂直タイミング発生回路１８の入力Ｉに与え
られ、垂直タイミング発生回路１８の出力Ｑからは、図
１６のタイミングチャートに示すような垂直同期信号Ｖ
Ｓ並びに信号ＬＨが出力される。信号ＬＨは、１フレー
ムの最終ラインを示す信号である。
【０００８】図１７は、垂直タイミング発生回路１８の
詳細を示すブロック図である。垂直タイミング発生回路
１８は、外部より設定可能なレジスタ１８１ａ，１８１
ｂ，１８１ｃを備えている。レジスタ１８１ａ，１８１
ｂ，１８１ｃには、垂直総ライン値Ｅ、垂直同期信号ス
タートタイミング値Ｆ、垂直同期信号エンドタイミング
値Ｇがそれぞれ設定される。レジスタ１８１ａ，１８１
ｂ，１８１ｃの各設定値は、コンパレータ１８２ａ，１
８２ｂ，１８２ｃにより、垂直カウンタ１７のカウント
出力とそれぞれ比較される。コンパレータ１８２ａ，１
８２ｂ，１８２ｃの比較出力は、Ｄフリップフロップ１
８３，１８４，１８５のデータ入力Ｄにそれぞれ与えら
れる。Ｄフリップフロップ１８３，１８４，１８５のタ
イミング入力Ｔには、水平タイミング発生回路１６から
の信号Ｂが与えられる。
【０００９】Ｄフリップフロップ１８４の出力はＲＳフ
リップフロップ１８６のセット入力Ｓに与えられ、Ｄフ
リップフロップ１８５の出力はＲＳフリップフロップ１
８６のリセット入力Ｒに与えられる。これにより、レジ
スタ１８１ａ，１８１ｂ，１８１ｃの各設定値Ｅ，Ｆ，
Ｇを適当に設定することにより、図１６のタイミングチ
ャートに示すような信号ＶＳ及びＬＨがそれぞれＲＳフ
リップフロップ１８６及びＤフリップフロップ１８３か
ら導出される。
【００１０】図１３に戻って、表示制御装置１は、表示
メモリ２のアドレスを発生する部分として、先頭アドレ
ス発生回路１０とアドレスカウンタ１１とを備えてい
る。又、画像を垂直方向に拡大する場合に、アドレス発
生のための基準信号を間引く部分として、間引き用カウ
ンタ１９とＡＮＤゲート２０と、セレクタ２１とを備え
ている。間引き用カウンタ１９は、この実施例では２ビ
ットカウンタにより構成されている。
【００１１】間引き用カウンタ１９の負論理のタイミン
グ入力Ｔには水平タイミング発生回路１６からの信号Ｂ
が与えられ、リセット入力Ｒには垂直タイミング発生回
路１８からの信号ＬＨが与えられる。間引き用カウンタ
１９はそのカウント値が３になる度にキャリー信号Ｃを
出力し、そのキャリー信号ＣはＡＮＤゲート２０の負論
理の入力に与えられる。ＡＮＤゲート２０のもう一方の
入力には水平タイミング発生回路１６からの信号Ｂが与
えられ、ＡＮＤゲート２０の出力は、セレクタ２１のＡ
入力に与えられる。セレクタ２１のＢ入力には、水平タ
イミング発生回路１６からの信号Ｂが与えられる。セレ
クタ２１は、セレクト信号Ｓに応答して、Ａ入力又はＢ
入力の信号を選択して出力する。
【００１２】先頭アドレス発生回路１０は、セレクタ２
１からの信号と垂直タイミング発生回路１８からの信号
ＬＨとを受け、これらの信号に従って、予め定められた
規則により、各水平走査ラインの先頭アドレスを発生す
る。アドレスカウンタ１１は、先頭アドレス発生回路１
０からの先頭アドレスをデータ入力Ｄに受ける。又、水
平タイミング発生回路１６からの信号ＨＥ及びクロック
ＣＣがアドレスカウンタ１１のロード入力ＬＤ及びタイ
ミング入力Ｔにそれぞれ与えられている。アドレスカウ
ンタ１１は信号ＨＥに応答して先頭アドレスをロード
し、クロックＣＣに応答してその先頭アドレスから１ず
つアドレスをアップカウントしていく。このアドレスが
表示メモリ２のアドレス入力Ａに与えられる。
【００１３】図１８は、先頭アドレス発生回路１０の詳
細を示すブロック図である。先頭アドレス発生回路１０
は、スタートアドレスレジスタ１０１と、セレクタ１０
２と、Ｄフリップフロップ１０３と、フルアダー１０４
と、オフセットレジスタ１０５とを備えて構成されてい
る。セレクタ１０２は、フルアダー１０４の出力をＡ入
力に受け、スタートアドレスレジスタ１０１に予めスト
アされたスタートアドレスをＢ入力に受ける。垂直タイ
ミング発生回路１８からの１フレームの最終ラインを示
す信号ＬＨがセレクタ１０２のセレクト入力Ｓに与えら
れ、セレクタ１０２は信号ＬＨの“Ｈ”に応答してＢ入
力を選択し、信号ＬＨの“Ｌ”に応答してＡ入力を選択
する。即ち、１フレームの最後にのみ、スタートアドレ
スレジスタ１０１にストアされたスタートアドレスがセ
レクタ１０２から出力され、その他はフルアダー１０４
の出力がセレクタ１０２から出力される。Ｄフリップフ
ロップ１０３はセレクタ１０２の出力をデータ入力Ｄに
受け、この信号を、タイミング入力Ｔに与えられる信
号、即ちセレクタ２１から先頭アドレス発生回路１０の
入力ＡＬに与えられる信号に応答してラッチする。尚、
Ｄフリップフロップ１０３は、セレクタ１０２からの１
６ビットの出力に対応して、１６個のＤフリップフロッ
プが並列に設けられて構成されている。
【００１４】Ｄフリップフロップ１０３にラッチされた
データは、水平走査ラインの先頭アドレスとして出力Ｏ
から出力される。即ち、セレクタ２１から先頭アドレス
発生回路１０の入力ＡＬに信号入力がある度に、換言す
れば各水平走査ライン毎に、異なった先頭アドレスが順
次出力される。フルアダー１０４は、Ｄフリップフロッ
プ１０３の出力をＡ入力に受け、オフセットレジスタ１
０５に予めストアされたオフセット値をＢ入力に受け
る。フルアダー１０４は、現在出力中の先頭アドレス
に、オフセットレジスタ１０５にストアされたオフセッ
ト値を加えたものを、次の水平走査ラインのための先頭
アドレスとして出力する。この先頭アドレスは、次のＡ
Ｌ入力に応答して、Ｄフリップフロップ１０３にラッチ
され出力される。
【００１５】図１９は、表示期間と帰線期間のアドレス
カウンタ１１のカウントの様子を示す図である。アドレ
スカウンタ１１は帰線期間の間もカウントを続けるた
め、次の表示期間の最初、即ち次の水平走査ラインの最
初において不連続にアドレスをカウントしなければなら
ない。そのような不連続なアドレスを発生するための先
頭アドレスが、上述のように先頭アドレス発生回路１０
で１水平走査ライン毎に発生され、アドレスカウンタ１
１に与えられる。
【００１６】図１９の場合、０がスタートアドレスとし
てスタートアドレスレジスタ１０１にストアされ、オフ
セットレジスタ１０５にはオフセット値として８０がス
トアされる。これにより、第１，第２，第３…の各水平
走査ラインの先頭アドレスは、０，８０，１６０…とい
うように変化していく。
【００１７】図１３に戻って、画面を垂直方向に拡大し
ないモードでは、セレクタ２１は、セレクト信号Ｓに応
答してＢ入力に与えられる信号Ｂを選択し出力する。信
号Ｂは帰線期間を示す信号であり、１水平走査ライン毎
に発生されるため、先頭アドレスは１水平走査ライン毎
に変化していく。
【００１８】一方、画面を垂直方向に拡大するモードで
は、セレクタ２１は、セレクト信号Ｓに応答してＡ入力
に与えられるＡＮＤゲート２０からの信号を選択し出力
する。ＡＮＤゲート２０の出力信号は、図１６のタイミ
ングチャートに示すように、信号Ｂを所定の割合で間引
いたものとなっている。即ち、間引き用カウンタ１９は
２ビットカウンタであるため、図１６に示すようにその
カウント値が３になる度にキャリー信号Ｃを出力する。
このキャリー信号Ｃに応答してＡＮＤゲート２０は閉じ
られ、このタイミングにおける信号Ｂは間引かれる。従
って、先頭アドレス発生回路１０で発生される先頭アド
レスは変化しないことになる。即ち、前の水平走査ライ
ンにおける先頭アドレスが、次の水平走査ラインにおい
てもそのまま使われることになる。
【００１９】図１６においては、第４水平走査ラインと
第５水平走査ラインとで先頭アドレス発生回路１０から
出力される先頭アドレスが同じ内容となっている。この
ため、表示メモリ２に与えられるアドレスは２水平走査
ラインに渡って同じアドレスとなり、表示メモリ２から
読み出されるデータも２水平走査ラインに渡って同じデ
ータとなる。このため、本来の１ライン（図１６では第
４水平走査ライン）が２ライン分に拡大されて表示され
ることになる。間引き用カウンタ１９は２ビットカウン
タであるため、このような動作が４水平走査ラインに１
ラインの割合で発生する。従って、画面全体は垂直方向
に最初の画面の４／３倍に拡大されて表示されることに
なる。
【００２０】間引き用カウンタ１９は１フレームの最終
ラインを示す信号ＬＨでリセットされるため、セレクト
信号Ｓを拡大モードにしている限り、その後の画面も常
に同一水平走査ラインが２ライン分に拡大され続ける。
図２１はこの様子を示した図であり、全てのフレームに
おいて第４水平走査ラインと第５水平走査ラインとで元
の画像の第４水平走査ラインが繰り返されている。
【００２１】図１３の表示制御装置１は、表示メモリ２
から読み出されたデータを表示装置３に伝達する部分と
して、表示データ用ラッチ１２と、シフトレジスタ１３
と、色変換テーブル１４とを備えている。表示メモリ２
は、Ｒ，Ｂ，Ｇの色信号と輝度信号Ｉとをそれぞれ記憶
するための４つのＲＡＭから構成されており、表示デー
タ用ラッチ１２及びシフトレジスタ１３も、これに対応
して、それぞれ並列的に設けられた４つのラッチ及び４
つのシフトレジスタから構成されている。
【００２２】表示メモリ２の各ＲＡＭからの出力データ
（各８ビットで合計８×４ビット）は、それぞれ対応の
表示データ用ラッチ１２のデータ入力Ｄに与えられる。
表示メモリ２からの出力データは、図２０のタイミング
チャートに示すように、表示データ用ラッチ１２のタイ
ミング入力Ｔに与えられるクロックＣＣに応答して、表
示データ用ラッチ１２にラッチされる。表示データ用ラ
ッチ１２の出力データは、シフトレジスタ１３のデータ
入力Ｄに与えられる。シフトレジスタ１３は、ロード入
力ＬＤに与えられるロード信号ＰＬに応答して表示デー
タ用ラッチ１２の出力データをロードし、このロードし
たデータを、タイミング入力Ｔに与えられるドットクロ
ックＤＣに応答して、図２０に示すように１ビットずつ
シリアルに出力する。シフトレジスタ１３は４個設けら
れているので、４ビット（１ビット×４）ずつのデータ
が順次出力されることになる。この４ビットのデータで
画素１ドットが構成される。即ち、各画素毎に、２4 ＝
１６色分の色表示が可能となる。
【００２３】色変換テーブル１４は、シフトレジスタ１
３からの４ビットのデータをアドレス入力Ａに受け、こ
れを６ビットの色画像データＶＤに変換して出力する。
即ち、色変換テーブル１４には、２6 ＝６４色分の色デ
ータが予め設定されると共に、その中から表示すべき１
６色が予め選定されており、その選定された１６色を４
ビットのアドレス入力に従って選択出力する。この色変
換テーブル１４により、表示装置３に表示可能な色数
（色の選択幅）が増加される。
【００２４】
【発明が解決しようとする課題】従来の表示制御装置は
以上のように構成されており、画面を垂直方向に拡大す
るモードにおいて、図２１に示すように、同一表示が繰
り返される水平走査ラインが全てのフレームにおいて固
定されている。このため、斜めの細線を垂直方向に拡大
表示すると、全てのフレームにおいて図２２に示すよう
な画面となり、特に拡大部分において斜め線に段差が発
生し、斜め線がギザギザに見えるという問題点があっ
た。
【００２５】この問題点を解決するため、図２３に示す
ように、色変換テーブル１４からの出力を、直列に接続
された２つのラインメモリ５１，５２に通し、両ライン
メモリ５１，５２からの２ライン分の出力を演算装置５
３で演算することにより画像をスムーズにする技術も提
案されている。しかし、この方法では、ラインメモリや
演算装置が必要となり、装置構成が複雑になるという問
題点がある。
【００２６】この発明は上記のような問題点を解決する
ためになされたもので、画面を垂直方向に拡大するモー
ドにおいてもギザギザのないスムーズな画像表示が得ら
れると共に、装置構成も比較的簡単で済む表示制御装置
を提供することを目的としている。
【００２７】
【課題を解決するための手段】この発明は、表示メモリ
に記憶されたデータに応じた表示を表示装置に行わせる
ための制御を実行する表示制御装置を対象としている。
【００２８】第１の発明に係る表示制御装置は、表示メ
モリをアドレス指定するためのアドレスを発生するアド
レス発生手段と、このアドレス発生手段からのアドレス
に従って表示メモリから読み出されたデータを表示装置
に伝達するためのデータ伝達手段とを備えている。そし
て、アドレス発生手段は、表示装置の１水平走査期間を
１周期とする基準信号を発生する手段と、基準信号をｎ
水平走査ラインに１回の割合でインアクティブにするこ
とにより基準信号を間引く間引き手段と、この間引き手
段による間引きのタイミングを奇数フレームと偶数フレ
ームとで１水平走査ラインずらせる間引きタイミング変
化手段と、この間引きタイミング変化手段により変化さ
れたタイミングで間引き手段により間引かれた前記基準
信号に応答して各水平走査ライン毎のアドレスを生成す
るアドレス生成手段とを備えて構成されている。
【００２９】第２の発明に係る表示制御装置は、表示メ
モリをアドレス指定するためのアドレスを発生するアド
レス発生手段と、このアドレス発生手段からのアドレス
に従って表示メモリから読み出されたデータを表示装置
に伝達するためのデータ伝達手段とを備えている。そし
て、アドレス発生手段は、表示装置の１水平走査期間を
１周期とする基準信号を発生する手段と、基準信号をｎ
水平走査ラインに１回の割合でインアクティブにするこ
とにより基準信号を間引く間引き手段と、この間引き手
段による間引きのタイミングを奇数フレームと偶数フレ
ームとで１水平走査ラインずらせると共に、フレーム進
行に応じて所定の規則で変化させる間引きタイミング変
化手段と、この間引きタイミング変化手段により変化さ
れたタイミングで間引き手段により間引かれた前記基準
信号に応答して各水平走査ライン毎のアドレスを生成す
るアドレス生成手段とを備えて構成されている。
【００３０】第３の発明に係る表示制御装置において、
データ伝達手段は、間引き手段の間引きタイミングに合
わせて、表示メモリから読み出されたデータに所定の変
更を加えるデータ変更手段を備えて構成されている。
【００３１】第４の発明に係る表示制御装置において、
データ伝達手段は、表示メモリから読み出されたデータ
をアドレスとして、所定の規則で色画像データを読み出
す第１，第２の色変換テーブルと、間引き手段の間引き
タイミングに合わせて、第１，第２の色変換テーブルの
何れかを選択する選択手段とを備えて構成されている。
【００３２】
【作用】第１の発明における間引きタイミング変化手段
は、間引き手段による間引きのタイミングを奇数フレー
ムと偶数フレームとで１水平走査ラインずらせるように
動作する。そして、アドレス生成手段は、間引きタイミ
ング変化手段により変化されたタイミングで間引き手段
により間引かれた基準信号に応答して各水平走査ライン
毎のアドレスを生成する。このため、基準信号の間引き
に対応して２つの水平走査ラインで同じアドレスが生成
され同じデータが表示される場合に、奇数フレームと偶
数フレームとで同じデータの表示箇所が１水平走査ライ
ン交互にずれることになる。このため画像を垂直方向に
拡大するモードにおいても、比較的スムーズな表示画像
を得ることができる。
【００３３】第２の発明における間引きタイミング変化
手段は、間引き手段による間引きのタイミングを奇数フ
レームと偶数フレームとで１水平走査ラインずらせると
共に、フレーム進行に応じて所定の規則で変化させるよ
うに動作する。そして、アドレス生成手段は、間引きタ
イミング変化手段により変化されたタイミングで間引き
手段により間引かれた基準信号に応答して各水平走査ラ
イン毎のアドレスを生成する。このため、基準信号の間
引きに対応して２つの水平走査ラインで同じアドレスが
生成され同じ画像が表示される場合に、同じ画像の表示
箇所が奇数フレームと偶数フレームとで１水平走査ライ
ンずれるだけでなく、フレーム進行に応じて同じ画像の
表示箇所が所定の規則で順次変化していくことになる。
このため、画面を垂直方向に拡大するモードにおいて、
第１の発明よりも更にスムーズな表示画像を得ることが
できる。
【００３４】第３の発明におけるデータ変更手段は、間
引き手段の間引きタイミングに合わせて、表示メモリか
ら読み出されたデータに所定の変更を加えるように動作
する。従って、間引き手段の間引きタイミングに合わせ
て比較的色度の低い色表示を行う等の変更が可能にな
り、垂直方向に画像を拡大する場合に、拡大箇所を目立
たないようにすることができる。
【００３５】第４の発明における選択手段は、間引き手
段の間引きタイミングに合わせて、第１，第２の色変換
テーブルの何れかを選択するように動作する。従って、
例えば第１の色変換テーブルには普通の色度の色、第２
の色変換テーブルには比較的色度の低い色を予め設定し
ておき、間引きの無いときには第１の色変換テーブルを
選択し、間引き時には第２の色変換テーブルを選択する
ように構成しておくことにより、間引きにより同じ画像
が表示される箇所を薄い色で表示させることが可能とな
り、画像を垂直方向に拡大する場合に拡大箇所を目立た
なくすることが可能になる。
【００３６】
【実施例】
＜第１実施例＞図１は、この発明による表示制御装置の
第１実施例を示すブロック図である。図１３に示す従来
の表示制御装置と比べて異なっているのは次の３点であ
る。先ず第１に、図１３の垂直タイミング発生回路１８
に代えて、垂直タイミング発生回路１８′が設けられて
いる。垂直タイミング発生回路１８′は、従来と同様の
垂直同期信号ＶＳと１フレームの最終ラインを示す信号
ＬＨに加えて、図２のタイミングチャートに示すような
信号ＦＳを発生する。信号ＦＳは、フレームの開始を示
す信号である。
【００３７】図３は、垂直タイミング発生回路１８′の
詳細を示すブロック図である。この垂直タイミング発生
回路１８′は、図１７に示す垂直タイミング発生回路１
８にＤフリップフロップ１８７を追加した構成となって
いる。Ｄフリップフロップ１８７のデータ入力ＤにはＤ
フリップフロップ１８３から出力される信号ＬＨが与え
られ、タイミング入力Ｔには水平タイミング発生回路１
６からの信号Ｂが与えられる。これによりＤフリップフ
ロップ１８７から信号ＦＳが導出される。その他の構成
及び動作は、図１７の垂直タイミング発生回路１８と同
様である。
【００３８】図１の表示制御装置１が図１３の従来の表
示制御装置１と異なる第２の点は、間引き用カウンタ１
９をリセットするための信号を１フレーム毎に切り換え
るために、Ｔフリップフロップ３１とセレクタ３２とを
設けた点である。Ｔフリップフロップ３１の負論理のタ
イミング入力Ｔには、垂直タイミング発生回路１８′か
らの信号ＦＳが与えられ、Ｔフリップフロップ３１の出
力はセレクタ３２のセレクト入力Ｓに与えられる。セレ
クタ３２のＡ入力には垂直タイミング発生回路１８′か
らの信号ＬＨが与えられ、Ｂ入力には垂直タイミング発
生回路１８′からの信号ＦＳが与えられる。セレクタ３
２は、Ｔフリップフロップ３１からの出力に応答してＡ
入力の信号とＢ入力の信号とを切り換えて間引き用カウ
ンタ１９のリセット入力Ｒに与える。
【００３９】図１の表示制御装置１が図１３に示す従来
の表示制御装置１と異なる第３の点は、間引き用カンウ
タ１９による間引きのタイミングに合わせて、表示メモ
リ２から読み出されたデータに所定の変更を加えるため
の手段として、２ビットカウンタ３３と、アダー３４と
を設けた点である。２ビットカウンタ３３のタイミング
入力Ｔには水平タイミング発生回路１６からの信号Ｂが
与えられ、リセット入力Ｒには垂直タイミング発生回路
１８′からの信号ＦＳが与えられる。２ビットカウンタ
３３は、間引き用カウンタ１９と同様に、そのカウント
値が３になる度にキャリー信号を出力し、このキャリー
信号はアダー３４のイネーブル入力ＥＮに与えられる。
アダー３４のＡ入力にはシフトレジスタ１３からの４ビ
ットの信号が与えられ、Ｂ入力には加算用の＋１入力が
与えられる。アダー３４は、２ビットカウンタ３３から
キャリー出力がある度に、シフトレジスタ１３からの出
力データに１を加算して出力する。
【００４０】以上の３点の相違点を除いて、図１の表示
制御装置１の構成は図１３に示す従来の表示制御装置１
の構成と同様である。
【００４１】セレクタ２１に与えられるセレクト信号Ｓ
が垂直方向の画面拡大を示さないモードにおいては、セ
レクタ２１はＢ入力を選択する。このモードにおいて
は、先頭アドレス発生回路１０は図１３の従来の表示制
御装置１と同様に水平タイミング発生回路１６からの信
号Ｂ毎、即ち水平走査ライン毎に先頭アドレスを発生す
るので、表示メモリ２からのデータの読み出し動作は、
図１３に示す従来の表示制御装置１と同様なものとな
る。 一方、セレクタ２１に与えられるセレクト信号Ｓ
が垂直方向の画面拡大を示すモードにおいては、セレク
タ２１はＡ入力を選択する。このモードにおける動作は
以下の通りである。
【００４２】Ｔフリップフロップ３１の出力は、図４の
タイミングチャートに示すように、垂直タイミング発生
回路１８′からの信号ＦＳに応答して１フレーム毎に変
化する。この変化に応答して、セレクタ３２は、図４の
タイミングチャートに示すように、Ａ入力に与えられる
信号ＬＨとＢ入力に与えられる信号ＦＳとを１フレーム
毎に交互に選択して出力する。間引き用カウンタ１９
は、セレクタ３２の出力によりリセットされる。
【００４３】セレクタ３２から信号ＬＨが出力されるフ
レームにおいては、図１３に示す従来の表示制御装置１
と同様の動作が行われる。即ち、図１３の従来の表示制
御装置１に関連して説明したように、第４水平走査ライ
ンと第５水平走査ラインとで先頭アドレス発生回路１０
から同じ先頭アドレスが出力される。この動作は、図２
のタイミングチャートの上半分に示されている。このフ
レーム（例えば奇数フレーム）では、従来の表示制御装
置１に関連して説明したように、４ラインに１回の割合
で先頭アドレスの重複が実行され、１フレームの画像は
垂直方向に４／３倍に拡大されることになる。
【００４４】セレクタ３２から信号ＦＳが出力されるフ
レーム（例えば偶数フレーム）においては、間引き用カ
ウンタ１９のリセットが１水平周期遅れてかかることに
なる。これは、信号ＦＳが信号ＬＨよりも信号Ｂの１周
期（即ち１水平周期）遅れた信号となっているためであ
る。従って、間引き用カウンタ１９からのキャリー信号
Ｃの発生も奇数フレームと比べて１水平周期遅れ、この
ためＡＮＤゲート２０による信号Ｂの間引きのタイミン
グも１水平周期遅れたものとなる。この場合の動作が、
図２のタイミングチャートの下半分に示されている。こ
の偶数フレームにおいては、第５水平走査ラインと第６
水平走査ラインとで先頭アドレス発生回路１０から同一
の先頭アドレスが出力される。そして、以後は奇数フレ
ームの場合と同様に、４ラインに１回の割合で先頭アド
レスの重複が行われる。これにより、偶数フレームにお
いても、画像は垂直方向に４／３倍される。
【００４５】以上の動作は、奇数フレームと偶数フレー
ムとで交互に行われる。図５は、この様子を示した図で
ある。奇数フレームにおいては、第４水平走査ラインと
第５水平走査ラインとで元の第４ラインの画像が繰り返
して表示され、偶数フレームにおいては、第５水平走査
ラインと第６水平走査ラインとで元の第５ラインの画像
が繰り返して表示されている。
【００４６】アダー３４は、２ビットカウンタ３３から
のキャリー出力に応答して動作する。２ビットカウンタ
３３は、同じく２ビットカウンタである間引き用カウン
タ１９と比べて、タイミング入力Ｔに信号Ｂが与えられ
る点において共通している。しかし、間引き用カウンタ
１９がセレクタ３２の出力、即ち信号ＬＨ，ＦＳにより
交互にリセットされるのに対し、２ビットカウンタ３３
は常に信号ＦＳによりリセットされる点において相違し
ている。このため、２ビットカウンタ３３のキャリー出
力は、間引き用カウンタ１９と異なり常に同じタイミン
グで出力される。即ち、図２のタイミングチャートに示
すように、２ビットカウンタ３３のキャリー出力は、奇
数フレームにおいては先頭アドレスが重複される２つの
ラインのうちの後の方のラインに合わせたタイミング、
偶数フレームにおいては、先頭アドレスが重複される２
つのラインのうちの前の方のラインに合わせたタイミン
グで出力される。図５の四角枠で囲んだ部分がこのタイ
ミングに相当する。
【００４７】アダー３４は、２ビットカウンタ３３から
のキャリー信号に応答して、シフトレジスタ１３からの
４ビットのデータに＋１の変換を施す。この様子を次の
表１に示す。
【００４８】
【表１】
【００４９】いま、色変換テーブル１４に次の表２に示
すようなデータが予め設定されているとする。
【００５０】
【表２】
【００５１】この場合、アダー３４による＋１の変換に
より、通常よりも色度の小さい色が表示されることにな
る。図５においては、奇数フレームにおいて第４水平走
査ラインと第５水平走査ラインとで同じ画像（元の第４
ラインの画像）が表示されるが、この場合に拡大後の第
５水平走査ラインには拡大後の第４水平走査ラインより
も色度の小さい色が表示される。又偶数フレームにおい
ては、第５水平走査ラインと第６水平走査ラインとで同
じ画像（元の第５ラインの画像）が表示されるが、この
場合に拡大後の第５水平走査ラインには拡大後の第６水
平走査ラインよりも色度の小さい色が表示される。そし
て、フレーム周波数６０Ｈｚ程度の画像では、第５水平
走査ラインは第４水平走査ラインと第６水平走査ライン
の色が混合された色に見える。
【００５２】図６は、斜めの細線の画像をこの実施例の
装置により垂直方向に拡大した場合の表示装置３上の表
示画像を示す図である。斜線部分は、色度の小さい色表
示の部分を示している。奇数フレームと偶数フレームと
で画像の繰り返しラインの位置が交互に変化すること
と、画像の繰り返しラインにおいて通常より色度の小さ
い色表示が行われることとが相まって、画像のギザつき
がぼやけスムーズな画像が得られることとなる。
【００５３】＜変形例＞図７は、第１実施例の変形例を
示すブロック図である。この変形例では、シフトレジス
タ１３からの出力データが“１１１１”の場合にアダー
３４による＋１変換を禁止するための手段として、ＮＡ
ＮＤゲート６１とＮＯＲゲート６２とを設けている。シ
フトレジスタ１３の４ビットの出力はＮＡＮＤゲート６
１の入力に与えられ、ＮＡＮＤゲート６１の出力はＮＯ
Ｒゲート６２の負論理の入力に与えられる。ＮＯＲゲー
ト６２のもう一方の負論理の入力には２ビットカウンタ
３３のキャリー出力が与えられ、ＮＯＲゲート６２の出
力はアダー３４のイネーブル入力ＥＮに与えられる。こ
の構成によれば、シフトレジスタ１３からの出力が“１
１１１”の時、アダー３４による＋１変換は行われず、
アダー３４の出力は次の表３に示すようになる。
【００５４】
【表３】
【００５５】この変形例によれば、色変換テーブル１４
の設定データが表２に示すものである場合に、シフトレ
ジスタ１３の出力データが〔明るい白〕を示している時
にこれを〔黒〕を示すデータに変換してしまうことを避
けることができる。もしこれを避けなければ、画像の拡
大部分において色度の高い色表示が行われて拡大部分が
目立つので不都合である。
【００５６】図８は、第１実施例の別の変形例を示すブ
ロック図である。この変形例では、図１のアダー３４に
代えて、第１，第２の色変換テーブル１４ａ，１４ｂと
セレクタ４７とを設けている。第１，第２の色変換テー
ブル１４ａ，１４ｂには、例えば次の表４に示す色デー
タが設定されてもよい。
【００５７】
【表４】
【００５８】シフトレジスタ１３の４ビットの出力デー
タは、第１，第２の色変換テーブル１４ａ，１４ｂに並
列に与えられる。第１の色変換テーブル１４ａの出力デ
ータはセレクタ４７のＡ入力に与えられ、第２の色変換
テーブル１４ｂの出力データは、セレクタ４７のＢ入力
に与えられる。セレクタ４７は、２ビットカウンタ３３
からのキャリー出力が無い時はＡ入力、即ち第１の色変
換テーブル１４ａの出力データを選択し、２ビットカウ
ンタ３３のキャリー出力がある時はＢ入力、即ち第２の
色変換テーブル１４ｂの出力データを選択する。セレク
タ４７から出力される色画像データＶＤが表示装置３に
与えられる。
【００５９】この変形例においては、第２の色変換テー
ブル１４ｂに設定されている色データは、第１の色変換
テーブル１４ａに設定されている色データよりも色度の
低いものとなっている。そして、第２色変換テーブル１
４ｂの色度の低い色データが、２ビットカウンタ３３か
らのキャリー出力に応答して選択される。これにより、
第１実施例におけるアダー３４により色度の低い色を選
択した場合と同様の効果が得られる。
【００６０】＜第２実施例＞図９は、この発明による表
示制御装置の第２実施例を示すブロック図である。この
実施例に係る表示制御装置１は、図１に示す第１実施例
の表示制御装置１と比べて、次の点において相違してい
る。即ち、信号Ｂの間引きのタイミングを奇数フレーム
と偶数フレームとで１水平走査ラインずらせると共に、
その間引きのタイミングをフレーム進行に応じて所定の
規則で変化させるための手段として、図１の間引き用カ
ウンタ１９，Ｔフリップフロップ３１，セレクタ３２に
代えて、２ビットカウンタ４０，ＡＮＤゲート４１，シ
フトレジスタ４２，セレクタ４３，３ビットカウンタ４
４，Ｄフリップフロップ４５，セレクタ４６を設けてい
る。又、アダー３４のイネーブル入力ＥＮには、Ｄフリ
ップフロップ４５の出力が与えられている。
【００６１】３ビットカウンタ４４は、垂直タイミング
発生回路１８′からの信号ＦＳをタイミング入力Ｔに受
けてカウント動作する。カウンタ４４の最下位ビット出
力（Ｑ０出力）はセレクタ４６のセレクト入力Ｓに与え
られ、上位２ビットの出力（Ｑ１，Ｑ２出力）は、セレ
クタ４３の第１，第２のセレクト入力Ｓ１，Ｓ２に与え
られる。２ビットカウンタ４０の負論理のタイミング入
力Ｔには水平タイミング発生回路１６からの信号Ｂが与
えられ、リセット入力Ｒには垂直タイミング発生回路１
８′からの信号ＬＨが与えられる。２ビットカウンタ４
０の２ビットの出力はＡＮＤゲート４１の負論理の両入
力に与えられ、ＡＮＤゲート４１の出力はシフトレジス
タ４２のデータ入力Ｄに与えられる。シフトレジスタ４
２のタイミング入力Ｔには、水平タイミング発生回路１
６からの信号Ｂが与えられる。シフトレジスタ４２の出
力Ｑ０〜Ｑ３はセレクタ４３の入力Ａ〜Ｄに与えられ
る。セレクタ４３の出力はセレクタ４６のＡ入力に直接
与えられると共に、Ｄフリップフロップ４５を介してセ
レクタ４６のＢ入力に与えられる。Ｄフリップフロップ
４５のタイミング入力Ｔには水平タイミング発生回路１
６からの信号Ｂが与えられる。セレクタ４６の出力は、
ＡＮＤゲート２０の負論理の入力に与えられる。その他
の構成は図１に示す第１実施例の構成と同様である。
【００６２】カウンタ４４は、信号ＦＳをカウントし
て、図１０のタイミングチャートに示すような出力Ｑ０
〜Ｑ２を出力する。一方、２ビットカウンタ４０は信号
Ｂをカウントし、そのカウント値が０（即ちＱ０，Ｑ１
出力が共に０）の時にＡＮＤゲート４１から“Ｈ”の信
号が出力される。ＡＮＤゲート４１の出力信号は、図１
０のタイミングチャートに示すように、信号Ｂに従って
シフトレジスタ４２により順次シフトされる。
【００６３】セレクタ４３は、カウンタ４４からの出力
Ｑ１，Ｑ２に従って、２フレーム毎にシフトレジスタ４
２の出力Ｑ０〜Ｑ３を順に選択していく。最初の２フレ
ームでは出力Ｑ０が選択され、この信号がセレクタ４６
のＡ入力に与えられると共に、Ｄフリップフロップ４５
により信号Ｂの１周期、即ち１水平周期遅延されてセレ
クタ４６のＢ入力に与えられる。セレクタ４６は、カウ
ンタ４４からの出力Ｑ０に応答して、２フレームの内の
最初のフレームではＡ入力を選択し、次のフレームでは
Ｂ入力を選択する。次の２フレームではシフトレジスタ
４２の出力Ｑ１がセレクタ４３により選択され、上述と
同様の動作が繰り返される。このようにして、セレクタ
４６からは、図１０のタイミングチャートに示すような
信号が出力される。
【００６４】そして、セレクタ４６の出力に応答して、
ＡＮＤゲート２０により信号Ｂの間引きが図１０のタイ
ミングチャートに示すように行われる。図１０より明ら
かなように、間引きのタイミングは奇数フレームと偶数
フレームとで１水平走査ラインずれており、更に、間引
きのタイミングがフレームが進行していくにつれて順次
遅いタイミングへと変化されている。従って、間引きに
対応して同じ画像が重複して表示される水平走査ライン
は、図１１に示すように変化していくことになる。
【００６５】又、Ｄフリップフロップ４５の出力をアダ
ー３４のイネーブル入力ＥＮに与えることにより、アダ
ー３４による＋１変換が行われる水平走査ライン、即ち
色度の低い色表示が行われる水平走査ラインは図１１に
おいて四角の枠で囲むように変化していく。
【００６６】図１２は、斜めの細線の画像を、図９の第
２実施例の装置により垂直方向に拡大した場合の、各フ
レームの表示装置３上の表示画像を示す図である。斜線
は色度の低い色表示が行われる部分を示している。この
実施例によれば、各フレームの画像は、先の実施例と同
様に、４／３倍に拡大されて表示される。又、同一画像
が重複して表示される２つの水平走査ラインの部分で
は、第１実施例と同様に前後の水平走査ラインの色が混
合されたような現象となる。そして、画面全体の印象と
しては、フレーム周波数６０Ｈｚ程度では、最初の画像
がややぼやけたように拡大されて見える。これにより、
画像の垂直方向の拡大時に、第１実施例の場合よりも更
にギザギザのないスムーズな画像表示を得ることができ
る。
【００６７】尚、第１実施例において述べた図７の第１
変形例及び図８の第２変形例は、この第２実施例におい
ても同様に適用することができる。
【００６８】＜その他の変形例＞第１，第２実施例で
は、シフトレジスタ１３によりシリアルに変換された表
示データに対しアダー３４で１を加算するようにした
が、１以外の他の数値を加えてコード変換するようにし
てもよい。
【００６９】又、アダー３４に代えて、種々の演算（Ａ
ＮＤ，ＯＲ，ＥＸＯＲ等）の処理を行う回路を設けても
よい。更には、シフトレジスタ１３から出力されるシリ
アルの４ビットデータの配置を入れ換えるようにしても
よい。
【００７０】又、第１実施例において、挿入ライン（同
じ画像データを続けて表示する水平走査ライン）の入れ
方は、画面垂直方向の拡大率に応じてｎラインに一回の
割合で均等になるようにしてもよい。このことは、間引
き用カウンタ１９のビット数を拡大率に応じて変化させ
ることにより容易に達成できる。或いは、挿入ラインの
入れ方として、特に重要なデータが表示される可能性の
高い画面の中央部では粗に、重要なデータが表示される
可能性の低い画面の上下の端部では密になるように設定
することも可能である。
【００７１】又、上記第２実施例においては、フレーム
が進む毎に順次、挿入ラインを下方に１ラインずつずら
せるようにしたが、これ以外の所定の規則で、フレーム
進行に応じて挿入ラインの位置を順次変化させるように
してもよい。所定の規則としては、周期性のある規則で
あってもよいし、周期性の無い全くランダムな規則であ
ってもよい。
【００７２】
【発明の効果】この発明は以上説明したように構成され
ているので、次に述べるような種々の効果を奏する。
【００７３】請求項１記載の表示制御装置によれば、間
引き手段による間引きのタイミングを奇数フレームと偶
数フレームとで１水平走査ラインずらせる間引きタイミ
ング変化手段を備えているので、奇数フレームと偶数フ
レームとで挿入ラインの位置が変化し、これにより垂直
方向に画面を拡大する場合にギザギザのないスムーズな
画像表示を得ることができると言う効果がある。
【００７４】請求項２記載の表示制御装置によれば、間
引き手段による間引きのタイミングを奇数フレームと偶
数フレームとで１水平走査ラインずらせると共に、その
間引きのタイミングをフレーム進行に応じて所定の規則
で変化させる間引きタイミング変化手段を備えているの
で、挿入ラインの位置が奇数フレームと偶数フレームと
で変化するだけでなく、フレーム進行に応じて所定の規
則で変化していくので、垂直方向に画像表示を拡大する
場合に、請求項１の表示制御装置よりも更にギザギザの
ないスムーズな画像表示を得られると言う効果がある。
【００７５】請求項３記載の表示制御装置によれば、デ
ータ伝達手段が、間引き手段の間引きタイミングに合わ
せて、表示メモリから読み出されたデータに所定の変更
を加えるデータ変更手段を備えているので、間引きタイ
ミングに合わせて、即ち挿入ラインに合わせて、色度の
低い色表示を行うこと等が可能となり、なだらかな色の
変化を持った拡大画像が得られると言う効果がある。
【００７６】請求項４記載の表示制御装置によれば、デ
ータ伝達手段が、間引き手段の間引きタイミングに合わ
せて、第１，第２の色変換テーブルの何れかを選択する
選択手段を備えて構成されているので、第１の色変換テ
ーブルに通常の色度の色データ、第２の色変換テーブル
に色度の低い色データをそれぞれ設定しておくことによ
り、間引きタイミングに合わせて、即ち挿入ラインに合
わせて、第２の色変換テーブルを選択することにより、
色度の低い色表示を行うことが可能となり、垂直方向に
画面を拡大する場合に、なだらかな色の変化を持った拡
大画像が得られると言う効果がある。
【図面の簡単な説明】
【図１】この発明による表示制御装置の第１実施例を示
すブロック図である。
【図２】図１の表示制御装置の動作を示すタイミングチ
ャートである。
【図３】図１の表示制御装置における垂直タイミング発
生回路の詳細を示すブロック図である。
【図４】図１の表示制御装置の動作を示すタイミングチ
ャートである。
【図５】図１の表示制御装置により垂直方向に画面表示
を拡大する場合の挿入ラインの入り方を示す図である。
【図６】図１の表示制御装置により斜めの細線を垂直方
向に拡大表示する場合の画像表示の状態を示す図であ
る。
【図７】第１実施例の第１の変形例を示すブロック図で
ある。
【図８】第１実施例の第２の変形例を示すブロック図で
ある。
【図９】この発明による表示制御装置の第２実施例を示
すブロック図である。
【図１０】図９に示す表示制御装置の動作を示すタイミ
ングチャートである。
【図１１】図９の表示制御装置により垂直方向に画像表
示を拡大する場合の挿入ラインの入り方を示す図であ
る。
【図１２】図９の表示制御装置により斜めの細線を垂直
方向に拡大表示する場合の画像表示の状態を示す図であ
る。
【図１３】従来の表示制御装置を示すブロック図であ
る。
【図１４】図１３の表示制御装置の動作を示すタイミン
グチャートである。
【図１５】図１３の表示制御装置における水平タイミン
グ発生回路の詳細を示すブロック図である。
【図１６】図１３の表示制御装置の動作を示すタイミン
グチャートである。
【図１７】図１３の表示制御装置における垂直タイミン
グ発生回路の詳細を示すブロック図である。
【図１８】図１３の表示制御装置における先頭アドレス
発生回路の詳細を示すブロック図である。
【図１９】図１３の表示制御装置におけるアドレスカウ
ンタの発生するアドレスを示す図である。
【図２０】図１３の表示制御装置の動作を示すタイミン
グチャートである。
【図２１】図１３の表示制御装置により垂直方向に画像
を拡大する場合の挿入ラインの入り方を示す図である。
【図２２】図１３の表示制御装置により斜めの細線の画
像を垂直方向に拡大表示する場合の画像表示の状態を示
す図である。
【図２３】垂直方向に画像を拡大表示する場合の画像の
ギザつきをなくすための従来の技術を示す図である。
【符号の説明】
１ 表示制御装置 ２ 表示メモリ ３ 表示装置 １０ 先頭アドレス発生回路 １１ アドレスカウンタ １２ 表示データ用ラッチ １３ シフトレジスタ １４ 色変換テーブル １５ 水平カウンタ １６ 水平タイミング発生回路 １７ 垂直カウンタ １８′ 垂直タイミング発生回路 １９ 間引き用カウンタ ２１ セレクタ ３１ Ｔフリップフロップ ３２ セレクタ ３３ ２ビットカウンタ ３４ アダー ４０ ２ビットカウンタ ４２ シフトレジスタ ４３ セレクタ ４４ カウンタ ４５ Ｄフリップフロップ ４６ セレクタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表示メモリに記憶されたデータに応じた
    表示を表示装置に行わせるための制御を実行する表示制
    御装置であって、 前記表示メモリをアドレス指定するためのアドレスを発
    生するアドレス発生手段と、 前記アドレス発生手段からの前記アドレスに従って前記
    表示メモリから読み出されたデータを前記表示装置に伝
    達するためのデータ伝達手段とを備え、 前記アドレス発生手段は、 前記表示装置の１水平走査期間を１周期とする基準信号
    を発生する手段と、 前記基準信号をｎ水平走査ラインに１回の割合でインア
    クティブにすることにより前記基準信号を間引く間引き
    手段と、 前記間引き手段による間引きのタイミングを奇数フレー
    ムと偶数フレームとで１水平走査ラインずらせる間引き
    タイミング変化手段と、 前記間引きタイミング変化手段により変化されたタイミ
    ングで前記間引き手段により間引かれた前記基準信号に
    応答して各水平走査ライン毎の前記アドレスを生成する
    アドレス生成手段とを備える、表示制御装置。
  2. 【請求項２】 表示メモリに記憶されたデータに応じた
    表示を表示装置に行わせるための制御を実行する表示制
    御装置であって、 前記表示メモリをアドレス指定するためのアドレスを発
    生するアドレス発生手段と、 前記アドレス発生手段からの前記アドレスに従って前記
    表示メモリから読み出されたデータを前記表示装置に伝
    達するためのデータ伝達手段とを備え、 前記アドレス発生手段は、 前記表示装置の１水平走査期間を１周期とする基準信号
    を発生する手段と、 前記基準信号をｎ水平走査ラインに１回の割合でインア
    クティブにすることにより前記基準信号を間引く間引き
    手段と、 前記間引き手段による間引きのタイミングを奇数フレー
    ムと偶数フレームとで１水平走査ラインずらせると共
    に、フレーム進行に応じて所定の規則で変化させる間引
    きタイミング変化手段と、 前記間引きタイミング変化手段により変化されたタイミ
    ングで前記間引き手段により間引かれた前記基準信号に
    応答して各水平走査ライン毎の前記アドレスを生成する
    アドレス生成手段とを備える、表示制御装置。
  3. 【請求項３】 前記データ伝達手段は、前記間引き手段
    の間引きタイミングに合わせて、前記表示メモリから読
    み出された前記データに所定の変更を加えるデータ変更
    手段を備える、請求項１又は２記載の表示制御装置。
  4. 【請求項４】 前記データ伝達手段は、 前記表示メモリから読み出された前記データをアドレス
    として、所定の規則で色画像データを読み出す第１，第
    ２の色変換テーブルと、 前記間引き手段の間引きタイミングに合わせて、前記第
    １，第２の色変換テーブルの何れかを選択する選択手段
    とを備える、請求項１又は２記載の表示制御装置。
JP5084526A 1993-04-12 1993-04-12 表示制御装置 Pending JPH06301373A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5084526A JPH06301373A (ja) 1993-04-12 1993-04-12 表示制御装置
US08/226,472 US6154193A (en) 1993-04-12 1994-04-11 Display controller
DE4412429A DE4412429A1 (de) 1993-04-12 1994-04-11 Anzeigesteuereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5084526A JPH06301373A (ja) 1993-04-12 1993-04-12 表示制御装置

Publications (1)

Publication Number Publication Date
JPH06301373A true JPH06301373A (ja) 1994-10-28

Family

ID=13833090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5084526A Pending JPH06301373A (ja) 1993-04-12 1993-04-12 表示制御装置

Country Status (3)

Country Link
US (1) US6154193A (ja)
JP (1) JPH06301373A (ja)
DE (1) DE4412429A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331862B1 (en) 1988-07-06 2001-12-18 Lg Philips Lcd Co., Ltd. Image expansion display and driver
JP2919283B2 (ja) * 1994-12-09 1999-07-12 日本電気株式会社 映像表示装置の駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2913116A1 (de) * 1979-04-02 1980-10-23 Bosch Gmbh Robert Verfahren zum auslesen von festkoerper- bildsensoren und schaltungsanordnung zur durchfuehrung des verfahrens
US4282546A (en) * 1979-11-28 1981-08-04 Rca Corporation Television image size altering apparatus
JPS57171884A (en) * 1981-03-12 1982-10-22 Victor Co Of Japan Ltd Conversion system for number of scanning lines
DE3126635A1 (de) * 1981-07-06 1983-01-20 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur wandlung der zeilenzahl
GB8306339D0 (en) * 1982-03-19 1983-04-13 Quantel Ltd Video processing systems
US4768092A (en) * 1986-07-23 1988-08-30 Canon Kabushiki Kaisha Image signal conversion device
EP0280932B1 (en) * 1987-03-04 1992-11-19 Hitachi, Ltd. Video system for displaying lower resolution video signals on higher resolution video monitors
US4774581A (en) * 1987-04-14 1988-09-27 Rca Licensing Corporation Television picture zoom system
JP2570344B2 (ja) * 1987-12-09 1997-01-08 三菱電機株式会社 画像表示装置

Also Published As

Publication number Publication date
DE4412429A1 (de) 1994-10-27
US6154193A (en) 2000-11-28

Similar Documents

Publication Publication Date Title
US6862021B2 (en) Liquid crystal display control apparatus and liquid crystal display apparatus
US5534883A (en) Video signal interface
JP3361705B2 (ja) 液晶コントローラおよび液晶表示装置
KR100320483B1 (ko) 디스플레이회로
JP3462744B2 (ja) 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
JPH09114443A (ja) 映像スケーリング装置
JP3419046B2 (ja) 映像表示装置
US6219020B1 (en) Liquid crystal display control device
US5585864A (en) Apparatus for effecting high speed transfer of video data into a video memory using direct memory access
US5880741A (en) Method and apparatus for transferring video data using mask data
JP2001175218A (ja) 画像表示装置
JP3668502B2 (ja) 液晶表示方法及び液晶表示装置
JPH07181909A (ja) ダブルスキャン回路
JP3655258B2 (ja) 映像スケーリングを行う表示デバイス
US5107255A (en) Control device for a display apparatus
JPH06301373A (ja) 表示制御装置
JPH04144382A (ja) ディジタルγ補正回路付液晶表示装置
JP2001159887A (ja) 映像信号処理装置
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
JP2004110046A (ja) 映像スケーリングを行う表示デバイス
JP3642580B2 (ja) ドットマトリックス表示システム及びこのシステムでの表示データ変換方法
JP2795845B2 (ja) 液晶パネル駆動装置
JPH07302073A (ja) 映像データ転送装置およびコンピュータシステム
JPH03236097A (ja) 画像表示方法および装置
JP3408507B2 (ja) 液晶表示装置及びその駆動方法