JP2001159887A

JP2001159887A - 映像信号処理装置

Info

Publication number: JP2001159887A
Application number: JP34429299A
Authority: JP
Inventors: Masanori Hoshikawa; 正則星川
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1999-12-03
Filing date: 1999-12-03
Publication date: 2001-06-12
Anticipated expiration: 2019-12-03
Also published as: JP3837690B2; US6831700B2; US20010028410A1

Abstract

(57)【要約】【課題】解像度の拡大・縮小を自在としながらも回路
構成が簡単な映像処理装置を提供する。【解決手段】映像信号処理装置は、各々が１水平走査
線分の映像データ系列を記憶する複数のラインメモリ
と、入力される映像データ系列を１水平走査線毎にライ
ンメモリへ書込みその読出しを制御する制御手段と、２
つのラインメモリからの映像データ系列に基づき新規な
映像データ系列の１水平走査線分を作成する演算器と、
を有する。制御手段は、解像度の垂直方向の倍率を選択
し、選択倍率に依存した周期を有する水平走査同期信号
を生成する。演算器は、水平走査同期信号をトリガとし
て動作して、新規な映像データ系列を作成する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、映像データの解像
度を擬似的に高める解像度処理装置等の映像信号処理装
置に関する。

【０００２】

【従来の技術】現在、パーソナルコンピュータ用のディ
スプレイとしては、６４０（水平方向）×４８０（垂直
方向）ドット、８００×６００ドット、１０２４×７６
８ドット、又は１６００×１２００ドットの如き解像度
を有する各種表示モードに対応可能なマルチスキャンデ
ィスプレイが主流となっている。かかるディスプレイに
おいて、例えば１６００×１２００ドットの表示モード
時に、８００×６００ドットの解像度を有する映像デー
タをフルスクリーン表示させる為には、この映像データ
を垂直方向及び水平方向各々の方向に２倍に拡大してそ
の解像度を１６００×１２００ドットに高めるような信
号処理を行う。

【０００３】一方、ＮＴＳＣ方式の如きテレビジョン方
式による映像信号は、予めその解像度が決められてい
る。よって、かかるテレビジョン方式による映像信号を
扱うテレビジョン受像器は、この映像信号に対応した解
像度を備えている。ところが、最近、この映像信号を垂
直方向及び水平方向の各々の方向に所望に拡大してその
解像度を擬似的に高めることにより、上記テレビジョン
方式において規定されている解像度よりも高精細な映像
表示を可能とした高精細テレビジョン受像器が製品化さ
れてきた。

【０００４】このように、かかる高精細テレビジョン受
像器、並びに上記パーソナルコンピュータでは、入力さ
れてきた映像信号（映像データ）を垂直方向及び水平方
向の各々の方向にｎ倍に拡大することにより擬似的に映
像信号の解像度を高める解像度変更が実施されている。
図１は、入力されてきた映像データに対して上記の如き
解像度変更を行う解像度処理装置を示す。

【０００５】図１において、解像度処理装置は、サンプ
リング周波数変換部１、水平方向解像度処理回路５、垂
直方向解像度処理回路６、及び解像度処理制御回路１５
から構成されている。上記サンプリング周波数変換部１
におけるタイミング検出回路３は、入力されてくる例え
ば８ビットの映像データの列からなる映像データ系列Ｄ
のサンプリングタイミングを検出し、各検出タイミング
に応じた書込信号をラインメモリ２に供給する。尚、上
記映像データの各々は、後述するディスプレイ装置１４
の各画素に対応するものである。ラインメモリ２は、か
かる書込信号に応じて、上記映像データ系列Ｄ中におけ
る映像データの各々を順次取り込む。更に、ラインメモ
リ２は、後述する解像度処理制御回路１５から供給され
る読出信号に応じて、上述の如く取り込んだ映像データ
系列Ｄをその取り込んだ順に読み出し、これを映像デー
タ系列Ｄｃとして水平方向解像度処理回路５に供給す
る。尚、ラインメモリ２は、上記映像データにおける１
水平走査線(以下、１Ｈと称する)分の記憶容量を有し、
かつ書込み動作及び読み出し動作を同時に独立して実行
可能な例えばＦＩＦＯ(First In First Out)メモリ等か
らなる。

【０００６】水平方向解像度処理回路５は、このサンプ
リング周波数変換部１にてサンプリングされた映像デー
タ系列Ｄcに対して内挿補間処理を施すことにより、水
平方向の解像度を増した映像データ系列Ｄ_CHを生成し、
これを垂直方向解像度処理回路６に供給する。垂直方向
解像度処理回路６において、ラインメモリ７は、格納さ
れた上記映像データ系列Ｄ_CHを、１Ｈ分の時間だけ遅延
させて遅延映像データ系列ＤＤ_CHとして出力する。この
時、ラインメモリ７は、映像データ系列Ｄ_CHにおける１
Ｈ分の映像データを格納する記憶容量を有する例えばＦ
ＩＦＯメモリ等からなる。

【０００７】混合回路９は、水平方向解像度処理回路５
から直接入力される映像データ系列Ｄ_CHに対して係数Ｋ
₁を乗算する第１の乗算器と、映像データ系列ＤＤ_CHに
係数（１−Ｋ₁）を乗算する第２の乗算器と、第１及び
第２の乗算器の出力を加算して１ライン分の第１の補間
映像データを得る加算器とで構成される。そして、上記
映像データ系列Ｄ_CH、遅延映像データ系列ＤＤ_CH、及び
所定係数Ｋ₁を用いた以下の如き演算により１Ｈ分の第
１映像データ系列Ｄ_HV1を求め、これをフレームメモリ
１１に供給する。

【０００８】

【数１】Ｄ_HV1＝Ｄ_CH・Ｋ₁＋ＤＤ_CH（１−Ｋ₁）混合回路１０も、混合回路９と同様な構成を採り、上記
映像データ系列Ｄ_CH、遅延映像データ系列ＤＤ_CH、及び
所定係数Ｋ２を用いた以下の如き演算により１Ｈ分の第
２映像データ系列Ｄ_HV2を求め、これをフレームメモリ
１１に供給する。

【０００９】

【数２】Ｄ_HV2＝Ｄ_CH・Ｋ₂＋ＤＤ_CH（１−Ｋ₂）尚、上述した所定係数Ｋ₁及びＫ₂は、解像度の変更の程
度に依存した数値であり、解像度処理制御回路１５にて
夫々生成されるものである。このようにして、混合器か
らの出力部を２つ形成して、出力用のデータラインを２
本設ける。

【００１０】かかる構成により、垂直方向解像度処理回
路６は、上記映像データ系列Ｄ_CH中における１Ｈ分の映
像データ系列と、かかる映像データ系列より１Ｈ前の映
像データ系列とに基づき、２Ｈ分の映像データ系列（Ｄ
_HV1、Ｄ_HV2）各々を新たに生成する。これにより、入力
されてきた元の映像データ系列Ｄに対して水平走査ライ
ン数を２倍にした映像データ系列が得られ、垂直方向の
解像度を高くできる。

【００１１】フレームメモリ１１には、上記第１映像デ
ータ系列Ｄ_HV1及び第２映像データ系列Ｄ_HV2が交互に書
き込まれる。そして、フレームメモリ１１は、書込まれ
た映像データを順次読み出し、読み出したデータを高精
細映像データ系列ＤＨとして、例えばプラズマディスプ
レイパネルの如きマトリクス表示方式のディスプレイ装
置１４に供給する。尚、かかるディスプレイ装置１４に
おける１画面は、ｎ行、ｍ列からなる（ｎ・ｍ）個の画
素で形成されている。この場合、行数ｎが垂直方向の解
像度、列数ｍが水平方向の解像度を示すものであり、各
々、上記高精細映像データ系列ＤＨの解像度に対応した
ものである。

【００１２】以上の如く、図１に示す解像度処理装置に
おいては、入力された映像データ系列に対して内挿補間
処理を施すことにより、水平方向に対する解像度を増や
し、更に、１Ｈ分の映像データから２Ｈ分の映像データ
を生成することにより、垂直方向の解像度を２倍に高め
るのである。また、１つの入力に対し混合回路及びデー
タラインの組を３つ以上設けることもできる。例えば１
つの入力に対し混合回路及びデータラインの組を３つ設
けた場合、１つの入力に対し３つの出力が得られるの
で、縦方向(垂直方向）に最大３倍まで拡大することが
できる。

【００１３】例えば、画素数が水平６４０×垂直４８０
の映像信号を水平及び垂直方向に３倍拡大する場合、上
述の構成では、水平拡大処理後に垂直拡大処理を行うた
め、ラインメモリ２として６４０画素数分、ラインメモ
リ７として１９２０画素数分の容量が必要となり、総容
量は、２５６０画素数分となる。この時、データライン
は、総拡大数分、すなわち３本必要となり、混合回路内
の乗算器は、計６個必要となる。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
回路構成では、解像度を変更する場合、複雑な構成を有
する混合回路を、解像度の垂直方向の拡大倍数に準じた
個数分設ける必要があることが問題になっていた。本発
明は、上記問題点に鑑みて、回路構成を変更せずに解像
度の倍率を自由に変更可能な映像信号処理装置を提供す
るものである。

【００１５】

【課題を解決するための手段】本発明の映像信号処理装
置は、各々が１水平走査線分の映像データ系列を記憶す
る複数のラインメモリと、入力される映像データ系列を
１水平走査線毎に前記ラインメモリへ連続する複数の水
平走査線分のデータを順次書込むとともに、前記ライン
メモリからの記憶されたデータの読出しを制御する制御
手段と、前記ラインメモリのうちの２つのラインメモリ
から読み出した映像データ系列をパラメータとする関数
値を新規な映像データ系列の１水平走査線分とする演算
器と、を備え、前記制御手段は、解像度の垂直方向の倍
率を選択する手段と、選択された倍率に依存した周期を
有する水平走査同期信号を生成する手段とを有し、前記
演算器は、前記水平走査同期信号をトリガとして前記新
規な映像データ系列を作成することを特徴とするもので
ある。

【００１６】

【作用】本発明の映像信号処理装置によれば、映像デー
タ系列を表示する画面の解像度を任意の倍率で拡大した
り縮小することができる。

【００１７】

【発明の実施の形態】本発明の好ましい実施例として３
つのラインメモリを使用した装置を、図２乃至図４を参
照しながら詳細に説明する。図２は、本発明による映像
信号処理装置の一実施例である解像度処理装置を示す構
成図である。

【００１８】図２において、解像度処理装置２０は、サ
ンプリング回路２１と、水平方向解像度処理回路２２
と、垂直方向解像度処理回路２３と、解像度処理制御回
路２４とから構成される。サンプリング回路２１は、ラ
インメモリ２５と、タイミング検出回路２６とからな
る。タイミング検出回路２６は、入力されてくる例えば
８ビットの映像データの列からなる映像データ系列Ｄ
を、１水平走査線（以下、１Ｈと称する）毎に区切るサ
ンプリングタイミングを検出し、検出したタイミングに
応じた書込信号をラインメモリ２５に供給する。ライン
メモリ２５は、かかる書込信号に応じて、上記映像デー
タ系列Ｄの映像データを順次取り込む。さらに、ライン
メモリ２５は、解像度処理制御回路２４から供給される
読出信号Ｒ₀に応じて、取り込んだ映像データ系列Ｄを
取り込んだ順に読み出し、これを映像データ系列Ｄcと
して水平方向解像度処理回路２２に供給する。ラインメ
モリ２５は、映像データ系列の１Ｈ分の記憶容量を有
し、かつその書込み動作及び読み出し動作を同時に独立
して実行可能な例えばＦＩＦＯ（First in First Out）
メモリ等からなる。

【００１９】水平方向解像度処理回路２２は、映像デー
タ系列Ｄcに対して、解像度を上げる場合は内挿補間処
理を施し、また解像度を下げる場合は間引き処理を施す
ことにより、水平方向への解像度を変更した映像データ
系列Ｄ_CHを生成し、これを垂直方向解像度処理回路２３
に供給する。垂直方向拡大処理回路２３は、３つのライ
ンメモリ２７，２８，２９と、演算器としての混合回路
３０とで構成される。ラインメモリ２７，２８，２９
は、水平方向が拡大された１Ｈ分の映像データ系列Ｄ_CH
の映像データを記憶可能な記憶容量を有し、データの書
込み動作及び読み出し動作を独立して同時に実行可能な
例えばＦＩＦＯメモリ等からなる。また、ラインメモリ
２７，２８，２９の各々は、解像度処理制御回路２４か
ら供給される対応する書込み信号Ｗ₁，Ｗ₂，Ｗ₃に応じ
て、入力される映像データ系列Ｄ_CHを書き込んで記憶
し、記憶された映像データ系列を制御回路２４から供給
される対応する読出し信号Ｒ₁，Ｒ₂，Ｒ₃に応じて読み
出して、混合回路３０に出力するものである。

【００２０】混合回路３０は、２つのラインメモリから
の映像データ系列Ｄ_CHを同時に取り込み可能であり、１
つのラインメモリから供給される１Ｈ分の映像データ系
列Ｄ _CH1に対して係数Ｋ_iを乗算する第１乗算器と、他の
ラインメモリから供給される１Ｈ分の映像データ系列Ｄ
_CH2に対して係数（１−Ｋ_i）を乗算する第２乗算器と、
第１及び第２乗算器の出力データを加算して新規の映像
データを生成する加算器とで構成されている。すなわ
ち、２つのラインメモリから供給される２つの映像デー
タ系列Ｄ_CH1，Ｄ_CH2を、制御回路２４から供給される係
数Ｋ_iを用いて以下に示す演算により合成して、１Ｈ分
の映像データ系列Ｄ_HVを求め、これをフレームメモリ３
１に供給する。

【００２１】

【数３】Ｄ_HV＝Ｄ_CH1・Ｋ_i＋Ｄ_CH2（１−Ｋ_i） (1) この係数Ｋ_iは、解像度の拡大率または縮小率に応じて
制御回路２４によって決まる値である。従って、混合回
路３０は、入力された元の映像データ系列に対して、係
数Ｋ_iを変えるだけで、隣接する既存の水平走査線用の
映像データの間に新たに挿入される水平走査線に対応し
た複数の映像データ系列を作成することができる。

【００２２】上記構成により、垂直方向解像度処理回路
２３は、１Ｈ分の映像データ系列と、１Ｈ前の映像デー
タ系列とを使用して、新たな映像データ系列を作成す
る。これによって、垂直方向の解像度を変更した場合の
１Ｈ分の映像データ系列が得られる。フレームメモリ３
１は、混合回路３０から供給される映像データ系列Ｄ_HV
を書き込み、この書込んだ映像データを順次読み出し、
これを例えばプラズマディスプレイパネルなどのマトリ
クス表示方式のディスプレイ装置３２に供給する。

【００２３】ディスプレイ装置３２は、１画面がｎ行、
ｍ列からなる（ｎ・ｍ）個の画素で形成されている。デ
ィスプレイ装置３２においては、行数ｎが垂直方向の解
像度、列数ｍが水平方向の解像度を示すものであり、各
々、上記高精細映像データ系列Ｄ_Hにおける解像度に対
応したものになる。解像度処理制御回路２４は、制御手
段として、サンプリング回路２１、水平方向解像度処理
回路２２、垂直方向処理回路２３を制御するものであ
り、ラインメモリ２５に読出し信号を供給し，ラインメ
モリ２７，２８，２９に書込み信号や読出し信号を供給
し、拡大率や縮小率に応じた演算係数を生成して混合回
路３０に供給するものである。また、解像度処理制御回
路２４には、操作手段３３が接続されている。操作手段
３３によって、ユーザは、解像度の垂直方向の倍率、す
なわち水平走査線数の拡大率や縮小率を入力することが
できる。本発明においては、垂直方向の倍率は、小数点
を含む任意の値を設定することができる。

【００２４】次に、図２の解像度処理装置の動作を、図
３を参照しながら、入力される映像データの水平走査線
数を垂直方向に１．５倍に拡大する場合を例に説明す
る。図３に示すように、解像度処理装置に入力された映
像データ系列Ｄに対して、タイミング検出回路２６は、
１水平走査線の区切りを示すサンプリングタイミングを
検出する（図３（a）参照）。このサンプリングタイミ
ングにより、映像データ系列は、１Ｈ分の映像データ毎
にラインメモリ２５に格納され、次に順次水平方向解像
度処理部２２に送られる。

【００２５】水平方向解像度処理部２２は、サンプリン
グ回路１から供給されるデータ系列Ｄ_Cの水平方向の解
像度を拡大して、映像データ系列Ｄ_CHとして垂直方向解
像度処理部２３に出力する（図３（b）参照）。一方、
解像度処理制御部２４は、ラインメモリ２７，２８，２
９の各々に対して、メモリへのデータ書込みを指示する
対応する書込み信号Ｗ₁，Ｗ₂，Ｗ₃を供給する（図３
（c）,（d）,（e）参照）。書込み信号Ｗ₁，Ｗ₂，Ｗ
₃は、それぞれ検出されたタイミングパルスと同一の持
続時間を有して、１Ｈ分の映像データを構成する画素数
と同数のクロックパルスを含むものである。すなわち、
書込み信号Ｗ₁，Ｗ₂，Ｗ₃は、１Ｈ分の映像データ系列
Ｄ_CHをメモリに書き込み可能な信号である。書込み信号
Ｗ₁，Ｗ₂，Ｗ₃によって、映像データ系列は、ラインメ
モリ２７，２８，２９に順次書き込まれる。

【００２６】書込み信号Ｗ_i(i=1, 2, 3)が入力されたラ
インメモリでは、書込み信号Ｗ_iと同期して映像データ
系列Ｄ_CHが書き込まれていく。例えば、時刻ｔ₀で書込
み信号Ｗ₁によりラインメモリ２７に対する書込みが開
始されると、ラインメモリ２７のみにデータ系列Ｄnが
順次書き込まれていく（図３（f）参照）。次に、時刻
ｔ₁でラインメモリ２７へのデータ系列の書込みが終了
するとともに書込み信号Ｗ₂によりラインメモリ２８に
対する書込みが始まると、ラインメモリ２８のみにデー
タ系列Ｄ_n+1が順次書き込まれていく（図３（g）参
照）。さらに、時刻ｔ ₂で、ラインメモリ２８の書込み
が終了するとともに書込み信号Ｗ₃によりラインメモリ
２９に対する書込みが開始されると、ラインメモリ２９
のみにデータ系列Ｄ_n+2が順次書き込まれていく（図３
（h）参照）。このようにして、映像データ系列を、１
Ｈ分毎にメモり２７，２８，２９に順次書き込んでい
き、この書込み動作が繰り返されていく。

【００２７】解像度処理制御回路２４は、１．５倍の拡
大率に応じて、周期が、タイミング検出回路２６で検出
されたサンプリングタイミングの周期の(１/１．５)倍
となる水平走査同期信号Ｓを生成する(図3(i)参照)。さ
らに、水平走査同期信号に基づいて、ラインメモリ２
７，２８，２９の読出し信号Ｒ₁，Ｒ₂，Ｒ₃を生成する
（図３(j),(k),(l)参照）。読出し信号は、水平走査同
期信号の周期と同一の持続時間を有し、１の持続時間内
に１Ｈ分のデータ数を読出し可能とする複数のクロック
パルスからなるものである。そして、解像度処理制御部
２４は、水平走査同期信号をトリガとして、その瞬間に
映像データの書込みが行われていないラインメモリの２
つに、それぞれ読出し信号を送る。また、解像度処理制
御部２４は、演算係数Ｋ₁, Ｋ₂, Ｋ₀を生成し、この係
数を混合回路３０に向けて水平走査同期信号の周期と同
一の間隔で順番に供給する(図3(p)参照)。

【００２８】従って、例えば時刻ｔ₂において、ライン
メモリ２９ではデータ系列Ｄ_n+2の書込みが行われてい
るので(図3(h)参照)、解像度処理制御回路２４は、ライ
ンメモリ２７，２８の各々に対して読出し信号Ｒ₁，Ｒ₂
を送る(図3(j),(k)参照)。この読出し信号Ｒ₁，Ｒ₂と同
期して、２つのメモリ２７，２８からそれぞれデータ系
列Ｄ_n，Ｄ_n+1が同時に読み出されて混合回路３０に供給
される(図3(m),(n)参照)。すなわち、時刻ｔ₂にて、読
出し信号が入力されたメモリ２７，２８において、一方
のデータ系列Ｄ_nを第１データ系列Ｄ_CH1として読み出
し、メモリ２８からは、他方のデータ系列Ｄ_n+1を第２
データ系列Ｄ_CH2として読み出す。

【００２９】そして、混合回路３０では、２つのデータ
系列Ｄ_n，Ｄ_n+1と制御回路２４から供給される係数Ｋ₂
とを使用して(1)式の演算により合成して、新規な１Ｈ
分の映像データ系列Ｄ_n’を作成し、フレームメモリ３
１に出力する(図3(q)参照)。次に、時刻ｔ₃において、
データ系列Ｄ_n'の生成が終了するとともに、次の水平走
査同期信号が生成される。このとき、ラインメモリ２９
ではデータ系列Ｄ_n+ ₂の書き込みが行われているので(図
3(h)参照)、メモリ２７，２８に対して再び読出し信号
Ｒ₁，Ｒ₂が送られる(図3(j),(k)参照)。この読出し信号
によって、メモリ２７，２８から再び映像データ系列Ｄ
_n，Ｄ_n+1を読み出して(図3(m),(n)参照)、混合回路３０
においてデータ系列の合成を行う。しかし、今回の合成
にて使用される式(1)の係数は、新たに制御回路２４か
ら送られてくる係数、すなわち先の係数Ｋ₂とは異なる
係数Ｋ₁である(図3(p)参照)。この係数Ｋ₁を使用して先
の映像データ系列とは異なる１Ｈ分の映像データ系列Ｄ
_n”を作成して、フレームメモリ３１に出力する(図3(q)
参照)。

【００３０】さらに、時刻ｔ₄において、データ系列
Ｄ_n"の生成が終了するとともに、さらなる水平走査同期
信号が生成する。時刻ｔ₄では、ラインメモリ２７にて
データ系列Ｄ_n+3の書込みが行われているので(図3(f)参
照)、解像度処理制御回路２４は、メモリ２８，２９に
対して読出し信号Ｒ₂，Ｒ₃を送る(図3(k),(l)参照)。こ
の読出し信号によって、メモリ２８，２９からデータ系
列Ｄ_n+1，Ｄ_n+2を読み出して(図3(n),(o)参照)、混合回
路３０においてデータ系列の合成が行われる。この合成
に使用される式(1)の係数は、係数Ｋ₀である(図3(p)参
照)。従って、新たな１Ｈ分の映像データ系列Ｄ_n+1’が
生成されて、フレームメモリ３１に出力される(図3(q)
参照)。

【００３１】このようにして、拡大率に対応した周期で
水平走査同期信号を生成し、この水平走査同期信号をト
リガとして、データ系列が格納されている２つのライン
メモリから、対応する読出し信号によって記憶されてい
るデータ系列を読み出し、新たな１Ｈ分の映像データ系
列を作成することによって、解像度を１．５倍に高めた
映像データ系列を時分割で作成することができる。

【００３２】従って、入力された１フレーム分の映像デ
ータに対して水平方向走査線数を１．５倍に増やした１
フレーム分の映像データを得ることができ、ディスプレ
イ３２に水平方向の解像度を上げた状態で表示すること
ができる。次に、図２の解像度処理装置の動作を、図４
を参照しながら、入力される映像データの水平走査線数
を垂直方向に０．７５倍に縮小する場合を例に説明す
る。

【００３３】図４に示すように、解像度処理装置に入力
された映像データ系列Ｄは、タイミング検出回路２６に
よって、１水平走査ラインの区切りを示すサンプリング
タイミングが検出され（図４（a）参照）、このサンプ
リングタイミングにより、映像データ系列は、１Ｈ分の
映像データ毎にラインメモリ２５に格納され、次に順次
水平方向解像度処理部２２に送られる。

【００３４】水平方向解像度処理部２２は、サンプリン
グ回路１から供給されるデータ系列Ｄ_Cの水平方向の解
像度を縮小して、映像データ系列Ｄ_CHとして垂直方向解
像度処理部２３に出力する（図４（b）参照）。一方、
解像度処理制御部２４は、ラインメモリ２７，２８，２
９の各々に対して、メモリへのデータ書込みを指示する
対応する書込み信号Ｗ₁，Ｗ₂，Ｗ₃を供給する（図４
（c）,（d）,（e）参照）。書込み信号Ｗ₁，Ｗ₂，Ｗ
₃は、それぞれ検出されたタイミングパルスと同一の持
続時間を有し、１Ｈ分の映像データを構成する画素の総
数と同数のクロックパルスからなり、１Ｈ分の映像デー
タ系列Ｄ _CHをメモリに書き込む信号である。書込み信号
Ｗ₁，Ｗ₂，Ｗ₃によって、映像データ系列は、ラインメ
モリ２７，２８，２９に順次書き込まれる。

【００３５】書込み信号Ｗ_i(i=1, 2, 3)が入力されたラ
インメモリでは、書込み信号Ｗ_iと同期して映像データ
系列Ｄ_CHが書き込まれていく。例えば、時刻ｔ₀で書込
み信号Ｗ₁によりラインメモリ２７に対する書込みが開
始されると、ラインメモリ２７のみにデータ系列Ｄnが
順次書き込まれていく（図４（f）参照）。次に、時刻
ｔ₁で、ラインメモリ２７への書込みが終了するととも
に書込み信号Ｗ₂によりラインメモリ２８に対する書込
みが開始されると、ラインメモリ２８のみにデータ系列
Ｄ_n+1が順次書き込まれていく（図４（g）参照）。さら
に、時刻ｔ₂で、ラインメモリ２８の書込みが終了する
とともに書込み信号Ｗ₃によりラインメモリ２９に対す
る書込みが開始されると、ラインメモリ２９のみにデー
タ系列Ｄ_n+2が順次書き込まれていく（図４（h）参
照）。このようにして、映像データ系列を、１Ｈ分毎に
メモリ２７，２８，２９に順次書き込んでいき、この書
込み動作が繰り返されていく。

【００３６】一方、解像度処理制御回路２４は、０．７
５倍の縮小率に応じて、周期が、タイミング検出回路２
６で検出されたサンプリングタイミングの周期の(１/
０．７５)倍となる水平走査同期信号Ｓを生成する(図４
(i)参照)。さらに、水平走査同期信号に基づいて、ライ
ンメモリ２７，２８，２９の読出し信号Ｒ₁，Ｒ₂，Ｒ₃
を生成する（図４(j),(k),(l)参照）。読出し信号は、
水平走査同期信号の周期と同一の持続時間を有し、１の
持続時間内に１Ｈ分のデータ数を順次読み出し可能とす
る複数のクロックパルスからなるものである。そして、
解像度処理制御部２４は、水平走査同期信号をトリガと
して映像データの読出しを開始するラインメモリの２つ
に、それぞれ読出し信号を送る。また、解像度処理制御
部２４は、演算係数Ｋ₀, Ｋ₁, Ｋ₂を生成し、この係数
を混合回路３０に向けて水平走査同期信号の周期と同一
の間隔で順番に供給する(図４(p)参照)。

【００３７】従って、例えば時刻ｔ₂において、ライン
メモリ２９ではデータ系列Ｄ_n+2の書込みが行われてい
るので(図４(h)参照)、解像度処理制御回路２４は、ラ
インメモリ２７，２８の各々に対して読出し信号Ｒ₁，
Ｒ₂を送る(図４(j),(k)参照)。この読出し信号Ｒ₁，Ｒ₂
と同期して、２つのメモリ２７，２８からそれぞれデー
タ系列Ｄ_n，Ｄ_n+1が同時に読み出されて混合回路３０に
供給される(図４(m),(n)参照)。すなわち、時刻ｔ₂に
て、読出し信号が入力されたメモリ２７，２８におい
て、一方のデータ系列Ｄ_nを第１データ系列Ｄ_CH1として
読み出し、メモリ２８からは、他方のデータ系列Ｄ_n+1
を第２データ系列Ｄ_CH2として読み出す。

【００３８】そして、混合回路３０では、２つのデータ
系列Ｄ_n，Ｄ_n+1と制御回路２４から供給される係数Ｋ₂
とを使用して合成して、新規な１Ｈ分の映像データ系列
Ｄ_n’を作成する。そして、この映像データ系列Ｄ_n’を
フレームメモリ３１に出力する(図４(q)参照)。

【００３９】次に、時刻ｔ₃において、データ系列Ｄ_n'
の生成が終了するとともに、次の水平走査同期信号が生
成される。このとき、ラインメモリ２７ではデータ系列
Ｄ_n+ ₃の書き込みが行われているので(図４(f)参照)、メ
モリ２８，２９に対して読出し信号Ｒ₂，Ｒ₃が送られる
(図４(k),(l)参照)。この読出し信号によって、メモリ
２８，２９から映像データ系列Ｄ_n+1，Ｄ_n+2を読み出し
て(図４(n),(o)参照)、混合回路３０においてデータ系
列の合成を行う。今回の合成にて使用される式(1)の係
数は、新たに制御回路２４から送られてきた、先の係数
Ｋ₂とは異なる係数Ｋ₁である(図４(p)参照)。この係数
Ｋ₁を使用して先の映像データ系列とは異なる１Ｈ分の
映像データ系列Ｄ_n+1’を作成して、フレームメモリ３
１に出力する(図４(q)参照)。

【００４０】さらに、時刻ｔ₄において、データ系列Ｄ
_n+1’の生成が終了するとともに、さらなる水平走査同
期信号が生成する。時刻ｔ₄では、ラインメモリ２８に
て新たなデータ系列Ｄ_n+4の書込みが行われているので
(図４(g)参照)、解像度処理制御回路２４は、メモリ２
７，２９に対して読出し信号Ｒ₁，Ｒ₃を送る(図４(j),
(l)参照)。この読出し信号によって、メモリ２７，２９
からデータ系列Ｄ_n+3，Ｄ_n+ ₂を読み出し(図４(m),(o)参
照)、混合回路３０においてデータ系列の合成が行われ
る。この合成に使用される式(1)の係数は、係数Ｋ₀であ
る(図４(p)参照)。従って、新たな１Ｈ分の映像データ
系列Ｄ_n+2’が生成されて、フレームメモリ３１に出力
される(図４(q)参照)。

【００４１】このようにして、縮小率に対応した周期で
水平走査同期信号を生成し、この水平走査同期信号をト
リガとして、データ系列が格納されている２つのライン
メモリから、読出し信号によって記憶されているデータ
系列を読み出し、新たな１Ｈ分の映像データ系列を作成
することによって、解像度を０．７５倍に落とした映像
データ系列を時分割で連続して作成することができる。

【００４２】従って、入力された１フレーム分の映像デ
ータに対して水平方向走査線数を０．７５倍に減らした
１フレーム分の映像データを得ることができ、ディスプ
レイ３２に水平方向の解像度を下げた状態で表示するこ
とができる。なお、上記実施例では、３つのラインメモ
リを使用した装置を示したが、これに限らず、ラインメ
モリは２つだけで装置を構成することもできる。この場
合、ラインメモリからの読出しタイミングをずらすこと
によって、上記実施例と同様な機能を有することができ
る。

【００４３】また、混合回路で新規な映像データを生成
する際、解像度処理制御回路２４から供給される演算係
数を使用しているが、この係数は、解像度の拡大・縮小
率に依存して必要な個数が変化するものである。すなわ
ち、上記実施例では、解像度を１．５倍に上げるとき
は、２Ｈ分のデータから新規な３Ｈ分のデータを生成す
るため、３つの係数Ｋ₀, Ｋ₁, Ｋ₂を用い、また、解像
度を０．７５倍に下げるときは、４Ｈ分のデータから新
規な３Ｈ分のデータを生成するため、３つの係数Ｋ₀,
Ｋ₁, Ｋ₂を用いている。しかし、例えば解像度を１．２
５倍に上げるときは、４Ｈ分のデータから５Ｈ分のデー
タを生成するため、５つの演算係数が必要となる。

【００４４】このように、本発明によれば、回路構成を
変更せずに、入力される１Ｈ分の映像データ系列から作
成される映像データ系列の個数を自由に設定することが
できる。従って、入力された１フレームの映像の垂直方
向の解像度を自由に変更することができる。

【００４５】

【発明の効果】本発明によれば、入力された１フレーム
の映像の垂直方向の解像度を任意の倍率で変更すること
ができる。

【図面の簡単な説明】

【図１】従来の映像信号処理装置を示す構成図である。

【図２】本発明による映像信号処理装置の一実施例を示
す構成図である。

【図３】解像度を拡大する場合に図２に示す映像信号処
理装置の各部に現れる信号を説明する波形図である。

【図４】解像度を縮小する場合に図２に示す映像信号処
理装置の各部に現れる信号を説明する波形図である。

【符号の簡単な説明】

２４制御手段２７，２８，２９ラインメモリ３０演算器としての混合器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）

Claims

【特許請求の範囲】

【請求項１】各々が１水平走査線分の映像データ系列
を記憶する複数のラインメモリと、入力される映像データ系列を１水平走査線毎に前記ライ
ンメモリへ連続する複数の水平走査線分のデータを順次
書込むとともに、前記ラインメモリからの記憶されてい
るデータの読出しを制御する制御手段と、前記ラインメモリのうちの２つのラインメモリから読み
出した映像データ系列をパラメータとする関数値を新規
な映像データ系列の１水平走査線分とする演算器と、を
備え、前記制御手段は、解像度の垂直方向の倍率を選択する手
段と、選択された倍率に依存した周期を有する水平走査
同期信号を生成する手段とを有し、前記演算器は、前記水平走査同期信号をトリガとして前
記新規な映像データ系列を作成することを特徴とする映
像信号処理装置。
【請求項２】前記水平走査信号は、１水平走査線分の
前記映像データ系列が入力される時間間隔を基準とす
る、倍率分の１倍の周期を有することを特徴とする請求
項１記載の映像信号処理装置。