JP2001166733A - ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置 - Google Patents

ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置

Info

Publication number
JP2001166733A
JP2001166733A JP33936599A JP33936599A JP2001166733A JP 2001166733 A JP2001166733 A JP 2001166733A JP 33936599 A JP33936599 A JP 33936599A JP 33936599 A JP33936599 A JP 33936599A JP 2001166733 A JP2001166733 A JP 2001166733A
Authority
JP
Japan
Prior art keywords
video signal
line
signal
line memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33936599A
Other languages
English (en)
Inventor
Osao Kamiya
長生 神谷
Masaru Yasui
勝 安居
Satoshi Hirano
諭 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Priority to JP33936599A priority Critical patent/JP2001166733A/ja
Priority to US09/890,214 priority patent/US7236206B2/en
Priority to KR1020017009580A priority patent/KR100720981B1/ko
Priority to DE60045475T priority patent/DE60045475D1/de
Priority to PCT/EP2000/011920 priority patent/WO2001041429A1/en
Priority to EP00987319A priority patent/EP1153507B1/en
Priority to TW090111617A priority patent/TW498296B/zh
Publication of JP2001166733A publication Critical patent/JP2001166733A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Abstract

(57)【要約】 【目的】 入力ビデオ信号による画像を任意のサイズに
合わせることのできる許容範囲の広い補間処理を簡単な
構成で行う。表示器側の均等な線順次スキャンを行うこ
とを可能とする。 【構成】 入力ディジタルビデオ信号が供給される少な
くとも２つのラインメモリを用い、これらラインメモリ
の書込及び読出制御を行いラインメモリの読出出力から
垂直補間ビデオ信号を発生させる。この制御では、ライ
ンメモリを循環的に選択し選択されたラインメモリに入
力ディジタルビデオ信号のサンプル列をそのサンプルレ
ートにて順次書き込みつつその書き込まれたサンプル列
をサンプルレートよりも大きくかつ所望の補間率に応じ
た一定レートで順次読み出し、ラインメモリのうちの１
つが書込動作中にあるときはラインメモリのうちの他の
１つに対し繰り返し読み出す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビデオ信号の補間
方法及びビデオ信号の補間を行う表示装置に関する。本
発明はまた、ディジタルビデオ信号に応じて表示画像を
形成することの可能な液晶表示装置に関する。
【０００２】
【従来の技術】入力ビデオ信号に補間を施すことによ
り、表示すべき画像を実際の表示画面のサイズに合わせ
るようにした画像サイズ調整回路が特開平１０−７９９
０５号公報（米国特許第５８１８４１６号）に開示され
ている。この公報に記載の回路は、ディジタルディスプ
レイ装置に表示する画像の大きさを容易に拡大又は縮小
することを目的としている。
【０００３】この目的のためにこの既知の回路において
は、外部制御信号の値を変更可能とし、この値に応じて
水平同期信号を逓倍してアナログ−ディジタル変換器の
サンプリングクロックを得、当該クロックの周波数を可
変としている。そして、このようなサンプリングクロッ
クをメモリの書込イネーブル信号とすることで、水平同
期信号の１周期でメモリへ書き込まれる１走査ライン当
たりのディジタル映像信号のデータ量を変更させること
により、水平方向における画像の拡大及び縮小を行って
いる。
【０００４】また、垂直方向の拡大及び縮小は、サンプ
リングクロック（書込イネーブル信号）よりも周波数の
高いクロックを読出イネーブル信号として、書き込まれ
たディジタル映像信号を入力ビデオ信号の１水平走査期
間においてメモリから複数回読み出し、複数の走査ライ
ン上に表示させて行っている。
【０００５】しかしながらこの既知の回路には、次のよ
うな幾つかの不利な点がある。すなわち、水平方向にお
ける補間は、アナログビデオ信号を入力とするアナログ
−ディジタル変換器のサンプリング周波数を高くし（縮
小の場合は低くし）、得られるその出力ディジタルビデ
オ信号のサンプル数つまり表示に使用するドットデータ
片の数を増やすことによって（縮小の場合は減らすこと
によって）行っている。故に当該表示装置に供給される
ビデオ信号がディジタル形式の場合は、これに即対処し
得ない点である。この既知の水平補間技術を入力ディジ
タルビデオ信号に適用したとしても、ディジタル−アナ
ログ変換器にて該入力ディジタルビデオ信号をアナログ
信号に一旦戻し、その後に改めて所望のサンプリング周
波数で当該水平補間のためのディジタル化を行う、とい
った複雑な処理及び構成が必要となってしまう。
【０００６】一方、垂直方向における補間は、入力ビデ
オ信号の１水平走査期間毎に周波数の高いクロックと通
常周波数のクロックとを選択的に読出イネーブル信号と
する制御において、高周波数クロックが選択される入力
ビデオ信号の水平走査期間の数を、指定された垂直方向
の画像サイズに応じて変更して行っている。このような
補間の仕方では、補間率の選択に自由度が低く、すなわ
ち指定できる補間割合が限定される。しかも、挿入され
たラインのビデオ情報は、他のラインに比べて相当に短
い期間で対応する表示器の走査ラインに供給されなけれ
ばならないので、当該挿入ラインに対してだけ速いスキ
ャンがなされる必要があるという点で、表示器側の線順
次スキャン動作に偏重を来すこととなり好ましくない。
【０００７】
【発明が解決しようとする課題】そこで本発明は、入力
ビデオ信号による画像を任意のサイズに合わせることの
できる許容範囲の広い補間処理を簡単な構成で行うこと
のできる方法及び表示装置を提供することを主たる目的
としている。
【０００８】本発明の他の目的は、表示器側において均
等な線順次スキャンを行うことを可能とするビデオ信号
の補間方法及び補間機能を有する表示装置を提供するこ
とである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明による一態様のビデオ信号補間方法は、入力
ディジタルビデオ信号が供給される少なくとも２つのラ
インメモリを用い、これらラインメモリの書込及び読出
制御を行って当該ラインメモリの読出出力から垂直補間
ビデオ信号を発生させる、ビデオ信号の補間方法であっ
て、前記書込及び読出制御において、前記ラインメモリ
を循環的に選択し選択されたラインメモリに前記入力デ
ィジタルビデオ信号のサンプル列をそのサンプルレート
にて順次書き込みつつその書き込まれたサンプル列を前
記サンプルレートよりも大きくかつ所望の垂直拡大率に
応じた略一定レートで順次読み出し、前記ラインメモリ
のうちの１つが書込動作中にあるときは前記ラインメモ
リのうちの他の１つに対し繰り返し読み出す制御を行う
ようにしている。
【００１０】前記ラインメモリは、デュアルポートを有
するＦＩＦＯ型メモリとすることができる。
【００１１】また、前記一定レートは、表示すべき画像
のドット周波数に相当するものとしうる。
【００１２】さらに、前記入力ディジタルビデオ信号の
水平同期周波数の前記垂直拡大率倍の周波数を有する同
期信号に基づいて読出モードとなるべきラインメモリを
指定してもよい。
【００１３】また、本発明による他の態様のビデオ信号
補間方法は、入力ディジタルビデオ信号が供給される少
なくとも１つのラインメモリを用い、このラインメモリ
の書込及び読出を含む制御を行って当該ラインメモリの
読出出力から水平補間ビデオ信号を発生させる、ビデオ
信号の補間方法であって、前記水平補間ビデオ信号を、
表示手段において画面の垂直方向にそれぞれ延在する列
電極群にそれぞれ対応する画素情報信号を供給するため
のシフトレジスタの直列入力端に供給し、前記シフトレ
ジスタの保持データをシフトさせる所定周波数のシフト
クロックを前記シフトレジスタに供給し、前記制御にお
いて、前記入力ディジタルビデオ信号のサンプル列を前
記ラインメモリに書き込みつつその書き込まれたサンプ
ル列を読出クロックに応答して順次読み出し、前記読出
クロックの周波数を、前記シフトクロックよりも低くか
つ所望の水平拡大率に応じた略一定のものとしている。
【００１４】ここで、前記読出クロックは、前記シフト
クロックに基づいて発生されるものとすることができ
る。
【００１５】また、前記表示手段の１水平走査期間内
で、前記ラインメモリに記憶された１ライン分のサンプ
ルを略均等な間隔で読み出すことを特徴としている。
【００１６】本発明によるさらに他の態様の装置は、入
力ディジタルビデオ信号が供給される少なくとも２つの
ラインメモリを有し、これらラインメモリの書込及び読
出制御を行って当該ラインメモリの読出出力から垂直補
間ビデオ信号を発生させる、ビデオ信号の補間機能を有
する表示装置であって、前記ラインメモリを循環的に選
択し選択されたラインメモリに前記入力ディジタルビデ
オ信号のサンプル列をそのサンプルレートにて順次書き
込みつつその書き込まれたサンプル列を前記サンプルレ
ートよりも大きくかつ所望の垂直拡大率に応じた略一定
レートで順次読み出し、前記ラインメモリのうちの１つ
が書込動作中にあるときは前記ラインメモリのうちの他
の１つに対し繰り返し読み出す制御を行う制御手段を有
するようにしている。
【００１７】本発明によるまた別の態様の装置は、入力
ディジタルビデオ信号が供給される少なくとも１つのラ
インメモリを有し、このラインメモリの書込及び読出を
含む制御を行って当該ラインメモリの読出出力から水平
補間ビデオ信号を発生させる、ビデオ信号の補間機能を
有する表示装置であって、前記水平補間ビデオ信号を、
表示画面の垂直方向にそれぞれ延在する列電極群にそれ
ぞれ対応する画素情報信号を供給するためのシフトレジ
スタの直列入力端に供給する手段と、前記シフトレジス
タの保持データをシフトさせる所定周波数のシフトクロ
ックを前記シフトレジスタに供給する手段と、前記入力
ディジタルビデオ信号のサンプル列を前記ラインメモリ
に書き込みつつその書き込まれたサンプル列を読出クロ
ックに応答して順次読み出し、前記読出クロックの周波
数を、前記シフトクロックよりも低くかつ所望の水平拡
大率に応じた略一定のものとする制御手段をさらに有す
るようにしている。
【００１８】
【発明の実施の形態】 【垂直補間】
【００１９】図１は、本発明の一実施例によるビデオ信
号補間方法に用いられる２つのラインメモリの構成と入
出力関係とを概略的に示している。
【００２０】図１において、本例では２つのラインメモ
リＬＭ１及びＬＭ２が補間処理メモリ部として使用され
ている。これらラインメモリは、それぞれ、図示せぬ供
給元からの例えばＮＴＳＣ若しくはＰＡＬディジタルビ
デオ信号、又はＶＧＡ、ＳＶＧＡ若しくはＸＧＡディジ
タルビデオ信号をサンプル毎に１ライン（すなわち１水
平走査期間のドット又は画素情報）分記憶することがで
きる。例えば、１サンプルは８ビットで表され、１ライ
ンのビデオデータは、１０２４個のサンプルからなる。
このラインメモリＬＭ１及びＬＭ２には、いわゆるＦＩ
ＦＯ（First InFirst Out）型のメモリを採用すること
ができ、ここでは、デュアルポートを備えたＦＩＦＯメ
モリを適用している。
【００２１】かかるメモリにおいては、入力ディジタル
ビデオ信号のライン内サンプルＳ０，Ｓ１，…，Ｓ
１０２３を順次書き込むとともに、書き込まれたこれら
サンプルをサンプルＳ０，Ｓ１，…，Ｓ１０２３の順に
読み出すことができる。１つのラインメモリから読み出
されたサンプルは、ＬＣＤ（液晶表示）パネルなどの表
示器に供給すべき１ライン分のディジタル画素情報信号
を形成し、さらにこうした１ライン分のディジタル画素
情報信号が時間軸上に連なって垂直補間ビデオ信号とし
て当該メモリ部から出力される。入力ディジタルビデオ
信号には、以下に説明するラインメモリＬＭ１,ＬＭ２
とその制御とによって、垂直方向の補間が施される。
【００２２】なお、これらラインメモリＬＭ１，ＬＭ２
の書込クロックは、入力ディジタルビデオ信号のサンプ
リングクロック信号（又はサンプル同期信号）が使わ
れ、ラインメモリＬＭ１，ＬＭ２の読出クロックは、上
記表示器をスキャンすべき水平走査周波数によって定ま
る固定周波数のクロック信号（ドットクロック信号）が
使われる。したがって、入力ディジタルビデオ信号によ
る原画像が当該表示器の画面全体を占める表示画像サイ
ズよりも小さく当該原画像をそれより大なる当該表示画
像に合わせようとする場合などで、入力ディジタルビデ
オ信号よりも出力ディジタルビデオ信号の方がフィール
ド（又はフレーム）当たりの水平走査線数が多い場合に
は、当該入力よりも出力の方がデータ転送レートを高く
される。つまり、これらラインメモリに対し書込レート
よりも読出レートの方を高く設定されるのである。
【００２３】図２は、かかるディジタルビデオ信号の垂
直補間の原理を図式化したものである。
【００２４】初期状態に相当する（Ａ）では先ず、ライ
ンメモリＬＭ１がその読出動作を禁止されつつ書込モー
ドに入る。また、ラインメモリＬＭ２の読出動作も禁止
される。したがって、ラインメモリＬＭ１の書込イネー
ブル信号ＷＥＮだけが有効となり、書込クロックに応答
して入力ディジタルビデオ信号のサンプルが順々に書き
込まれていく。
【００２５】次の状態（Ｂ）は、ラインメモリＬＭ１に
おいて書き込まれたサンプルで満杯となってその書込動
作を終了し、これに引き続きラインメモリＬＭ２の書込
イネーブル信号ＷＥＮが有効とされてラインメモリＬＭ
２が書込モードを開始するとともに、読出イネーブル信
号ＲＥＮが有効となってラインメモリＬＭ１の読出動作
が可能となったことを示している。
【００２６】さらに次の状態（Ｃ）においては、ライン
メモリＬＭ２が読出動作を禁止しかつ上述したように読
出レートの方が書込レートよりも高いので、ラインメモ
リＬＭ２の書込動作が終了するまでにラインメモリＬＭ
１の記憶データサンプルが繰り返し何度も読み取られ
る。これにより、ライン間に挿入すべき新しいライン情
報を発生するための補間動作がなされることとなる。
【００２７】その後は、（Ｄ）に示されるように、ライ
ンメモリＬＭ２には書き込まれたサンプルで満杯となっ
てその書込動作が終了し、これに伴いラインメモリＬＭ
１が書込モードを再び開始するとともに、ラインメモリ
ＬＭ１に記憶されたラインにおける最後のサンプルの読
出終了後にラインメモリＬＭ２の読出イネーブル信号Ｒ
ＥＮが有効となってラインメモリＬＭ２の読出動作に切
り替わる。なお、ここでラインメモリＬＭ１は、一時的
に書込モードの動作と読出モードの動作とを並行して行
うこととなるが、デュアルポート型のメモリであれば可
能である。また、書込レートよりも読出レートが高いの
で、書込アドレスが読出アドレスに追いつくことはな
く、ラインメモリＬＭ１が書込モードに移ってから間も
なくして、支障を来すことなくラインメモリＬＭ１から
ＬＭ２への読出モードの切り換えがなされることにな
る。
【００２８】そして今度は上記（Ｃ）とは逆のラインメ
モリが書込モード及び読出モードととして動作する
（Ｅ）のような状態となり、ラインメモリＬＭ１が読出
動作を禁止しつつ、ラインメモリＬＭ２の記憶データが
繰り返し読み取られる。ここでも、上記（Ｃ）と同じよ
うな補間（挿入）動作がなされる。以降同様に、（Ｂ）
ないし（Ｅ）のイネーブル状態の動作が繰り返されるこ
ととなる。
【００２９】図３は、上述したような補間動作原理の下
で行われる種々のケースにつき、書込モードにあるライ
ンメモリと読出モードにあるラインメモリとの関係をタ
イムチャートの形式で示している。
【００３０】ケース１は、上記２つのラインメモリＬＭ
１，ＬＭ２を用いて、出力ビデオ信号の入力ビデオ信号
に対するフレーム（又はフィールド）当たりのライン数
の比（以下、拡大率と呼ぶ）を３／２とした場合であ
る。なお、図３において使用されている参照符号１，
２，…は、各モードにおいて指定されるラインメモリＬ
Ｍの番号を指し、参照符号，，…は、入力ディジタ
ルビデオ信号のライン番号を示している。また、参照符
号（１），（２），…は、ＬＣＤパネルにおいてアクテ
ィブとなる（すなわちアドレス指定される）走査ライン
（行方向電極）の番号を指している。
【００３１】ケース１においては、ライン番号，，
，…のデータがそれぞれ２回読み出され、ＬＣＤパネ
ルにおけるそれぞれ別の（隣接した）アクティブ走査ラ
インに対応するラインデータとなっている。また、入力
ビデオ信号が２ライン進むのに対して出力ビデオ信号が
３ライン進んでいる。よって３／２の拡大率でラインデ
ータが補間されていることが分かる。また、走査ライン
のアクティブ期間は全て均等であり、先述したようなス
キャン動作の偏重がないことも分かる。
【００３２】ケース２は、上記２つのラインメモリＬＭ
１，ＬＭ２に加えてラインメモリＬＭ３を用い、拡大率
を５／２とした場合である。
【００３３】ケース２においては、ライン番号，，
，…のデータがそれぞれ３回読み出され、ＬＣＤパネ
ルにおけるそれぞれ隣接した３つのアクティブ走査ライ
ン（１）〜（３），（６）〜（８），（１１）〜（１
３），…に対応するラインデータとなり、ライン番号
，，，…のデータがそれぞれ２回読み出され、Ｌ
ＣＤパネルにおけるそれぞれ隣接した２つのアクティブ
走査ライン（４）及び（５），（９）及び（１０），
（１４）及び（１５），…に対応するラインデータとな
っている。また、入力ビデオ信号が２ライン進むのに対
して出力ビデオ信号が５ライン進んでいることから、５
／２の拡大率でラインデータが補間されていることが分
かる。ここでも、先述の不具合が解消されていることが
分かる。
【００３４】この本発明による垂直補間方法によれば、
任意の垂直補間率を実現しかつ時間的に均一な線順次ス
キャンを達成することができる。しかも、そのためにラ
インメモリを２つしか必要としないので、回路規模の縮
小化及び安価な製品の提供に寄与することになる。
【００３５】
【水平補間】
【００３６】図４は、本発明の一実施例によるビデオ信
号の水平補間方法を実施する構成を概略的に示してい
る。
【００３７】図４において、上述したような入力ディジ
タルビデオ信号は、そのサンプルクロック信号とともに
少なくとも１つのラインメモリを有するラインメモリ部
１０に供給される。このラインメモリ部１０は、サンプ
ルクロック信号を書込クロックＷＣＫとし、入力ディジ
タルビデオ信号のサンプル列をそのサンプルクロック信
号に応答して順次書き込む。ラインメモリ部１０は、上
述した垂直補間のための動作を兼ねて水平補間を行うよ
う、少なくとも２つのラインメモリを有するように構成
することもできる。
【００３８】ラインメモリ部１０はまた、この書込動作
に並行して読出動作を行う。ラインメモリ部１０は、そ
の書き込まれたサンプル列を読出クロックＲＣＫに応答
して順次読み出し、その読み出されたサンプル列を水平
補間ビデオ信号としてＬＣＤパネル２０に供給する。
【００３９】ＬＣＤパネル２０は、本例ではアクティブ
マトリクス型であり、互いに直交する行電極及び列電極
２１，２２と、行電極２１にゲートが列電極２２にソー
スが接続される薄膜トランジスタ（ＴＦＴ）２３と、列
電極２２に水平走査周期毎に画素情報信号を供給するた
めの列レジスタ２４を含む列制御部２Ｃと、行電極２１
を水平走査周期毎に順次選択してアクティブにするライ
ン駆動信号を供給するための行制御部２Ｌと、上記ＴＦ
Ｔのドレインに接続される画素電極２５と、この画素電
極とこれに対向する共通電極（図示せず）との間に介在
する液晶層（図示せず）とを有する。
【００４０】行制御部２Ｌは、後述する垂直同期信号Ｖ
ＳＯ、水平同期信号ＨＳＯ及びデータ有効信号ＤＥＯの
如きタイミング信号に基づいて、行電極２１の選択タイ
ミングを決定する。
【００４１】上記水平補間ビデオ信号は、表示手段とし
てのＬＣＤパネル２０における列レジスタ２４の直列入
力端に供給される。列レジスタ２４は、列電極２２と同
じ個数の単位レジスタが縦続接続されその単位レジスタ
の各々から並列出力が可能なシフトレジスタである。こ
の列レジスタ２４は、シフトクロック信号ＣＫＬの１回
の活性化タイミング（例えば当該クロック信号の立ち上
がりエッジ）に応答して単位レジスタ１つ分だけ当該列
レジスタの保持データをシフトさせるとともに、直列入
力信号のデータを初段の単位レジスタに取り込む。な
お、図４は、列制御部２Ｃの列レジスタ２４以外の構成
ブロックを示していないが、列制御部２Ｃは、列レジス
タ２４の並列出力をそれぞれアナログ信号に変換するデ
ィジタル−アナログ（Ｄ／Ａ）変換器を含み、この変換
されたアナログ信号を列電極２２に供給するものであ
る。
【００４２】シフトクロック信号ＣＫＬは、パネル２０
の外部から発生され、ドットクロックとも呼ばれ、ＬＣ
Ｄパネルの画面サイズに適した入力ビデオ信号の画素同
期信号として振る舞うクロック信号ＣＫとされる。この
クロック信号ＣＫは、いわゆる基準クロック信号として
水晶発振器などにより発生可能である。
【００４３】クロック信号ＣＫはまた、上記読出クロッ
ク信号ＲＣＫの基礎すなわち元信号としても使用され
る。すなわちクロック信号ＣＫは、制御手段を構成する
間引（デシメーション）回路３１に供給され、ここで当
該クロック信号ＣＫの１水平走査期間におけるパルス数
すなわち活性化タイミング（例えばパルスの立ち上がり
エッジ）の数が削減された信号に変換される。この信号
が読出クロック信号ＲＣＫとなる。かかるパルス数の削
減は、後述されるような所定の態様によって行うのが好
ましい。
【００４４】この構成の動作は、図５を参照して説明す
ることができる。クロック信号ＣＫは、上記列レジスタ
２４のデータをＬＣＤパネル２０の列電極２２に対応す
るドットすなわち画素単位でシフトさせる一方、ライン
メモリ部１０に記憶されたサンプルデータは、読出クロ
ック信号ＲＣＫの少ない発生パルスによって順次読み出
される。ラインメモリ部１０は、読出クロックＲＣＫの
１つのパルスに応答してアドレスを１つインクリメント
させその指定アドレスのサンプルデータを出力しかつ次
のパルスが供給されるまで保持し続ける。したがって図
５に示されるように、ラインメモリ部１０から読み出さ
れたサンプルデータ０，１，２，３，…が、それぞれ列
レジスタ２４における単位レジスタに、０，０，１，
１，１，２，２，３，…というように、読出クロックＲ
ＣＫのパルス間隔に応じた回数だけ繰り返し取り込まれ
ることになる。これはすなわち、クロック信号ＣＫの間
引きされたパルス数だけサンプルデータが補間されるこ
とを意味する。
【００４５】読出クロック信号ＲＣＫを発生するために
クロック信号ＣＫから削減されるパルス数は、ラインメ
モリ部１０に格納されるサンプル数（又は入力ディジタ
ルビデオ信号の１ライン当たりのサンプル数）とＬＣＤ
パネル２０に備わる列電極２２の数（つまり表示すべき
１行の画素の数）との比に依存することになる。好適な
読出クロック信号ＲＣＫの発生法は後述される。
【００４６】次に、これまで説明した本発明によるビデ
オ信号の補間方法が実際に適用された液晶表示装置のよ
り具体的な構成について説明する。
【００４７】図６は、かかる液晶表示装置のビデオ信号
処理部の概略構成を示している。
【００４８】図６において、例えばＮＴＳＣ方式又はＰ
ＡＬ方式に準じた複合ビデオ信号である入力アナログビ
デオ信号は、ビデオデコーダ１に供給される。ビデオデ
コーダ１は、供給されたビデオ信号を３つの原色成分に
分解して、それぞれに対応するアナログのＲＧＢビデオ
信号を発生する。このＲＧＢビデオ信号は、アナログ−
ディジタル（Ａ／Ｄ）変換器２においてそれぞれディジ
タル化され、これによって得られるディジタルのＲＧＢ
ビデオ信号がスキャンコンバータ３に供給される。
【００４９】入力の複合アナログビデオ信号はまた、同
期分離回路４にも供給される。この同期分離回路４は、
供給されたビデオ信号から水平同期信号ＨＳＩ及び垂直
同期信号ＶＳＩを分離抽出してスキャンコンバータ３に
供給するとともに、当該ビデオ信号が奇数フィールドに
あるか偶数フィールドにあるかを判別してその判別結果
を示すフィールド判別信号ＦＤを出力する。
【００５０】水平同期信号ＨＳＩは、ＰＬＬ回路５にも
供給され、ＰＬＬ回路５は、この水平同期信号ＨＳＩに
基づいて上記Ａ／Ｄ変換器２で用いられるサンプリング
クロック信号ＣＫＡＤを発生する。より詳しくは、ＰＬ
Ｌ回路５は、水平同期信号ＨＳＩと位相同期をとりつつ
その周波数を逓倍させることにより、サンプリングクロ
ック信号ＣＫＡＤを発生する。このサンプリングクロッ
ク信号ＣＫＡＤはまた、スキャンコンバータ３にも供給
される。
【００５１】ここで、ＰＬＬ回路５における逓倍率ｄ
は、次のように表すことができる。先ず、サンプリング
クロック信号ＣＫＡＤの周波数すなわちＡ／Ｄ変換器２
におけるサンプリングレートＦＳは、
【００５２】ＦＳ＝（ＬＣＤパネルの列電極数）／（入
力ビデオ信号の有効水平期間） であり、サンプリングクロック信号ＣＫＡＤを得るの
に、水平同期信号ＨＳＩと同期をとりつつ水平同期信号
ＨＳＩの周波数ＦＨＳＩがＦＳになるように逓倍するこ
とになるので、
【００５３】ｄ＝ＦＳ／ＦＨＳＩ となる。
【００５４】スキャンコンバータ３は、ＲＧＢビデオ信
号のそれぞれに上述した垂直補間及び／又は水平補間を
行うものであり、これにより補間されたＲＧＢビデオ信
号は、図４に示したようなＬＣＤパネル２０の列制御部
２Ｃに供給されることになる。
【００５５】スキャンコンバータ３は、かかる補間処理
後の信号に必要な各種の信号も発生する。そのうちの１
つは、当該補間されたビデオ信号に適合する出力水平同
期信号ＨＳＯであり、上記水平同期信号ＨＳＩに基づい
て発生される。もう１つは出力垂直同期信号ＶＳＯであ
り、上記垂直同期ＶＳＩに基づいて、これも当該補間さ
れたビデオ信号に適合したものとされる。スキャンコン
バータ３はまた、補間されたビデオ信号に適合したドッ
トクロックすなわち当該ビデオ信号における画素情報成
分と対応又は同期をとるクロック信号ＣＫＬ（図４参
照）を発生する。スキャンコンバータ３はさらに、デー
タ有効信号ＤＥも発生する。このデータ有効信号ＤＥ
は、補間されたビデオ信号において画素情報を呈する期
間を示す。
【００５６】出力ＲＧＢビデオ信号、クロック信号ＣＫ
Ｌ、並びに出力水平及び垂直同期信号ＨＳＯ及びＶＳＯ
は、それぞれＬＣＤパネル２０側に供給される一方で、
上記データ有効信号ＤＥは、表示位置補正回路６に供給
される。表示位置補正回路６は、上記フィールド判別信
号ＦＤに応じてデータ有効信号ＤＥを変更させ、ＬＣＤ
パネル側に適正なスキャン動作をさせるためのデータ有
効信号ＤＥＯを供給する。
【００５７】図７は、上記スキャンコンバータ３の詳細
な構成を示している。
【００５８】図７において、スキャンコンバータ３に
は、上述したような補間用の少なくとも２つ（水平補間
のみ行うのであれば少なくとも１つ）のラインメモリを
それぞれ有するメモリ部３０Ｒ，３０Ｇ，３０Ｂが設け
られ、これらメモリ部には入力ディジタルビデオ信号と
して上記Ａ／Ｄ変換器２からのＲＧＢの各ビデオ信号が
供給される。これらメモリ部の出力からは、補間された
ＲＧＢのビデオ信号が得られる。
【００５９】このメモリ部を含むシステムのタイミング
制御部としては、クロック発生回３０１、ＨＳＯ発生回
路３０２、ＤＥ発生回路３０３及びラインメモリ制御回
路３０４が設けられる。
【００６０】クロック発生回路３０１は、例えば水晶発
振器のような自発型のクロック発生器を含み、その出力
にＬＣＤパネル用のドット周波数を有する安定なクロッ
ク信号ＣＫを発生する。このクロック信号ＣＫは、図４
において説明したように、表示器としてのＬＣＤパネル
２０におけるシフトクロックＣＫＬとなりうる。このク
ロック信号ＣＫは、ＨＳＯ発生回路３０２、ＤＥ発生回
路３０３及びラインメモリ制御回路３０４にも供給され
る。
【００６１】ＨＳＯ発生回路３０２は、クロック信号Ｃ
Ｋの他に、水平同期信号ＨＳＩ、垂直同期信号ＶＳＩ及
びサンプリングクロック信号ＣＫＡＤを入力とし、これ
らに基づいて出力水平同期信号ＨＳＯを発生する。この
出力水平同期信号ＨＳＯの発生方法の例は後に詳述され
る。
【００６２】ＤＥ発生回路３０３は、クロック信号ＣＫ
の他に、水平同期信号ＨＳＩ及び垂直同期信号ＶＳＩ並
びに出力水平同期信号ＨＳＯを入力とし、これらに基づ
いてデータ有効信号ＤＥを発生する。このデータ有効信
号ＤＥは、出力ビデオ信号中のドットデータが有効にな
る期間を示すものである。
【００６３】ラインメモリ制御回路３０４は、クロック
信号ＣＫの他に、水平同期信号ＨＳＩ、垂直同期信号Ｖ
ＳＩ及び出力水平同期信号ＨＳＯを入力とし、これらに
基づいてラインメモリ部３０Ｒ，３０Ｇ，３０Ｂの書込
イネーブル信号ＷＥＮ、読出イネーブル信号ＲＥＮ及び
読出クロック信号ＲＣＫを発生する。読出イネーブル信
号ＲＥＮは、図１ないし図３において説明した態様で発
生される。読出クロック信号ＲＣＫを発生する例は後述
される。
【００６４】ラインメモリ部３０Ｒ，３０Ｇ，３０Ｂの
書込クロックＷＣＫには、サンプリングクロック信号Ｃ
ＫＡＤが使われる。
【００６５】次に、ＨＳＯ発生回路３０２の動作及びラ
インメモリ制御回路３０４におけるＲＣＫ発生の動作を
説明する。
【００６６】いま、図８に示されるような画像サイズの
変換をすることを前提とする。入力ディジタルビデオ信
号によって表される元の画像ａを、表示器側で表示すべ
き画像ｂに変換する。この場合、水平方向の大きさであ
る１ライン当たりのドット（画素）数と垂直方向の大き
さである１フィールド（又はフレーム）当たりのライン
（水平走査線）数が、画像ａではそれぞれＸ１，Ｙ１で
あるのに対し、画像ｂではそれぞれＸ２，Ｙ２である
（Ｘ１≦Ｘ２，Ｙ１≦Ｙ２）。ここで、水平拡大率はＸ
２／Ｘ１であり、垂直拡大率はＹ２／Ｙ１である。
【００６７】ＨＳＯ発生回路３０２は、水平同期信号Ｈ
ＳＩの周波数のＹ２／Ｙ１倍の周波数を有する出力水平
同期信号ＨＳＯを発生する。また、ラインメモリ制御回
路３０４においては、Ｘ２の個数のパルスがクロック信
号ＣＫにより発生される期間において、Ｘ１個のパルス
が読出クロック信号ＲＣＫにより発生されるようにす
る。
【００６８】但し、図９及び図１０のフローにおけるＸ
１及びＸ２とＹ１及びＹ２とには、ここで述べたような
ドット数及びライン数をそのまま使用するのではなく、
約分された最小値が用いられるのが好ましい。例えば、
ＶＧＡ画像（６４０行×４８０列）のビデオ信号をＸＧ
Ａ画像（１０２４行×７６８列）のビデオ信号に変換す
る処理であれば、これらの値には、それぞれ５及び８と
いった値が使われる。また、ｄは、この場合、約分され
たＸ及びＹの値に比べて十分大きい８００程度の値とな
る。
【００６９】ＨＳＯ発生回路３０２は、図９に示される
アルゴリズムでフィールド又はフレーム毎に出力水平同
期信号ＨＳＯを発生する。
【００７０】先ず、フィールドの開始点としての垂直同
期信号ＶＳＩの立ち上がりを検出する（ステップＳ
１）。そして、カウンタｎ１を用いてその検出後から水
平同期信号ＨＳＩがアクティブとなった回数をＮ１まで
数える（ステップＳ２，Ｓ３）。ここでのＮ１は、出力
水平同期信号ＨＳＯを発生させる実際の処理を開始させ
るタイミングを当該フィールド開始点を基準にして決め
るものであり、適当な数が採用される。
【００７１】カウンタｎ１によりＮ１が数えられると、
アキュムレータＡＹに水平同期信号ＨＳＩの上記逓倍率
ｄをセットし（ステップＳ４）、今度はサンプリングク
ロックＣＫＡＤをカウンタｎ２でカウントし（ステップ
Ｓ５）、カウンタｎ２が元の画像ａの垂直サイズＹ１だ
けカウントする度にアキュムレータＡＹから表示画像ｂ
の垂直サイズＹ２を減じる（ステップＳ６，Ｓ７）。
【００７２】なお、カウンタｎ１及びｎ２は、この処理
フローにおける初期時にリセットされるものである。
【００７３】ステップＳ７の後は、アキュムレータＡＹ
の値がＹ２よりも小さいか否かを判定し（ステップＳ
８）、Ｙ２の値以上の場合は上記ステップＳ５に移行す
る一方、アキュムレータＡＹの値がＹ２の値よりも小さ
い場合は、アキュムレータＡＹにｄの値を加算し（ステ
ップＳ１０）、上記ステップＳ５に移行する。
【００７４】補足すると、既に述べたように、ＨＳＯ発
生回路３０２は、水平同期信号ＨＳＩ周波数の水平拡大
率Ｙ２／Ｙ１倍の周波数を有する出力水平同期信号ＨＳ
Ｏを発生するものである。また、水平同期信号ＨＳＩの
１周期内のクロックＣＫＡＤはｄ個であることが上式か
らも分かる。故に、ｄ／（Ｙ２／Ｙ１）個のクロックＣ
ＫＡＤを数える度に出力水平同期信号ＨＳＯを発生する
ことにより、当該拡大率に応じた周波数を出力水平同期
信号ＨＳＯに持たせることができる。
【００７５】ここで、ｄ／（Ｙ２／Ｙ１）は、ｄの値を
（Ｙ２／Ｙ１）の値で割ったものであるが、この除算
は、ｄの値から（Ｙ２／Ｙ１）の値を何回引くことがで
きるかを判定することに等しい。つまり、ｄの値から
（Ｙ２／Ｙ１）の値を次々に引いていき、引けなくなっ
たときが除算の結果を得た時に相当する。クロックＣＫ
ＡＤが到来する度にｄの値を元にした（Ｙ２／Ｙ１）の
値の減算を行い、引けなくなった時にはｄ／（Ｙ２／Ｙ
１）個のクロックＣＫＡＤが得られることになる。この
時が水平同期信号ＨＳＯの出力に適したタイミングとな
るのである。
【００７６】図９のフローにおいては、かかる減算をス
テップＳ５〜Ｓ８が担い、当該引算不可の判定をステッ
プＳ８が行っている。より詳しくは、ｄの値から（Ｙ２
／Ｙ １）の値をそのまま引くと後者が分数であるが故に
計算が複雑になる場合があるので、ステップＳ５及びＳ
６によりクロックＣＫＡＤをＹ１個数える毎にステップ
Ｓ７でＹ２を減算するようにしている。このようにする
ことにより、簡単な除算を実現しているのである。
【００７７】ステップＳ１０においては、水平同期信号
ＨＳＯの出力後に残った除算の余りを次の水平同期信号
発生のための計算処理に繰り越すようにしている。これ
により、フィールド又はフレーム内の必要期間において
周期の全く変化しない一定周波数の水平同期信号ＨＳＯ
を発生することができる。
【００７８】かくして、所望の水平拡大率に応じた周波
数の出力水平同期信号ＨＳＯを発生することができる。
この水平同期信号ＨＳＯは、ラインメモリ制御回路３０
４において、読出イネーブル信号ＲＥＮ（図２参照）の
発生タイミングを指示することになる。ラインメモリ制
御回路３０４は、１のラインメモリの読出中において水
平同期信号ＨＳＯの有効パルスが発生すると、次のライ
ンメモリが書込モードにある場合を除き、当該次のライ
ンメモリの読出モードに移行させるべく当該１のライン
メモリへの読出イネーブル信号ＲＥＮの供給を止め当該
次のラインメモリへの供給に切り換える。
【００７９】一方、書込イネーブル信号ＷＥＮの発生タ
イミングは、水平同期信号ＨＳＩの有効パルス発生タイ
ミングに等しい。ラインメモリ制御回路３０４は、水平
同期信号ＨＳＩの有効パルスが発生する度にラインメモ
リを循環的に切り換えるべく選択すべきラインメモリに
書込イネーブル信号ＷＥＮを供給する。
【００８０】ＲＣＫ発生回路３０５は、図１０に示され
るアルゴリズムで読出クロック信号ＲＣＫを発生する。
【００８１】先ず、出力水平同期信号ＨＳＯの立ち上が
りに応答してアキュムレータＡＸにＸ２／２の値をセッ
トする（ステップＳ２１，Ｓ２２）。但し、Ｘ２の値が
奇数の場合は（Ｘ２＋１）／２がセットされる。
【００８２】次いで、クロック信号ＣＫがアクティブと
なるとアキュムレータＡＸから（Ｘ ２−Ｘ１）の値を減
算する（ステップＳ２３，Ｓ２４）。そして、減算の結
果得られるアキュムレータＡＸの値が０以上であれば、
クロック信号ＣＫのパルスと同等のパルスを読出クロッ
ク信号ＲＣＫのパルスとして出力する（ステップＳ２
６）。ここではクロック信号ＣＫのパルスをそのまま使
っても良い。
【００８３】逆に、アキュムレータＡＸの値が０よりも
小さければ、クロック信号ＣＫのパルスには応答せず、
読出クロック信号ＲＣＫのパルスを非発生とし（ステッ
プＳ２７）、アキュムレータＡＸにＸ２の値を加算する
（ステップＳ２８）。ここでは、クロック信号ＣＫの当
該パルスにゲートを掛けてマスクするようにしても良
い。
【００８４】ステップＳ２６及びＳ２８の後は、ステッ
プＳ２３に戻り、再度上述した処理を行う。
【００８５】補足すると、Ｘ２個のパルスがクロック信
号ＣＫにより発生される期間において、Ｘ１個のパルス
が読出クロック信号ＲＣＫにより発生させるということ
は、クロック信号ＣＫの発生に対して傾きＸ１／Ｘ２の
ペースで読出クロック信号ＲＣＫを発生させることであ
る。もしもＸ１，Ｘ２が１，２であれば、傾きが１／２
であり、クロック信号ＣＫが２つ発生する度に読出クロ
ック信号ＲＣＫを１つ発生させれば良い。
【００８６】しかし、上述したようにＸ１，Ｘ２が５，
８である場合が実際的であり、この場合は傾きは５／８
で整数ではないので工夫が必要である。すなわち、ｎ回
目のクロック信号ＣＫの発生に対してｎ×（５／８）が
どんな値かを判定することによって読出クロック信号Ｒ
ＣＫを発生させている。この値は、５／８（＝０．６２
５），１０／８（＝１．２５），１５／８（＝１．８７
５），２０／８（＝２．５），…となるが、これらを例
えば四捨五入して得られる１，１，２，３，…の値か
ら、前回と同じ値である場合のみ読出クロックＲＣＫを
発生させず、もってラインメモリの前回アドレスのサン
プルを再使用するようにしている。図１０のフローはこ
のような考えに基づいている。具体的には、かかる判定
を、クロック信号ＣＫが到来する度に５，１０，１５，
…と増えていく数を８で割って得られる商と余りに基づ
いて行っている。
【００８７】ここで、ある数を８で割るということは、
その数から８を可能な限り何度も減算してその回数と余
りを得ることである。したがって、クロック信号ＣＫの
発生の度に５増える数から８を引くことは、結果として
クロック信号ＣＫが到来する毎に（８−５）の値を引き
算することになる。ステップＳ２４は、この計算処理を
行っている。
【００８８】この計算処理では余りが４以上ならば読出
クロック信号ＲＣＫを発生し、４より小さければ発生さ
せないようにしている。ここで、クロック信号ＣＫの発
生の度に余りが４より大きいか小さいかを判定するのは
処理が複雑になるので、ステップＳ２２で予めアキュム
レータに４をセットしている。これにより、ステップＳ
２４においてなされるアキュムレータＡｘの値（これ
は、（５ｎ＋４）／８の余りを計算するためのもの）が
ステップＳ２５において正であるか負であるかを判定す
る、という簡単な処理を実現しているのである。正であ
れば、ステップＳ２６で読出クロックＲＣＫを発生し、
負であればステップＳ２７で発生しないようにしてい
る。
【００８９】ステップＳ２８の処理は、上記計算処理の
結果得られる余りの繰り越し処理である。
【００９０】かくして、所望の水平拡大率に応じた周波
数の読出クロック信号ＲＣＫを発生することができる。
【００９１】次に、上記表示位置補正回路６の詳細につ
いて述べる。この回路は、入力ビデオ信号がインターレ
ース形式の場合に好適である。
【００９２】インターレース形式のビデオ信号は、図１
１の（Ａ）に示されるような画像を表す。すなわち、奇
数フィールドと偶数フィールドとが交互に現れ、それぞ
れの走査ラインは１ライン分ずれた形となる。
【００９３】このようなインターレース形式ビデオ信号
が本実施例の図６において表示位置補正回路６を除いた
部分の回路により例えば２倍の垂直拡大率をもって垂直
補間されると、図１１の（Ｂ）に示されるような形態を
表すビデオ信号となる。すなわち、奇数フィールド及び
偶数フィールドの双方につき走査ラインは２倍に増える
ものの、補間処理上は、両フィールドにおいてライン位
置及び表示開始位置が同じになってしまうことになる。
【００９４】偶数フィールドのラインは本来、奇数フィ
ールドのラインに対して１行だけ下方へずれている筈で
ある。したがってこの場合は、図１１の（Ｃ）に示され
るように１ライン分偶数フィールドのラインを下へずら
すか、若しくは奇数フィールドのラインを上へずらす
か、又はこれらに等価なライン変移を行う必要がある。
【００９５】一般的なこのライン変移量は、次の式によ
って導かれる。
【００９６】ＲＮＤ［垂直拡大率／２］
【００９７】但し、ＲＮＤ［］は、［］内の値を整数化
する関数であり、例えば小数点以下の数値は切り捨てら
れる。
【００９８】表示位置補正回路６は、このようなライン
変移を行うための回路であり、図１２に示されるよう
に、データ有効信号ＤＥを入力とするシフト回路６１
と、そのシフト出力及び非シフト出力を信号入力としか
つフィールド判別信号ＦＤを制御入力とする選択回路６
２とを有する。この選択回路６２の出力から、ＬＣＤパ
ネル側に供給すべきデータ有効信号ＤＥＯが得られる。
【００９９】この回路の動作は、図１３を参照して説明
することができる。
【０１００】データ有効信号ＤＥは、ＬＣＤパネルの入
力ビデオ信号が有効となるときにアクティブになる信号
である。かかるビデオ信号のフィールド内開始位置は、
フィールドの開始に相当する垂直同期信号ＶＳＯのバッ
クポーチが立ち上がってから所定期間後である。
【０１０１】このときフィールド判別信号ＦＤが奇数フ
ィールドを示していたら、選択回路６２は非シフト入力
を選択してこれを出力とする。すなわち入力のデータ有
効信号ＤＥをそのままパネル用データ有効信号ＤＥＯと
して出力するのである。
【０１０２】これに対し、フィールド判別信号ＦＤが偶
数フィールドを示していた場合、選択回路６２は、シフ
ト回路６１からのシフト出力信号を選択してこれを出力
とする。シフト回路６１は、パネル側における１水平走
査周期だけデータ有効信号ＤＥをシフトさせるので、図
１３の最下段に示されるようなデータ有効信号ＤＥＯと
なる。
【０１０３】このようにシフトされたデータ有効信号Ｄ
ＥＯをパネル側が使用することにより、結果的にデータ
有効信号ＤＥＯのパルスを伴わなくなってしまった最初
のラインのビデオ信号Ｌ１は、廃棄されてしまうことに
なる。つまり、ビデオ信号Ｌ１についてのスキャン動作
は行われなくなる。そして、パネル側においては、当該
フィールドの開始から初めてデータ有効信号ＤＥＯがア
クティブになるその次のラインのビデオ信号Ｌ２が、画
面における表示開始位置に対応することになり、上述し
たようなライン変移を達成することができるのである。
【０１０４】ここではシフト回路６１が１ライン分のシ
フトをなすものとしているが、上記の一般式に基づいて
シフト量を定めるようにすることができる。
【０１０５】なお、上記実施例では、スキャンコンバー
タ３が水平補間を行うようにしているが、Ａ／Ｄ変換器
２において既に表示器に必要な１ライン当たりのドット
数すなわちサンプル数を得るように入力ビデオ信号（Ｒ
ＧＢ信号）をサンプリングする構成を採用すれば、基本
的には水平補間を行う必要はない。但し、表示装置によ
っては、ディジタル入力ポートしか持たないものもあ
り、この場合、当該ポートに入力するディジタルビデオ
信号が表示器側に適合したライン当たりのサンプル数を
有するとは限らず、上述したような水平補間技術が有効
となる。図６に示した液晶表示装置の例でも、ＮＴＳＣ
又はＰＡＬ形式複合ビデオ信号の如きいわゆるテレビジ
ョン信号以外に、図６に波線で示した経路のように、予
備端子からディジタルビデオ信号を外部入力することの
できる機能を持ち得るものである。この場合、Ａ／Ｄ変
換器２からの信号経路と該予備端子からの信号経路とを
切り換えることのできるスイッチ手段を設けても良い。
そして、外部入力されたディジタルビデオ信号の表示器
の水平方向画面サイズに多する水平拡大率を入力又は設
定することのできる手段を設け、その設定された拡大率
にて上述したような水平補間を行うようにすることがで
きる。垂直拡大率についても同様の手段を設けることが
できる。
【０１０６】また、上記実施例においては、「補間」な
る用語を用いて説明したが、本発明は、補間率すなわち
拡大率を１としたときの処理を含むものであり、各実施
例において「１以上の拡大率の補間」と解するべきであ
る。
【０１０７】また、種々の形式の入力ビデオ信号を例示
したが、本発明は、これらに限定されないことも勿論で
ある。
【０１０８】また、上記実施例では、表示器としてＬＣ
Ｄパネルを採用しているが、本発明はこれに限らず、他
の表示器に適用することも可能である。
【０１０９】また、上記実施例では、デュアルポートを
有するＦＩＦＯメモリが使用されているが、これとは異
なるタイプのメモリを用いて同等の機能をするメモリ構
成に改変することは可能である。
【０１１０】さらに、本発明は、請求項に記載した要旨
に逸脱することなくこうした種々のの周知技術が適用さ
れうることも勿論である。
【図面の簡単な説明】
【図１】 本発明による補間方法に用いられるラインメ
モリの構成及びその入出力関係を示す模式図。
【図２】 本発明による垂直補間方法の原理を説明する
ためのラインメモリの各状態を示す模式図。
【図３】 本発明の一実施例による垂直補間態様をケー
ス毎に示すタイムチャート。
【図４】 本発明による水平補間方法を実施するための
構成の一実施例を示すブロック図。
【図５】 図４の実施例における動作態様を示すタイム
チャート。
【図６】 本発明が適用された液晶表示装置におけるビ
デオ信号処理回路の概略的構成を示すブロック図。
【図７】 図６の回路におけるスキャンコンバータの概
略的構成を示すブロック図。
【図８】 本発明による補間方法が適用される元の画像
と補間処理後の表示画像とを示す模式図。
【図９】 図７のスキャンコンバータにおけるＨＳＯ回
路の動作を示すフローチャート。
【図１０】 図７のスキャンコンバータにおけるライン
メモリ制御回路の読出クロック発生態様を示すフローチ
ャート。
【図１１】 図６の回路における表示位置補正回路の必
要性を説明するための模式図。
【図１２】 図６の回路における表示位置補正回路の具
体的構成を示すブロック図。
【図１３】 図６の回路における表示位置補正回路の動
作を示すタイムチャート。
【符号の説明】
ＬＭ１，ＬＭ２…ラインメモリ １０…ラインメモリ部 ２０…表示パネル ２１…行電極 ２２…列電極 ２３…ＴＦＴ ２４…列レジスタ ２Ｃ…列制御部 ２Ｌ…行制御部 ３１…間引回路 １…ビデオデコーダ ２…Ａ／Ｄ変換器 ３…スキャンコンバータ ４…同期分離回路 ５…ＰＬＬ回路 ６…表示位置補正回路 ３０Ｒ，３０Ｇ，３０Ｂ…ラインメモリ部 ３０１…クロック発生器 ３０２…ＨＳＯ発生回路 ３０３…ＤＥ発生回路 ３０４…ラインメモリ制御回路 ６１…シフト回路 ６２…選択回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/262 Ｈ０４Ｎ 5/66 Ａ ５Ｃ０６３ 5/66 7/01 Ｚ ５Ｃ０８０ 7/01 Ｇ０６Ｆ 15/66 ３５５Ｃ (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 安居 勝 兵庫県神戸市西区高塚台４丁目３番１ ホ シデン・フィリップス・ディスプレイ株式 会社内 (72)発明者 平野 諭 東京都板橋区赤塚新町３丁目32番10 Ｆターム(参考） 2H093 NA16 NA43 NC16 NC22 NC23 NC24 NC28 NC34 ND34 ND42 ND49 ND54 5B057 CA08 CA12 CB08 CB12 CC01 CD06 CH11 DB02 DB09 5C006 AA01 AB01 AF06 AF23 AF47 BB16 BC16 BF03 BF05 BF09 FA08 FA41 5C023 AA02 AA38 BA15 CA02 DA04 EA16 5C058 AA06 AB02 BA17 BA35 BB04 BB08 BB12 BB19 5C063 BA09 CA01 CA09 CA14 CA38 5C080 AA10 BB05 DD01 DD07 DD22 DD27 EE19 FF12 JJ01 JJ02 JJ04 JJ07

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 入力ディジタルビデオ信号が供給される
    少なくとも２つのラインメモリを用い、これらラインメ
    モリの書込及び読出制御を行って当該ラインメモリの読
    出出力から垂直補間ビデオ信号を発生させる、ビデオ信
    号の補間方法であって、 前記書込及び読出制御において、 前記ラインメモリを循環的に選択し選択されたラインメ
    モリに前記入力ディジタルビデオ信号のサンプル列をそ
    のサンプルレートにて順次書き込みつつその書き込まれ
    たサンプル列を前記サンプルレートよりも大きくかつ所
    望の垂直拡大率に応じた略一定レートで順次読み出し、 前記ラインメモリのうちの１つが書込動作中にあるとき
    は前記ラインメモリのうちの他の１つに対し繰り返し読
    み出す制御を行う、ビデオ信号の補間方法。
  2. 【請求項２】 請求項１に記載の方法において、前記ラ
    インメモリは、デュアルポートを有するＦＩＦＯ型メモ
    リであることを特徴とするビデオ信号の補間方法。
  3. 【請求項３】 請求項１又は２に記載の方法において、
    前記一定レートは、表示すべき画像のドット周波数に相
    当することを特徴とするビデオ信号の補間方法。
  4. 【請求項４】 請求項１，２又は３に記載の方法におい
    て、前記入力ディジタルビデオ信号の水平同期周波数の
    前記垂直拡大率倍の周波数を有する同期信号に基づいて
    読出モードとなるべきラインメモリを指定することを特
    徴とするビデオ信号の補間方法。
  5. 【請求項５】 入力ディジタルビデオ信号が供給される
    少なくとも１つのラインメモリを用い、このラインメモ
    リの書込及び読出を含む制御を行って当該ラインメモリ
    の読出出力から水平補間ビデオ信号を発生させる、ビデ
    オ信号の補間方法であって、 前記水平補間ビデオ信号を、表示手段において画面の垂
    直方向にそれぞれ延在する列電極群にそれぞれ対応する
    画素情報信号を供給するためのシフトレジスタの直列入
    力端に供給し、 前記シフトレジスタの保持データをシフトさせる所定周
    波数のシフトクロックを前記シフトレジスタに供給し、 前記制御において、 前記入力ディジタルビデオ信号のサンプル列を前記ライ
    ンメモリに書き込みつつその書き込まれたサンプル列を
    読出クロックに応答して順次読み出し、 前記読出クロックの周波数を、前記シフトクロックより
    も低くかつ所望の水平拡大率に応じた略一定のものとす
    る、ビデオ信号の補間方法。
  6. 【請求項６】 請求項５に記載の方法において、前記読
    出クロックは、前記シフトクロックに基づいて発生され
    ることを特徴とするビデオ信号の補間方法。
  7. 【請求項７】 請求項５又は６に記載の方法において、
    前記表示手段の１水平走査期間内で、前記ラインメモリ
    に記憶された１ライン分のサンプルを略均等な間隔で読
    み出すことを特徴とするビデオ信号の補間方法。
  8. 【請求項８】 入力ディジタルビデオ信号が供給される
    少なくとも２つのラインメモリを有し、これらラインメ
    モリの書込及び読出制御を行って当該ラインメモリの読
    出出力から垂直補間ビデオ信号を発生させる、ビデオ信
    号の補間機能を有する表示装置であって、 前記ラインメモリを循環的に選択し選択されたラインメ
    モリに前記入力ディジタルビデオ信号のサンプル列をそ
    のサンプルレートにて順次書き込みつつその書き込まれ
    たサンプル列を前記サンプルレートよりも大きくかつ所
    望の垂直拡大率に応じた略一定レートで順次読み出し、
    前記ラインメモリのうちの１つが書込動作中にあるとき
    は前記ラインメモリのうちの他の１つに対し繰り返し読
    み出す制御を行う制御手段を有する、ビデオ信号の補間
    機能を有する表示装置。
  9. 【請求項９】 入力ディジタルビデオ信号が供給される
    少なくとも１つのラインメモリを有し、このラインメモ
    リの書込及び読出を含む制御を行って当該ラインメモリ
    の読出出力から水平補間ビデオ信号を発生させる、ビデ
    オ信号の補間機能を有する表示装置であって、 前記水平補間ビデオ信号を、表示画面の垂直方向にそれ
    ぞれ延在する列電極群にそれぞれ対応する画素情報信号
    を供給するためのシフトレジスタの直列入力端に供給す
    る手段と、 前記シフトレジスタの保持データをシフトさせる所定周
    波数のシフトクロックを前記シフトレジスタに供給する
    手段と、 前記入力ディジタルビデオ信号のサンプル列を前記ライ
    ンメモリに書き込みつつその書き込まれたサンプル列を
    読出クロックに応答して順次読み出し、前記読出クロッ
    クの周波数を、前記シフトクロックよりも低くかつ所望
    の水平拡大率に応じた略一定のものとする制御手段をさ
    らに有する、ビデオ信号の補間機能を有する表示装置。
JP33936599A 1999-11-30 1999-11-30 ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置 Pending JP2001166733A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP33936599A JP2001166733A (ja) 1999-11-30 1999-11-30 ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置
US09/890,214 US7236206B2 (en) 1999-11-30 2000-11-29 Interpolation method for a video signal, and display device with function of interpolation for a video signal
KR1020017009580A KR100720981B1 (ko) 1999-11-30 2000-11-29 비디오 신호를 위한 보간 방법, 및 비디오 신호를 위한보간 기능을 갖는 디스플레이 디바이스
DE60045475T DE60045475D1 (de) 1999-11-30 2000-11-29 Interpolationsverfahren für ein videosignal, und anzeigevorrichtung mit interpolationsfunktion für ein videosignal
PCT/EP2000/011920 WO2001041429A1 (en) 1999-11-30 2000-11-29 Interpolation method for a video signal, and display device with function of interpolation for a video signal
EP00987319A EP1153507B1 (en) 1999-11-30 2000-11-29 Interpolation method for a video signal, and display device with function of interpolation for a video signal
TW090111617A TW498296B (en) 1999-11-30 2001-05-15 Interpolation method for a video signal, and display device with function of interpolation for a video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33936599A JP2001166733A (ja) 1999-11-30 1999-11-30 ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置

Publications (1)

Publication Number Publication Date
JP2001166733A true JP2001166733A (ja) 2001-06-22

Family

ID=18326788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33936599A Pending JP2001166733A (ja) 1999-11-30 1999-11-30 ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置

Country Status (7)

Country Link
US (1) US7236206B2 (ja)
EP (1) EP1153507B1 (ja)
JP (1) JP2001166733A (ja)
KR (1) KR100720981B1 (ja)
DE (1) DE60045475D1 (ja)
TW (1) TW498296B (ja)
WO (1) WO2001041429A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122179A (ja) * 2003-10-16 2005-05-12 Samsung Electronics Co Ltd 表示装置及びその駆動方法
WO2005079066A1 (ja) * 2004-02-17 2005-08-25 Matsushita Electric Industrial Co., Ltd. 走査線変換装置
JP2006293205A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 画像表示装置および画像表示方法
US11568780B2 (en) 2020-11-26 2023-01-31 Seiko Epson Corporation Image dividing circuit and electro-optical apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319372C (zh) * 2002-08-14 2007-05-30 瑞昱半导体股份有限公司 一种数字图像取样的方法与装置
US7532772B2 (en) * 2004-07-20 2009-05-12 Duke University Coding for compressive imaging
TWI339526B (en) * 2006-03-17 2011-03-21 Realtek Semiconductor Corp Image scaling method and related apparatus
JP2013168097A (ja) * 2012-02-17 2013-08-29 Japan Display West Co Ltd 表示装置、および表示方法
KR102646000B1 (ko) * 2018-10-10 2024-03-12 엘지디스플레이 주식회사 채널 제어 장치와 이를 이용한 표시장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012581A (ja) * 1983-07-04 1985-01-22 松下電器産業株式会社 表示装置
JPS6112184A (ja) * 1984-06-27 1986-01-20 Hitachi Ltd 走査速度変換回路
JPH04125586A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd 平面ディスプレイ駆動装置
JPH0876735A (ja) * 1994-09-06 1996-03-22 Seiko Epson Corp 映像表示装置
WO1997037338A1 (fr) * 1996-03-29 1997-10-09 Seiko Epson Corporation Procede de gestion d'un dispositif d'affichage, dispositif d'affichage et equipement electronique utilisant cet ensemble
JPH09292863A (ja) * 1996-04-17 1997-11-11 Samsung Electron Co Ltd 表示モードの変換機能を有する液晶表示装置
JPH104529A (ja) * 1996-06-18 1998-01-06 Matsushita Electric Ind Co Ltd 画像表示装置
JPH10254418A (ja) * 1997-03-05 1998-09-25 Lg Electron Inc 液晶表示装置のデータ駆動装置及び駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007916B1 (ko) * 1989-05-31 1992-09-19 삼성전자 주식회사 비디오신호 보간장치
JP3257788B2 (ja) * 1990-05-01 2002-02-18 ソニー株式会社 画像表示装置
US5313303A (en) 1990-06-01 1994-05-17 Thomson Consumer Electronics Aspect ratio control for picture overlays
MY114249A (en) 1993-10-27 2002-09-30 Sharp Kk Image processing apparatus that can provide image data of high quality without deterioration in picture quality.
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置
US5926174A (en) 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
US6404458B1 (en) * 1995-06-28 2002-06-11 Lg Electronics Inc. Apparatus for converting screen aspect ratio
US5963261A (en) * 1996-04-29 1999-10-05 Philips Electronics North America Corporation Low cost scan converter for television receiver
JPH1090662A (ja) * 1996-07-12 1998-04-10 Tektronix Inc プラズマ・アドレス液晶表示装置及びその表示パネルの動作方法
US5928313A (en) * 1997-05-05 1999-07-27 Apple Computer, Inc. Method and apparatus for sample rate conversion
JP2000069502A (ja) * 1998-08-24 2000-03-03 Sony Corp 映像信号処理回路及びそれを用いた撮像装置
US6714717B1 (en) * 1999-03-12 2004-03-30 Fortel Dtv Time base corrector
KR100311480B1 (ko) * 1999-10-12 2001-10-18 구자홍 영상 포맷 변환 장치
JP3613093B2 (ja) * 1999-10-25 2005-01-26 日本電気株式会社 映像サイズ変換処理方法および映像サイズ変換処理装置
JP3837690B2 (ja) * 1999-12-03 2006-10-25 パイオニア株式会社 映像信号処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012581A (ja) * 1983-07-04 1985-01-22 松下電器産業株式会社 表示装置
JPS6112184A (ja) * 1984-06-27 1986-01-20 Hitachi Ltd 走査速度変換回路
JPH04125586A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd 平面ディスプレイ駆動装置
JPH0876735A (ja) * 1994-09-06 1996-03-22 Seiko Epson Corp 映像表示装置
WO1997037338A1 (fr) * 1996-03-29 1997-10-09 Seiko Epson Corporation Procede de gestion d'un dispositif d'affichage, dispositif d'affichage et equipement electronique utilisant cet ensemble
JPH09292863A (ja) * 1996-04-17 1997-11-11 Samsung Electron Co Ltd 表示モードの変換機能を有する液晶表示装置
JPH104529A (ja) * 1996-06-18 1998-01-06 Matsushita Electric Ind Co Ltd 画像表示装置
JPH10254418A (ja) * 1997-03-05 1998-09-25 Lg Electron Inc 液晶表示装置のデータ駆動装置及び駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122179A (ja) * 2003-10-16 2005-05-12 Samsung Electronics Co Ltd 表示装置及びその駆動方法
WO2005079066A1 (ja) * 2004-02-17 2005-08-25 Matsushita Electric Industrial Co., Ltd. 走査線変換装置
JP2006293205A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 画像表示装置および画像表示方法
US11568780B2 (en) 2020-11-26 2023-01-31 Seiko Epson Corporation Image dividing circuit and electro-optical apparatus

Also Published As

Publication number Publication date
EP1153507B1 (en) 2011-01-05
US7236206B2 (en) 2007-06-26
WO2001041429A1 (en) 2001-06-07
KR100720981B1 (ko) 2007-05-23
TW498296B (en) 2002-08-11
DE60045475D1 (de) 2011-02-17
US20020180746A1 (en) 2002-12-05
EP1153507A1 (en) 2001-11-14
KR20010101871A (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
EP0875882B1 (en) Multi-scan video timing generator for format conversion
US5742274A (en) Video interface system utilizing reduced frequency video signal processing
JP2673386B2 (ja) 映像表示装置
EP1825457B1 (en) Method and apparatus for processing video image signals
US5663765A (en) Apparatus and method for processing image signals
JP3801242B2 (ja) 縮小画像表示装置
JPH02250585A (ja) デジタルｔｖとグラフイクス表示装置とのインターフエイス装置
JP2001166733A (ja) ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置
JPH09101763A (ja) 画像表示装置の駆動回路
JP3837690B2 (ja) 映像信号処理装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP2000224477A (ja) 映像表示装置および方法
JPH05292476A (ja) 汎用走査周期変換装置
JPH104529A (ja) 画像表示装置
US6292162B1 (en) Driving circuit capable of making a liquid crystal display panel display and expanded picture without special signal processor
JPH0720823A (ja) 映像信号表示方法及び表示装置
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP3883248B2 (ja) 画素数変換装置
JP2000020709A (ja) 映像信号処理装置
JPH05341739A (ja) 画面分割装置
JPH1185139A (ja) 表示画像変換装置
JPH0435284A (ja) 液晶表示装置
JP2000020708A (ja) 映像データの高解像度化処理装置
JP2001306034A (ja) 平面表示装置及びその画像表示方法
JPS63129794A (ja) 画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329