JPS63129794A

JPS63129794A - 画像処理装置

Info

Publication number: JPS63129794A
Application number: JP61277102A
Authority: JP
Inventors: Michitaka Honda; 道隆本田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-11-19
Filing date: 1986-11-19
Publication date: 1988-06-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、２次元画像情報に関するアナログ信号をディ
ジタル変換して読取る画像処理装置に関する。

（従来の技術）例えばテレビカメラによって静止物体又は濃度的な変化
は行うが形状の変化や位置的な変化を行わない物体等の
２次元画像を撮影する場合、もしくは同一の２次元画像
を何度も走査するような場合、走査信号は水平走査を与
える基準となる水平同期信号及び垂直走査を与える基準
とする垂直同期信号を含んだアナログ信号として出力さ
れ、クロックパルスによって所定間隔でサンプリングさ
れディジタル変換されてメモリに格納されることが行わ
れる。

第１４図（ａ）、（ｂ）はこの場合のサンプリング方法
を示すもので、（ａ）のアナログ信号ＳＡは（ｂ）のク
ロックパルスＣＫによってその周期Ｔの間隔ごとにサン
プリングされる。この場合アナログ信ｇ３Ａの最大周波
数が１／２丁以上の条件になっていると、サンプリング
定理によって得られたディジタル信号を元のアナログ信
号ＳＡの波形に再現するのは不可能となるので、クロッ
クパルスＣＫは周期Ｔの値がより小さな周波数のものを
用いることが望まれる。

（発明が解決しようとする問題点）ところでディジタル信号を格納する後段のメモリのアク
セスタイムや、Ａ／Ｄ変換器の性能等の要因からサンプ
リングクロックの周波数はむやみに高くとることはでき
ず制約を受ける。このため空間分解能が劣るという問題
がある。

本発明は以上のような問題に対処して成されたもので、
空間分解能に優れたサンプリングが可能な画像処理装置
を提供することを目的とするものである。

［発明の構成］（問題点を解決するための手段）上記目的を達成するために本発明は、２次元画像情報に
関するアナログ信号を異なったタイミングでサンプリン
グして各ディジタル信号を複数のメモリに格納し、各メ
モリから取り出したディジタル信号を規則的に他のメモ
リに配列して画像表示を行わせることを特徴としてる。

（作　用）アナログ信号は例えば互いに１画素以下の大きさの時間
だけ位相のずらされた複数のクロックパルス例えばＴ／
２だけ位相がずれた２種類のクロックパルスによって、
各々水平及び垂直方向に１／２画素ずつずらされてサン
プリングされることにより４種類のディジタル信号とさ
れて各々画像メモリに格納される。各画像メモリの画素
（ディジタル信号）は規則的に取り出され１つの画像と
なるように他のメモリに配列される。４種類の画素を水
平及び垂直方向に隣接させることにより２倍の拡大表示
を行わせることができるので、空間分解能を向上させる
ことができる。拡大率は任意に選ぶことができる。

（実施例）以下本発明実施例を説明するに先立ち本発明の詳細な説
明する。

１次元画像データをサンプリングする場合について説明
すると、第４図（ａ）乃至（Ｃ）に示すように、先ず第
４図（ａ）のように同期信号をスタート位置とするアナ
ログ信号ＳＡを第４図（Ｃ）の周期Ｔのクロックパルス
ＧＫによってサンプリングして順次ディジタル信号Ｓｌ
　、　３２　、　Ｓ３　。

・”Ｓｎ＠得る。

次に第４図（ｂ）のようにアナログ信＠ＳＡに対して同
期信号の位置（位相）をＴ／２だけずらした他のアナロ
グ信号ＳＡ２を用意し、第４図（Ｃ）のクロックパルス
ＣＫによってサンプリングして順次ディジタル信号Ｓ’
Ｌ　Ｓ’２＃　Ｓ’３＃　””Ｓ’ｎを得る。前期信＠
ｓｔ　、　８２　、８３　＝を第５図（ａ）のように第
１フレーム画像として第１メモリに格納すると共に、前
記信号Ｓ’Ｌ　Ｓ’２＋　８’３ｅ・・・を第５図（ｂ
）のように第２フレーム画像として第２メモリに格納す
る。２種類の信＠Ｓ１．Ｓ′１のスタート位置はＴ／２
だけずれたものとなる。

次に第１及び第２メモリの前記信＠（画素）を順次取出
して、第６図のように順次Ｓ１　、　Ｓ’ｔ。

Ｓ２　、　Ｓ’２．　Ｓ３　、　Ｓ’３．・・・のよう
に他のメモリに配列することにより、Ｔ／２のサンプリ
ング間隔でサンプリングを行ったのと同等な内容の画像
を表示させることができる。これにより２倍の空間分解
能を得ることができる。

前記の場合は２種類のアナログ信＠Ｓ　Ａ　ｐ　Ｓ　Ａ
２を用意した例で示したが、同期信号の位相をざらにＴ
／３ずらして３回のサンプリングを行うこともできる。

以下同様にｎ回のサンプリングを行うことができ、この
場合Ｔ／ｎ、２Ｔ／ｎ、　　（ｎ−１）Ｔ／ｎのように
同期信号の位相をずらして行えば良い。これによってＴ
／Ｎのサンプリング間隔でサンプリングを行ったのと同
等の効果が得られ、ｎ倍の空間分解能が得られる。

またアナログ信号の同期信号の位相をずらす方法以外に
、第７図（ａ）乃至（Ｃ）のように第７図（ａ）のアナ
ログ信号ＳＡを共通として第７図（ｂ）、（Ｃ）のよう
にＴ／２位相のずれたクロックパルスＣＫ１　、ＣＫ２
によって順次サンプリングを行っても同様な効果を得る
ことができる。

もちろんＴ／ｎ位相をずらしたｎ個のクロックパルスを
用意してｎ回のサンプリングを行うことができる。

次に２次元画像データをサンプリングする場合について
説明する。この場合は２次元画像データを対象とするの
で、第８図ように画像１の画素１ａ、　１ｂ、１Ｇ、・
・・の１画素の１辺の長さをＰとすると、水平同期信号
Ｈ１及びこれとＰ／２位相がずれた第２の水平同期信号
Ｈ２を用意すると共に、垂直同期信号Ｖ１及びこれとＰ
／２位相がずれた第２の垂直同期信号ｖ２を用意し、共
通のクロックによってサンプリングを行う。これによつ
７４種類（７）同期（ｉｅｔ−ｈ　、Ｈ２、Ｖｌ、Ｖ２
　に対応した４つの画像を第９図（ａ）乃至（ｄ）のよ
うに第１フレーム乃至第４フレームとして画像メモリ２
ａ乃至２ｄに格納する。第１のフレームメモリ２ａに格
納された画素（ディジタル信号）Ｓａｔ　、　Ｓ１２　
、　Ｓ１３　、・・・を基準として、第２フレームメモ
リ２ｂの画ｉｓｎ、３２２．ＳＺ３・・・はそれから垂
直方向にＰ／２位相がずれて格納され、第３フレームメ
モリ２Ｃの画素Ｓ３１．８３２．　Ｓ３３・・・はそれ
から水平方向にＰ／２位相がずれて格納され、第４フレ
ームメモリ２ｄの画素８４１．　Ｓ４２．３４３・・・
はそれから水平方向及び垂直方向にＰ／２位相がずれて
格納される。

次に第１乃至第４フレームメモリ２ａ乃至２ｄの各画素
を順次取出し、第１０のように８１１゜３２１　、３３
１．５４１．・・・のような順序で規則的に配列するこ
とにより、垂直方向及び水平方向に順次画素が隣接され
た画像をメモリ３に表示させることができる。このよう
にサンプリングのタイミングを水平及び垂直方向にＰ／
２位相をずらして４種類の画僚を形成し、各画像の画素
を順次規則的に取出して配列して１つの画像を形成すれ
ば、前述の場合と同様にＰ／２のサンプリング間隔でサ
ンプリングを行ったのと同等な内容の画像を表示させる
ことができるので、２倍の空間分解能を得ることができ
る。特に２次元画像の場合は水平及び垂直方向の空間分
解能を改善することができ、例えば５１２Ｘ５１２画素
サイズの画像を各フレーム（本例の場合４フレーム）毎
に得るとすると、各フレームの画素を配列することによ
り１０２４Ｘ１０２４画像サイズの画像を表示させるこ
とができる。

また位相ずれをＰ／ｎ、２Ｐ／ｎ、３Ｐ／ｎ。

・・・（ｎ−１）Ｐ／ｎのようにｎ回作成し、水平及び
垂直方向に対してすべての位相ずれの組合せをｎｘｎフ
レームで実現することにより、空間分解能をｎ倍に向上
させることができる。また２次元画像の場合はｎ倍の拡
大表示を行わせることができることになる。

次に１次元ラインセンサを用いて２次元画像をサンプリ
ングする場合について説明する。第１１図のように２次
元画像が潜像として記録されているイメージングプレー
ト（ＩＰ）４を対象とすると、ラインセンサ５をＩＰ４
のＡ位置に設置しＢ位置まで走査を行わせる。ラインセ
ンサ５をＡ→Ｂ方向に垂直操作させることにより同期信
＠（へ位相に相当）からＴｏ後に同期下ごとに第１２図
のようにたとえばＶｏ　、　Ｖｌ　、　Ｖ２　、・・・
Ｖ、Ｓｌｆの５１２点の水平ライン先頭位置のライン像
を得ることができる。このとき同時にラインセンサ５は
水平ライン上の例えば５１２点のライン像も得ているの
で、５１２Ｘ５１２画素からなる１枚の画像を作成する
ことができ第１フレームとすることができる。

次に第１３図のように第１２図に比べＴ／２（Ｔはライ
ンセンサが１ライン分移動するに必要な時間）位相をず
らすことにより同様に水平及び垂直方向の各点Ｖ’１．
　Ｖ’２．・・・のライン像を得ることにより第２フレ
ーム画像を形成することができる。以下第１及び第２フ
レーム画像に比べてラインセンサ５をＩＰ４面上を相対
的に１／２画素水平方向に位相をずらしてライン像を得
ることにより、第３及び第４フレーム画像を得ることが
できる。

次に以上のようなサンプリング原理による画像表示を可
能にする本発明の画像処理装置の実施例を第１図を参照
して説明する。

Ａ／Ｄ変換器１１は入力された２次元画像データに関す
るアナログ信号をディジタル変換し、例えば第９図（ａ
）乃至（ｄ＞のようにサンプリングした第１乃至第４フ
レームの画像を各メモリ１２ａ乃至１２ｄに格納する。

タイミングジェネレータ１５は基本クロックを発生し、
アドレスジェネレータ１６．タイミングジェネレータ１
７゜表示システム２０を制御する。すなわちタイミング
ジェネレータ１５は位相をずらす偵（本例では１／２画
素分）のデータをアドレスジェネレータ１６に供給し、
また読出しメモリの枚数のデータをタイミングコントロ
ーラ１７に供給する。書き込みメモリ１９はアドレスジ
ェネレータ１６の制御に基づき、前記メモリ１２ａ乃至
１２ｄの内容が占き込まれ、必要に応じてセレクタ２１
を介して表示システム２０に出力される。コンソール１
８は必要な操作を行う制御部であり、タイミングジェネ
レータ１５２表示システム２０．セレクタ２１等の制御
を行う。１３は読み出し制御ラインでおりメモリの数に
対応した数（本例の場合４本）だけ備えて、タイミング
コントローラ１７がらの制御信号を各メモリ１２ａ乃至
１２ｄに供給する。４つのメモリ１２ａ乃至１２ｄの読
み出しアドレスとよき込みアドレスの関係は、第２図（
ａ）乃至（ｄ）のようなタイミングチャートで示される
。

読み出しアドレスは各メモリ１２ａ乃至１２ｄに対して
共通に与えられ、書き込みアドレスはタイミングコント
ローラ１７の出力する選択信号に基づいて１フレーム毎
に変化する。書き込みメモリ１９のサイズはメモリ１２
ａ乃至１２ｄに応じて変わり、メモリ（読み出しメモリ
）１２ａ乃至１２ｄの倍のサイズ又は読み出しメモリの
ある関心領域の倍のサイズで構成され、書き込みメモリ
１９の内容は本例の場合水平及び垂直方向に２倍となっ
た画像が格納されている。すなわち第１０図のように各
読み出しメモリ１２ａ乃至１２ｄの画素を取出して水平
及び垂直方向に隣接させるように配置することにより、
２倍の拡大機能を持たせることができる。セレクタ２１
はメモリ１２ａ乃１１２ｄの内容を選択して表示システ
ム２０にＩＤ信丹として供給する。

表示システム２０は書き込みメモリ１９の内容を表示す
るが、これと共にメモリ１２ａ乃至１２ｄの内容の表示
を行うことができる。この場合単に表示すると１フレー
ム毎に１／２画素分゛ずれた画像の表示が行われるので
、第１フレームを基準として第２乃至第４フレームを第
１フレームの有する位相に合せる補正回路を付加するこ
とによって、画素ずれのない動画表示を行わせることが
できる。

今迄述べたように第２フレームメモリは第１フレームに
比べて垂直方向に１／２画素分ずれた画像となっており
、第３フレームは水平方向に１／２画素分ずれた画像と
なってあり、第４フレームは水平及び垂直方向に１／２
画素分ずれた画像となっている。すなわち１／ｎ画素分
ずれた画像がｎｘｎ枚の画像としてメモリに格納されて
いる。

従って各フレーム毎に水平又は垂直方向に（１画素分以
下で）ずれた画像をリアルタイムに修正する機能を備え
ることにより、各フレームを拡大機能以外にも動画像と
して表示させる機能を持たせることができる。

第３図はこのための補正回路を示すものである。

この補正回路は各フレームの画像の画素を水平方向にａ
（０≦ａく１）画素弁、垂直方向に　ｂ（０≦ｂく１）
画素弁ずらす働きを有している。

このａ、ｂの値はタイミングコントローラ１７がどのフ
レームを読み出しているかによって決定される。例えば
第１フレームを読み出すときにはａ＝ｏ、ｂ＝ｏとなり
いずれにもずらされないが、第２フレームのときはａ＝
ｏ、ｂ＝１／２として垂直方向に１／２画素分ずらされ
ることにより元に戻された画像とされる。以下第３フレ
ーム、第４フレームについても同様となる。

以下第３図の動作を説明する。

この補正回路は直線補間によってａ、ｂ画素分ずらす方
法を示しており、基本的にはＸｌ　、　Ｘ２　。

・・・Ｘｎの画素を水平方向に８画素分ずらすには、Ｘ
’１＝ａＸｚ　　（１−ａ）ＸｔＸ’２＝ａＸ３　（１ａ）Ｘ２Ｘ’　Ｈ＝ａＸｋ＋１　　（１ａ）　Ｘｋのような操作
が行われる。

垂直方向に対しても同様であるが、前述のようにして得
られた１ライン分のデータをラインレジスタ２４．２５
に蓄積しておくバッファを設はラインレジスタ２４．２
５間で前記原理で６画素分ずらす操作が行われる。

画像情報ＩＤはラッチ回路２８．２９に格納されここに
は常に水平方向に隣接した２画素が順次格納される。こ
のラッチ回路２８．２９の内容はアドレスジェネレータ
１６からの読み出しアドレスを変更するクロックと同期
して（Ｘｉ、Ｘ２）。

（Ｘ２　、　Ｘ３　＞、　　（Ｘ３　、　Ｘ４　）のよ
うに格納内容が変化する。この２つのラッチ回路２８．
２９の内容は各々乗算器３０．３１に送られ、ここでａ
及び（１−ａ）が乗ぜられる。ａの値は、タイミングジ
ェネレータ１５からメモリ１２ａ乃至１２ｄ（又は１２
ａ乃至１２ｎ）にどれだけ水平方向にずらして取り込ま
れたかによって決定される定数によって与えられ、本例
の場合第１フレーム及び第３フレームはＯ２第２フレー
ム及び第４フレームでは１／２となる。（１−ａ）は補
数回路１・２６によって計算される。各々ａ、（１−ａ
）が乗ぜられた２つの値は加算器１・２２で加算され、
次の垂直方向に対する画素のずれを補正するためにライ
ンレジスタト２４に送られる。

垂直方向に対する画素ずれの補正は水平方向に対する画
素ずれと同じ要領で行われ、単にラッチ回路２８．２９
をラインレジスタ２４．２５に置き換えるだけであって
、何ら変更するアルゴリズムはな（く。

セレクタ２１は表示システム２０に対する出力をメモリ
１２ａ乃至１２ｄの内容を表示するか、又は拡大操作が
行われた書き込みメモリ１９の内容を表示するかの切換
動作を行い、拡大操作時にはＩＤの内容をそのまま表示
すれば良い。切換制御は第１図と同様にコンソール１８
からの信丹Ｓｅｌによって切換えることができる。

次に本実施例における第２図（ａ）乃至（ｄ）の作用に
ついて説明する。前述のように読み出しアドレスについ
ては第１フレーム（メモリ１２ａ）乃至第４フレーム（
メモリ１２ｄ）に対して共通に与えられる。

読み込みアドレスの場合は第２図（ａ）の第１フレーム
の場合、先ず第１５イン１１の第１ステツプで水平、垂
直方向で（０，Ｏ）が読み込まれ、第２ステツプでは（
２，Ｏ）が続いて第３ステツプでは（４，Ｏ）が読み込
まれる。

すなわち水平方向のみにステップごとに２だけ増加する
ように読み込まれる。次に第２ライン１２の第２ステツ
プでは（０，２）が、第２ステツプでは（２，２）が続
いて第３ステツプでは（４，２＞が読み込まれる。すな
わち第１ライン１１に対して、各ステップごとに水平方
向に２だけプラスされ、垂直方向は２に保持された値が
読み込まれる。以下第３ライン以降についても同様な変
化がくり返される。

次に第２図（ｂ）の第２フレームの場合は、先ず第１ラ
インの第１ステツプでは（０，１＞が、第２ステツプで
は（２，１＞が続いて第３ステツプでは（４，１）が読
み込まれる。

すなわち前記第１フレームの第１ラインｊ！１に対して
垂直方向のみに１だけプラスされた値が読み込まれ、第
２ラインＪ２以降については第１フレームと同様な変化
がくり返される。

次に第２図（Ｃ）の第３フレームの場合は、先ず第１ラ
インＪ１１の第１ステツプでは（１，０＞が、第２ステ
ツプでは（３，Ｏ）が続いて第３ステツプでは（５，Ｏ
）が読み込まれる。すなわち第１フレームの第１ライン
１１に対して水平方向のみに１だけプラスされた値が読
み込まれる。また第２ライン１２以降は各ラインごとに
垂直方向に２だけプラスされた値が読み込まれ、以下同
様な変化がくり返される。

次に第２図（ｄ）の第４フレームの場合は、先ず第１ラ
イン１１の第１ステツプでは（１，１＞が、第２ステツ
プでは（３，１）が続いて第３ステツプでは（５，１）
が読み込まれる。すなわち第１フレームの第１ラインＩ
！１に対して水平及び垂直方向に１だけプラスされた値
が読み込まれる。

また第２ラインＪ！２以降は各ラインごとに垂直方向に
２だけプラスされた値が読み込まれ、以下同様な変化が
くり返される。

このような本発明によれば、周期Ｔをｎ回ずらしたタイ
ミングでｎ回アナログ信号をサンプリングすることによ
り、Ｔ／ｎのサンプリング間隔でサンプリングを行った
のと同等な効果が得られるのでｎ倍の空間分解能を）ｑ
ることができる。また拡大機能２画素ずれ補正機能を備
えさせることにより、ズーミング表示が可能になると共
に、画素ずれをリアルタイムで補正することができるの
で時間的分解能を損うことなく動画の表示が可能となる
。

［発明の効果］以上述べたように本発明によれば、アナログ信号を周期
をｎ回ずらしてサンプリングしてディジタル変換するよ
うにしたので、空間分解能を向上させることができる。

【図面の簡単な説明】

第１図は本発明の画＠処理装置の実施例を示すブロック
図、第２図（ａ＞乃至（ｄ）は本発明実施例の作用を説
明するタイミングチャート、第３図は本発明装置の主要
部を示すブロック図、・第４図（ａ）乃至（Ｃ）及び第
７図（ａ）乃至（Ｃ）は本発明の原理を示すフローチャ
ート、第５図（ａ）、（ｂ）、第６図、第９図（ａ＞乃
至（ｄ）、第１０図は本発明の原理を示す画像メモリの
概略図、第８図は本発明の原理を示す概略図、第１１図
は本発明の原理を示すラインセンザの配置図、第１２図
及び第１３図は本発明の原理を示す信号波形図、・第１
４図は従来例を示すフローチャートである。１１・・・Ａ／Ｄ変換器、１２ａ乃１２ｄ・・・メモリ（読み出しメモリ）、１５
・・・タイミングジェネレータ、１６・・・アドレスジェネレータ、１７・・・タイミングコントローラ、１９・・・書き込みメモリ、２０・・・表示システム、
２１・・・セレクタ、２２．２３・・・加算器、２４．
２５・・・ラインレジスタ、２６．２７・・・補数回路、２８．２９・・・ラッチ回路。Ｔ・・・サンプリングクロックの周期、Ｐ・・・１画素
の１辺の長さ。壜き込〃沿ル２１゜！ｎ ′＠５社−μ丁）パシズｒ１１゜Ｊ茄ｆフレームＹ司〆（ｂ）１令第７図４イメージパ〉り゛ブレート０皆４）弔１１図第１２図。

Claims

【特許請求の範囲】

（１）同期信号を含むアナログ信号をクロックパルスに
よつて所定間隔でサンプリングしてディジタル信号に変
換する画像処理装置において、アナログ信号を同期信号
を基準として互いに異なった複数のタイミングでサンプ
リングして複数のディジタル信号に変換するサンプリン
グ手段と、前記複数のディジタル信号を格納する複数の
第１の記憶手段と、前記第１の記憶手段から各ディジタ
ル信号を取り出して規則的に配列する第２の記憶手段と
を備えたことを特徴とする画像処理装置。
（２）前記サンプリング手段が同期信号の位相の異なる
複数のアナログ信号を共通のクロックパルスによつてサ
ンプリングを行う特許請求の範囲第１項記載の画像処理
装置。
（３）前記サンプリング手段が共通のアナログ信号を位
相の異なる複数のクロックパルスによってサンプリング
を行う特許請求の範囲第１項記載の画像処理装置。
（４）前記異なつた複数のタイミングの間隔が画像を構
成する１画素以下の時間である特許請求の範囲第１項記
載の画像処理装置。