JP2823433B2 - デジタル画像のズーム処理用補間回路 - Google Patents
デジタル画像のズーム処理用補間回路Info
- Publication number
- JP2823433B2 JP2823433B2 JP4188456A JP18845692A JP2823433B2 JP 2823433 B2 JP2823433 B2 JP 2823433B2 JP 4188456 A JP4188456 A JP 4188456A JP 18845692 A JP18845692 A JP 18845692A JP 2823433 B2 JP2823433 B2 JP 2823433B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- image
- temporary storage
- stored
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、画像を拡大するズーム
機能を持つ画像処理装置に用いるズーム処理用補間回路
に関する。
機能を持つ画像処理装置に用いるズーム処理用補間回路
に関する。
【０００２】
【従来の技術】従来、デジタル画像処理においてズーム
拡大機能を実現するのは次のように行なっていた。つま
り、図６に示すように画像メモリに記憶された原画像デ
ータを長さ方向に２倍拡大（２倍ズーム）する場合に図
１のデータから図７の出力画像データを得る方法につい
てついて説明する。まず図７においては○印の画素は図
６の画素データがそのまま使われる位置になる。即ち、
図６の（０，０）→図７の（０，０）、図６の（０，
１）→図７の（０，２）、図６の（１，０）→図７の
（２，０）のように対応付けられる。
拡大機能を実現するのは次のように行なっていた。つま
り、図６に示すように画像メモリに記憶された原画像デ
ータを長さ方向に２倍拡大（２倍ズーム）する場合に図
１のデータから図７の出力画像データを得る方法につい
てついて説明する。まず図７においては○印の画素は図
６の画素データがそのまま使われる位置になる。即ち、
図６の（０，０）→図７の（０，０）、図６の（０，
１）→図７の（０，２）、図６の（１，０）→図７の
（２，０）のように対応付けられる。
【０００３】従って、２倍ズームの場合、Ｘ＝２Ｉ，Ｙ
＝２Ｊとなって拡大画像の画素を構成する。ここで出力
画像（図７）の○印の画素はオリジナルの画素データを
そのまま使えばよいのは、前述の説明より自明である
が、□印の画素は何らかの値を代入する必要がある。
＝２Ｊとなって拡大画像の画素を構成する。ここで出力
画像（図７）の○印の画素はオリジナルの画素データを
そのまま使えばよいのは、前述の説明より自明である
が、□印の画素は何らかの値を代入する必要がある。
【０００４】従来の方法としては隣合う画素と同じデー
タを用いる方法がある。この方法では、図６における画
像メモリ中の画素をS （ｊ，ｉ）、図７の拡大（ズー
ム）後出力画素をT(y,x)とすると、 y が偶数、x が偶数のとき T(y,x)＝S(y/2 , x/2 ） y が偶数、x が奇数のとき T(y,x)＝S(y/2 , (x−１）
/2） y が奇数、x が偶数のとき T(y,x)＝S(( ｙ−１）/2 ,
x/2） y が偶数、x が偶数のとき T(y,x)＝S(( ｙ−１）/2 ,
( x −１）/2) 具体的には、表１のようになる。
タを用いる方法がある。この方法では、図６における画
像メモリ中の画素をS （ｊ，ｉ）、図７の拡大（ズー
ム）後出力画素をT(y,x)とすると、 y が偶数、x が偶数のとき T(y,x)＝S(y/2 , x/2 ） y が偶数、x が奇数のとき T(y,x)＝S(y/2 , (x−１）
/2） y が奇数、x が偶数のとき T(y,x)＝S(( ｙ−１）/2 ,
x/2） y が偶数、x が偶数のとき T(y,x)＝S(( ｙ−１）/2 ,
( x −１）/2) 具体的には、表１のようになる。
【０００５】
【表１】
【０００６】この表１で示す例では単純に４つの出力画
素に同じデータを用いることになる。即ちT(０，０) 、
T(０，１) 、T(１，０) 、T(１，１) に全てS(０，０)
の同じ値を用いる。
素に同じデータを用いることになる。即ちT(０，０) 、
T(０，１) 、T(１，０) 、T(１，１) に全てS(０，０)
の同じ値を用いる。
【０００７】
【解決しようとする課題】上記の隣合う画素と同じ画素
データを用いる従来方法では、実現するハードウェアは
非常に簡単になるが、４画素に同じデータを用いるため
画質の劣化が大きな問題点であった。本発明は、上述の
問題点に鑑みて為されたもので、その目的とするところ
は、画質の劣化なしに原画像を２倍に拡大することがで
きるデジタル画像のズーム処理用補間回路を提供するに
ある。
データを用いる従来方法では、実現するハードウェアは
非常に簡単になるが、４画素に同じデータを用いるため
画質の劣化が大きな問題点であった。本発明は、上述の
問題点に鑑みて為されたもので、その目的とするところ
は、画質の劣化なしに原画像を２倍に拡大することがで
きるデジタル画像のズーム処理用補間回路を提供するに
ある。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、原画像を２倍に拡大するデジタル画像
のズーム処理用補間回路において、原画像の画素データ
を記憶した画像メモリから出力される画素データを記憶
するラインバッファと、画像メモリから出力される画素
データを一時格納する第１の一時記憶手段と、上記ライ
ンバファ若しくは画像メモリから出力される画素データ
を第１のセレクタを介して一時格納する第２の一時記憶
手段と、画像メモリから出力される画素データを一時格
納する第３の一時記憶手段と、ラインバッファから出力
される画素データを一時格納する第４の一時記憶手段
と、第１と、第２の一時記憶手段に格納した画素データ
を加算して平均化する第１の加算手段と、第３の一時記
憶手段、第４の一時記憶手段に格納した画素データを加
算して平均化する第２の加算手段と、第１、第２の加算
手段の出力を加算して平均化する第３の加算手段と、こ
れら第１、第２、第３の加算手段の値を選択出力する第
２のセレクタとを備え、２倍に拡大する画像の偶数行に
対しては、画像メモリから順次読み出される画素データ
を第１の一時記憶手段に格納するとともに、この第１の
一時記憶手段の格納に対して１サイクル遅れて第２の一
時記憶手段に画素データを格納し、これら第１、第２の
一時記憶手段に格納した画素データを第１の加算手段で
平均化してこの第１の加算手段の値を第２の一時記憶手
段の格納値が変わる度に第２のセレクタを介して出力
し、偶数行の偶数列には原画像の画素データの値を、偶
数行の奇数列の画素には原画像の左右に隣合う画素デー
タの平均値を夫々与え、２倍に拡大する画像の奇数行の
画素に対しては、上記偶数行の処理時に画像メモリから
に読み出された画素データを記憶したラインバッファの
画素データを読み出すとともに、画像メモリから次の行
の画素データを読み出し、第１の一時記憶手段、第３の
一時記憶手段に画像メモリから順次読み出す画素データ
を、第２、第４の一時記憶手段にラインバッファから順
次読み出す画素データを格納し、第１の加算手段の値、
第２の加算手段の値、第３の加算手段の値、第１の加算
手段の値の順でサイクリックに第２のセレクタを介して
出力し、奇数行の偶数列の画素には原画像の上下に隣合
う画素データの平均値を、奇数行の奇数列には原画像の
上下左右に隣合う画像データの平均値を与えるものであ
る。
めに、本発明は、原画像を２倍に拡大するデジタル画像
のズーム処理用補間回路において、原画像の画素データ
を記憶した画像メモリから出力される画素データを記憶
するラインバッファと、画像メモリから出力される画素
データを一時格納する第１の一時記憶手段と、上記ライ
ンバファ若しくは画像メモリから出力される画素データ
を第１のセレクタを介して一時格納する第２の一時記憶
手段と、画像メモリから出力される画素データを一時格
納する第３の一時記憶手段と、ラインバッファから出力
される画素データを一時格納する第４の一時記憶手段
と、第１と、第２の一時記憶手段に格納した画素データ
を加算して平均化する第１の加算手段と、第３の一時記
憶手段、第４の一時記憶手段に格納した画素データを加
算して平均化する第２の加算手段と、第１、第２の加算
手段の出力を加算して平均化する第３の加算手段と、こ
れら第１、第２、第３の加算手段の値を選択出力する第
２のセレクタとを備え、２倍に拡大する画像の偶数行に
対しては、画像メモリから順次読み出される画素データ
を第１の一時記憶手段に格納するとともに、この第１の
一時記憶手段の格納に対して１サイクル遅れて第２の一
時記憶手段に画素データを格納し、これら第１、第２の
一時記憶手段に格納した画素データを第１の加算手段で
平均化してこの第１の加算手段の値を第２の一時記憶手
段の格納値が変わる度に第２のセレクタを介して出力
し、偶数行の偶数列には原画像の画素データの値を、偶
数行の奇数列の画素には原画像の左右に隣合う画素デー
タの平均値を夫々与え、２倍に拡大する画像の奇数行の
画素に対しては、上記偶数行の処理時に画像メモリから
に読み出された画素データを記憶したラインバッファの
画素データを読み出すとともに、画像メモリから次の行
の画素データを読み出し、第１の一時記憶手段、第３の
一時記憶手段に画像メモリから順次読み出す画素データ
を、第２、第４の一時記憶手段にラインバッファから順
次読み出す画素データを格納し、第１の加算手段の値、
第２の加算手段の値、第３の加算手段の値、第１の加算
手段の値の順でサイクリックに第２のセレクタを介して
出力し、奇数行の偶数列の画素には原画像の上下に隣合
う画素データの平均値を、奇数行の奇数列には原画像の
上下左右に隣合う画像データの平均値を与えるものであ
る。
【０００９】
【作用】而して本発明の構成によれば、直線補間をリア
ルタイムに効率良く行なって画質の劣化を防げ、しかも
画像メモリのランダムアクセスが不要なため、コストパ
ーファーマンスの良いハードウェアを構成することがで
き、また直線補間の計算は全ての画素について行なうの
で、ズーム時に良好な画質が得られる。
ルタイムに効率良く行なって画質の劣化を防げ、しかも
画像メモリのランダムアクセスが不要なため、コストパ
ーファーマンスの良いハードウェアを構成することがで
き、また直線補間の計算は全ての画素について行なうの
で、ズーム時に良好な画質が得られる。
【００１０】
【実施例】以下本発明を実施例により説明する。図２は
本発明の実施例の全体構成を示しており、直線補間のデ
ータパス１と、直線補間コントロール２と、ラインバッ
ファ３と、画像メモリ４と、画像メモリインターフェー
ス５とからなり、直線補間のデータパス１は図１に示す
ように入力側の第１のセレクタＭＵＸ1 と、出力側の第
２のセレクタＭＵＸ2 と、一時記憶手段である第１〜第
４のレジスタＲ0 〜Ｒ3 と、入力値を加算平均化する第
１〜第３の加算器ＡＤ1 〜ＡＤ3 と、アウトプット用レ
ジスタＯＲとから構成され、データパス１を制御する信
号が直線補間コントロール２のステートマシンから発生
される。図５は上記レジスタＲ0 （Ｒ1 〜Ｒ3 も同じ構
成）の具体例を示しており、ＳＥＬ端子を介して入力す
るクロック信号CLK 0 が”Ｈ”のとき画像メ０リ4 から
の画素データを取込み、対応するクロック信号CLK
0 が”Ｌ”のとき現在の値をラッチＬＡで保持するよう
になっている。
本発明の実施例の全体構成を示しており、直線補間のデ
ータパス１と、直線補間コントロール２と、ラインバッ
ファ３と、画像メモリ４と、画像メモリインターフェー
ス５とからなり、直線補間のデータパス１は図１に示す
ように入力側の第１のセレクタＭＵＸ1 と、出力側の第
２のセレクタＭＵＸ2 と、一時記憶手段である第１〜第
４のレジスタＲ0 〜Ｒ3 と、入力値を加算平均化する第
１〜第３の加算器ＡＤ1 〜ＡＤ3 と、アウトプット用レ
ジスタＯＲとから構成され、データパス１を制御する信
号が直線補間コントロール２のステートマシンから発生
される。図５は上記レジスタＲ0 （Ｒ1 〜Ｒ3 も同じ構
成）の具体例を示しており、ＳＥＬ端子を介して入力す
るクロック信号CLK 0 が”Ｈ”のとき画像メ０リ4 から
の画素データを取込み、対応するクロック信号CLK
0 が”Ｌ”のとき現在の値をラッチＬＡで保持するよう
になっている。
【００１１】次に本発明に用いる直線補間について説明
する。まず原画像を２倍に拡大したズーム画像の偶数行
に対して画質を向上させる直線補間は、次の式で表され
る。( 偶数行ではy が偶数) x が偶数のとき T(y,x)＝S(y/2 ,x/2) y が奇数のとき T(y,x)＝( S(y/2 ,(x −１)/2)＋S(y/
2 ,( x＋１)/2)) ) /2 即ち原画像の画素データをそのまま出力画素として、ｘ
が奇数のときは原画像の左右に隣合う画素データの平均
をとって直線補間を行なう。例えば Ｔ＝（２，０）＝Ｓ（１，０） Ｔ＝（２，１）＝Ｓ（Ｓ（１，０）＋Ｓ（１，１））／２ となる。
する。まず原画像を２倍に拡大したズーム画像の偶数行
に対して画質を向上させる直線補間は、次の式で表され
る。( 偶数行ではy が偶数) x が偶数のとき T(y,x)＝S(y/2 ,x/2) y が奇数のとき T(y,x)＝( S(y/2 ,(x −１)/2)＋S(y/
2 ,( x＋１)/2)) ) /2 即ち原画像の画素データをそのまま出力画素として、ｘ
が奇数のときは原画像の左右に隣合う画素データの平均
をとって直線補間を行なう。例えば Ｔ＝（２，０）＝Ｓ（１，０） Ｔ＝（２，１）＝Ｓ（Ｓ（１，０）＋Ｓ（１，１））／２ となる。
【００１２】ここで図１の実施例において、偶数行の場
合はレジスタＲ0 , Ｒ1 を用いて処理を行なう。つまり
画像メモリ４から順次出力される画素データを順次レジ
スタＲ0 、Ｒ1 に格納し、加算器ＡＤ1 を使って直線補
間データを出力する。具体的にはレジスタＲ0 ，Ｒ1 に
は表２に示す順次で画素データを格納し、この画像メモ
リ４がシーケンシャルに出力する画素データをそのまま
リアルタイムで効率良く処理する。
合はレジスタＲ0 , Ｒ1 を用いて処理を行なう。つまり
画像メモリ４から順次出力される画素データを順次レジ
スタＲ0 、Ｒ1 に格納し、加算器ＡＤ1 を使って直線補
間データを出力する。具体的にはレジスタＲ0 ，Ｒ1 に
は表２に示す順次で画素データを格納し、この画像メモ
リ４がシーケンシャルに出力する画素データをそのまま
リアルタイムで効率良く処理する。
【００１３】
【表２】
【００１４】表２から分かるようにレジスタＲ0 とＲ1
とに１サイクルだけずらしてメモリデータを取り込んで
いく。すると加算器ＡＤ0 の出力は直線補間したデータ
をレジスタＲ1 の値が変わる度に出力していく。ここで
加算器ＡＤ0 は二つのレジスタＲ0 、Ｒ1 からの出力を
加算して１ビットシフトし（２で割ることと等価）、平
均化（直線補間）処理を行なう。以下加算器ＡＤ0 は全
て加算後１ビットシフトする動作を行なうものとする。
とに１サイクルだけずらしてメモリデータを取り込んで
いく。すると加算器ＡＤ0 の出力は直線補間したデータ
をレジスタＲ1 の値が変わる度に出力していく。ここで
加算器ＡＤ0 は二つのレジスタＲ0 、Ｒ1 からの出力を
加算して１ビットシフトし（２で割ることと等価）、平
均化（直線補間）処理を行なう。以下加算器ＡＤ0 は全
て加算後１ビットシフトする動作を行なうものとする。
【００１５】奇数行に対しては最大４個の画像メモリ４
の画素データを直線補間する必要があり、奇数行ではｙ
が奇数であるからｘが偶数のとき、 T(y , x)＝（S((y-1)/2,x/2)＋S((y+1)/2,X/2))/2 ｘが奇数のとき T(y , x)＝（S((y-1)/2,(x-1)/2)+S((y-1)/2,(x+1)/2)+ S((y+1)/2,(x-1)/2)+S((y+1)/2,(x+1)/2))/4 となり、例えば Ｔ（１，０）＝（Ｓ（０，０）＋Ｓ（１，０））／２ Ｔ（１，１）＝（Ｓ（０，０）＋Ｓ（０，１）＋Ｓ（１，０） ＋Ｓ（１，１））／４ となる。ここでｘが偶数のきは原画像の上下に隣合う画
素データの平均を取り、ｘが奇数のときは原画像の上下
左右に隣合う画素データ４個の平均をとることになる。
の画素データを直線補間する必要があり、奇数行ではｙ
が奇数であるからｘが偶数のとき、 T(y , x)＝（S((y-1)/2,x/2)＋S((y+1)/2,X/2))/2 ｘが奇数のとき T(y , x)＝（S((y-1)/2,(x-1)/2)+S((y-1)/2,(x+1)/2)+ S((y+1)/2,(x-1)/2)+S((y+1)/2,(x+1)/2))/4 となり、例えば Ｔ（１，０）＝（Ｓ（０，０）＋Ｓ（１，０））／２ Ｔ（１，１）＝（Ｓ（０，０）＋Ｓ（０，１）＋Ｓ（１，０） ＋Ｓ（１，１））／４ となる。ここでｘが偶数のきは原画像の上下に隣合う画
素データの平均を取り、ｘが奇数のときは原画像の上下
左右に隣合う画素データ４個の平均をとることになる。
【００１６】偶数行の処理ではラインバッファ３は必要
なかったが、奇数行に対しては１行前のメモリデータが
必要となるので、これをラインバッファ３から供給す
る。つまり偶数行の処理では画像メモリ４からのデータ
をレジスタＲ0 とＲ1 に格納するとき、同時にラインバ
ッファ３へ格納しておく。この奇数行の処理では画像メ
モリ４から次の行を読み出すと、同時にラインバッファ
３から前の行のデータを読み出していく。レジスタ
Ｒ0 、Ｒ2 には画像メモリ４からのデータを格納する。
従って、レジスタＲ1 の入力側のセレクタＭＵＸ1 はラ
インバッファ３の画素データを選択する。上記の偶数行
処理では画像メモリ４からの画素データを選択する。
なかったが、奇数行に対しては１行前のメモリデータが
必要となるので、これをラインバッファ３から供給す
る。つまり偶数行の処理では画像メモリ４からのデータ
をレジスタＲ0 とＲ1 に格納するとき、同時にラインバ
ッファ３へ格納しておく。この奇数行の処理では画像メ
モリ４から次の行を読み出すと、同時にラインバッファ
３から前の行のデータを読み出していく。レジスタ
Ｒ0 、Ｒ2 には画像メモリ４からのデータを格納する。
従って、レジスタＲ1 の入力側のセレクタＭＵＸ1 はラ
インバッファ３の画素データを選択する。上記の偶数行
処理では画像メモリ４からの画素データを選択する。
【００１７】加算器ＡＤ1 はレジスタＲ0 、Ｒ1 の出力
を加算平均し、加算器ＡＤ2 はレジスタＲ2 、Ｒ3 の出
力を加算平均し、加算器ＡＤ3 は加算器ＡＤ1 、ＡＤ2
の値を加算平均し、これら各加算器ＡＤ1 〜ＡＤ3 の出
力をセレクタＭＵＸ2 により選択されて出力用レジスタ
ＯＲに格納される。表３は上記の各レジスタＲ0 〜Ｒ4
と、加算器ＡＤ1 〜ＡＤ3 と、出力側レジスタＲＯとの
各の値の遷移を示すものである。
を加算平均し、加算器ＡＤ2 はレジスタＲ2 、Ｒ3 の出
力を加算平均し、加算器ＡＤ3 は加算器ＡＤ1 、ＡＤ2
の値を加算平均し、これら各加算器ＡＤ1 〜ＡＤ3 の出
力をセレクタＭＵＸ2 により選択されて出力用レジスタ
ＯＲに格納される。表３は上記の各レジスタＲ0 〜Ｒ4
と、加算器ＡＤ1 〜ＡＤ3 と、出力側レジスタＲＯとの
各の値の遷移を示すものである。
【００１８】
【表３】
【００１９】上述のように直線補間を行なう場合には図
３、図４に示す信号が直線補間コントローラ２及びデー
タバスに与えられて上記の処理が行なわれる。つまり図
３は偶数行の処理を行なう場合の直線補間コントローラ
２及びデータパス２の各部の信号のタイミングチャート
を示しており、図３（ａ）乃至（ｄ）ＮＴＳＣからのク
ロックＰＨ1 〜ＰＨ4 を示しており、その内図３（ｃ）
（ｄ）に示すクロックＰＨ3 、ＰＨ4 がデータパス２の
各レジスタＲ0 〜Ｒ3 及びＲＯのクロックとなり、図３
（ａ）に示すクロックＰＨ1 が直線補間コントローラ２
に入力する。図３（ｅ）は水平帰線のブランキングに対
応する信号ADENBLを、図３（ｆ）は垂直帰線のブランキ
ングに対応する信号VBLANKを夫々示す。図３（ｇ）はフ
ィルド信号FIELD を、図３（ｈ）はＮＴＳＣからの未知
のフィルド信号UNKNOWN を示し、更に図３（ｉ）はズー
ムモードを示すモード信号ZOOMを示す。これら図３
（ｅ）〜（ｉ）は直線補間コントローラ２に与えられ
る。そしてこの直線補間コントローラ２からは信号ADEN
BLが立ち上がってから、上記クロックＰＨ 1 の一周期に
対応する幅を持つ画像メモリ４からの読み出しのイネー
ブル信号FMRDENを図３（ｊ）に示すクロックＰＨ1 の一
周期おきに出力し、またラインバッファ３に対する書き
込みイネーブル信号LBWTENを図３（ｋ）に示すように上
記イネーブル信号FMRDENの休止期間に出力する。このイ
ネーブル信号FMRDENに同期して図３（ｌ）に示すように
画像メモリ４から画素データが順次出力される。また上
記イネーブル信号FMRDENに同期してレジスタＲ0 のＳＥ
Ｌ端子にクロック信号CLK 0 を図３（ｍ）に示すように
出力し、またイネーブル信号LBWTENに同期してレジスタ
Ｒ1 のＳＥＬ端子にクロック信号CLK 1 を図３（ｎ）に
示すように出力し、図３（ｏ），（ｐ）に示すように夫
々のレジスタＲ0 、Ｒ1 に画像メモリ４から読み出した
画素データを格納させる。そしてセレクタＭＵＸ2 から
の出力をマスクするための信号BLACK を図３（ｒ）に示
すように”Ｌ”とし、また加算器ＡＤ1 の出力を選択す
るセレクト信号OUTMUXをセレクタＭＵＸ2 に対して図３
（ｑ）に示すように入力することにより、加算器ＡＤ1
の値が図３（ｓ）に示すように出力となる。
３、図４に示す信号が直線補間コントローラ２及びデー
タバスに与えられて上記の処理が行なわれる。つまり図
３は偶数行の処理を行なう場合の直線補間コントローラ
２及びデータパス２の各部の信号のタイミングチャート
を示しており、図３（ａ）乃至（ｄ）ＮＴＳＣからのク
ロックＰＨ1 〜ＰＨ4 を示しており、その内図３（ｃ）
（ｄ）に示すクロックＰＨ3 、ＰＨ4 がデータパス２の
各レジスタＲ0 〜Ｒ3 及びＲＯのクロックとなり、図３
（ａ）に示すクロックＰＨ1 が直線補間コントローラ２
に入力する。図３（ｅ）は水平帰線のブランキングに対
応する信号ADENBLを、図３（ｆ）は垂直帰線のブランキ
ングに対応する信号VBLANKを夫々示す。図３（ｇ）はフ
ィルド信号FIELD を、図３（ｈ）はＮＴＳＣからの未知
のフィルド信号UNKNOWN を示し、更に図３（ｉ）はズー
ムモードを示すモード信号ZOOMを示す。これら図３
（ｅ）〜（ｉ）は直線補間コントローラ２に与えられ
る。そしてこの直線補間コントローラ２からは信号ADEN
BLが立ち上がってから、上記クロックＰＨ 1 の一周期に
対応する幅を持つ画像メモリ４からの読み出しのイネー
ブル信号FMRDENを図３（ｊ）に示すクロックＰＨ1 の一
周期おきに出力し、またラインバッファ３に対する書き
込みイネーブル信号LBWTENを図３（ｋ）に示すように上
記イネーブル信号FMRDENの休止期間に出力する。このイ
ネーブル信号FMRDENに同期して図３（ｌ）に示すように
画像メモリ４から画素データが順次出力される。また上
記イネーブル信号FMRDENに同期してレジスタＲ0 のＳＥ
Ｌ端子にクロック信号CLK 0 を図３（ｍ）に示すように
出力し、またイネーブル信号LBWTENに同期してレジスタ
Ｒ1 のＳＥＬ端子にクロック信号CLK 1 を図３（ｎ）に
示すように出力し、図３（ｏ），（ｐ）に示すように夫
々のレジスタＲ0 、Ｒ1 に画像メモリ４から読み出した
画素データを格納させる。そしてセレクタＭＵＸ2 から
の出力をマスクするための信号BLACK を図３（ｒ）に示
すように”Ｌ”とし、また加算器ＡＤ1 の出力を選択す
るセレクト信号OUTMUXをセレクタＭＵＸ2 に対して図３
（ｑ）に示すように入力することにより、加算器ＡＤ1
の値が図３（ｓ）に示すように出力となる。
【００２０】図４は奇数行の処理を行なう場合の直線補
間コントローラ２及びデータパス２の各部の信号のタイ
ミングチャートを示しており、同図（ａ）乃至（ｉ）は
図３の（ａ）乃至（ｉ）に対応する。そして直線補間コ
ントローラ２からは信号ADENBLが立ち上がってから、上
記クロックＰＨ1 の一周期に対応する幅を持つ画像メモ
リ４からの読み出しのイネーブル信号FMRDENを最初にク
ロックＰＨ1 の２周期分連続させ、そしてその後クロッ
クＰＨ1 の一周期おきに図４（ｊ）に示すように出力
し、またこのイネーブル信号FMRDENに同期してラインバ
ッファ３に対する読み出しイネーブル信号LBRDENを図４
（ｋ）に示すように出力する。
間コントローラ２及びデータパス２の各部の信号のタイ
ミングチャートを示しており、同図（ａ）乃至（ｉ）は
図３の（ａ）乃至（ｉ）に対応する。そして直線補間コ
ントローラ２からは信号ADENBLが立ち上がってから、上
記クロックＰＨ1 の一周期に対応する幅を持つ画像メモ
リ４からの読み出しのイネーブル信号FMRDENを最初にク
ロックＰＨ1 の２周期分連続させ、そしてその後クロッ
クＰＨ1 の一周期おきに図４（ｊ）に示すように出力
し、またこのイネーブル信号FMRDENに同期してラインバ
ッファ３に対する読み出しイネーブル信号LBRDENを図４
（ｋ）に示すように出力する。
【００２１】このイネーブル信号FMRDENに同期して図４
（ｌ）に示すように画像メモリ４から画素データが順次
出力され、またイネーブル信号LBRDENに同期して図４
（ｍ）に示すようにラインバッファ３から画素データを
出力する。更に上記クロックＰＨ1 の３周期おきにクロ
ックCLK 0 及びCLK 1 を図４（ｎ）、図４（ｏ）に示す
ように出力する。このクロックCLK 0 及びCLK 1 に対し
て１周期遅れてクロックCLK 2 及びCLK 3 をクロックＰ
Ｈ1 の３周期おきに図４（ｐ）、図４（ｑ）に示すよう
に出力する。これらのクロックCLK 0 〜CLK 3 をＳＥＬ
端子に入力するレジスタＲ0 〜Ｒ3 は図４（ｒ）〜
（ｕ）に示すように画素データを格納する。この格納し
た値を加算器ＡＤ1 、ＡＤ2 で上述のように加算平均化
し、また両加算器ＡＤ1 、ＡＤ2 の値を加算器ＡＤ3 で
加算平均化し、これらの出力をマスクするための信号BL
ACK を図４（ｗ）に示すように”Ｌ”とし、またセレク
ト信号OUTMUXを上記順番で加算器出力を選択するように
図４（ｖ）に示すように設定してセレクタＭＵＸ2 に対
して与えることにより、図４（ｘ）に示す出力を得る。
（ｌ）に示すように画像メモリ４から画素データが順次
出力され、またイネーブル信号LBRDENに同期して図４
（ｍ）に示すようにラインバッファ３から画素データを
出力する。更に上記クロックＰＨ1 の３周期おきにクロ
ックCLK 0 及びCLK 1 を図４（ｎ）、図４（ｏ）に示す
ように出力する。このクロックCLK 0 及びCLK 1 に対し
て１周期遅れてクロックCLK 2 及びCLK 3 をクロックＰ
Ｈ1 の３周期おきに図４（ｐ）、図４（ｑ）に示すよう
に出力する。これらのクロックCLK 0 〜CLK 3 をＳＥＬ
端子に入力するレジスタＲ0 〜Ｒ3 は図４（ｒ）〜
（ｕ）に示すように画素データを格納する。この格納し
た値を加算器ＡＤ1 、ＡＤ2 で上述のように加算平均化
し、また両加算器ＡＤ1 、ＡＤ2 の値を加算器ＡＤ3 で
加算平均化し、これらの出力をマスクするための信号BL
ACK を図４（ｗ）に示すように”Ｌ”とし、またセレク
ト信号OUTMUXを上記順番で加算器出力を選択するように
図４（ｖ）に示すように設定してセレクタＭＵＸ2 に対
して与えることにより、図４（ｘ）に示す出力を得る。
【００２２】
【発明の効果】本発明は上述のように構成しているの
で、直線補間をリアルタイムに効率良く行なって画質の
劣化を防げ、しかも画像メモリのランダムアクセスが不
要なため、ランダムアクセスメモリとアドレス制御の複
雑な回路を用いる必要がなく、コストパーファーマンス
の良いハードウェアで構成することができ、また直線補
間の計算は全ての画素について行なうので、ズーム時に
良好な画質が得られるという効果がある。
で、直線補間をリアルタイムに効率良く行なって画質の
劣化を防げ、しかも画像メモリのランダムアクセスが不
要なため、ランダムアクセスメモリとアドレス制御の複
雑な回路を用いる必要がなく、コストパーファーマンス
の良いハードウェアで構成することができ、また直線補
間の計算は全ての画素について行なうので、ズーム時に
良好な画質が得られるという効果がある。
【図１】本発明の一実施例を示す回路ブロック図であ
る。
る。
【図２】同上のデータパスの具体回路図である。
【図３】同上の偶数行の直線補間に動作時の各部の信号
のタイミングチャートである。
のタイミングチャートである。
【図４】同上の奇数行の直線補間に動作時の各部の信号
のタイミングチャートである。
のタイミングチャートである。
【図５】同上使用のレジスタＲ0 の具体回路図である。
【図６】画像メモリに記憶されている原画像の画素デー
タの説明図である。
タの説明図である。
【図７】従来例の２倍ズーム時の画像データの説明図で
ある。
ある。
ＡＤ1 〜ＡＤ3 加算器 Ｒ0 〜Ｒ3 ，ＯＲ レジスタ ＭＵＸ1 ，ＭＵＸ2 セレクタ １ データパス ２ 直線補間コントローラ ３ ラインバッファ ４ 画像メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北堂 正晴 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 伊藤 久治 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 黒田 稔 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 古川 聡 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 萩尾 健一 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 青山 啓一 大阪府門真市大字門真1048番地松下電工 株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/36 520 H04N 3/22
Claims (1)
- 【請求項１】原画像を２倍に拡大するデジタル画像のズ
ーム処理用補間回路において、原画像の画素データを記
憶した画像メモリから出力される画素データを記憶する
ラインバッファと、画像メモリから出力される画素デー
タを一時格納する第１の一時記憶手段と、上記ラインバ
ファ若しくは画像メモリから出力される画素データを第
１のセレクタを介して一時格納する第２の一時記憶手段
と、画像メモリから出力される画素データを一時格納す
る第３の一時記憶手段と、ラインバッファから出力され
る画素データを一時格納する第４の一時記憶手段と、第
１と、第２の一時記憶手段に格納した画素データを加算
して平均化する第１の加算手段と、第３の一時記憶手
段、第４の一時記憶手段に格納した画素データを加算し
て平均化する第２の加算手段と、第１、第２の加算手段
の出力を加算して平均化する第３の加算手段と、これら
第１、第２、第３の加算手段の値を選択出力する第２の
セレクタとを備え、２倍に拡大する画像の偶数行に対し
ては、画像メモリから順次読み出される画素データを第
１の一時記憶手段に格納するとともに、この第１の一時
記憶手段の格納に対して１サイクル遅れて第２の一時記
憶手段に画素データを格納し、これら第１、第２の一時
記憶手段に格納した画素データを第１の加算手段で平均
化してこの第１の加算手段の値を第２の一時記憶手段の
格納値が変わる度に第２のセレクタを介して出力し、偶
数行の偶数列には原画像の画素データの値を、偶数行の
奇数列の画素には原画像の左右に隣合う画素データの平
均値を夫々与え、２倍に拡大する画像の奇数行の画素に
対しては、上記偶数行の処理時に画像メモリからに読み
出された画素データを記憶したラインバッファの画素デ
ータを読み出すとともに、画像メモリから次の行の画素
データを読み出し、第１の一時記憶手段、第３の一時記
憶手段に画像メモリから順次読み出す画素データを、第
２、第４の一時記憶手段にラインバッファから順次読み
出す画素データを格納し、第１の加算手段の値、第２の
加算手段の値、第３の加算手段の値、第１の加算手段の
値の順でサイクリックに第２のセレクタを介して出力
し、奇数行の偶数列の画素には原画像の上下に隣合う画
素データの平均値を、奇数行の奇数列には原画像の上下
左右に隣合う画像データの平均値を与えることを特徴と
するデジタル画像のズーム処理用補間回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188456A JP2823433B2 (ja) | 1992-07-15 | 1992-07-15 | デジタル画像のズーム処理用補間回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188456A JP2823433B2 (ja) | 1992-07-15 | 1992-07-15 | デジタル画像のズーム処理用補間回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0638064A JPH0638064A (ja) | 1994-02-10 |
| JP2823433B2 true JP2823433B2 (ja) | 1998-11-11 |
Family
ID=16224027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188456A Expired - Fee Related JP2823433B2 (ja) | 1992-07-15 | 1992-07-15 | デジタル画像のズーム処理用補間回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823433B2 (ja) |
-
1992
- 1992-07-15 JP JP4188456A patent/JP2823433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638064A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641478B2 (ja) | 映像表示方法 | |
| JP2913797B2 (ja) | 画像拡縮処理方法 | |
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| JPH07143455A (ja) | ビデオ画像デコーダおよびその信号処理方法 | |
| JPH10208030A (ja) | 画像処理装置および処理方法 | |
| JPH07212652A (ja) | ビデオ特殊効果装置 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JPH01261086A (ja) | 撮像装置 | |
| KR950011530B1 (ko) | 디지탈 주밍 시스템 | |
| JP2510019B2 (ja) | 画像表示方法および装置 | |
| JP3473093B2 (ja) | 表示システム | |
| JP4268696B2 (ja) | 画像処理装置および処理方法 | |
| KR100224682B1 (ko) | 수직 스케일러에서 큰 수직 축소모드시 발생하는 화질열화를 개선하기 위한 라인메모리 공유 방법 | |
| JPH01260487A (ja) | 画像拡大表示回路 | |
| JP2001339694A (ja) | 画像信号処理装置およびその方法 | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| JP2000148061A (ja) | 画像処理回路 | |
| JP2601138B2 (ja) | ビデオ表示装置 | |
| JP2007142550A (ja) | 映像変換装置 | |
| JPH07177408A (ja) | 信号処理装置 | |
| JPH0583617A (ja) | デイジタル補間装置 | |
| JPS62263580A (ja) | 補間拡大回路 | |
| JPH07312759A (ja) | 立体画像再生装置 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JPH1124650A (ja) | 画像拡大縮小装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |
|
| LAPS | Cancellation because of no payment of annual fees |