KR950011530B1 - 디지탈 주밍 시스템 - Google Patents

디지탈 주밍 시스템 Download PDF

Info

Publication number
KR950011530B1
KR950011530B1 KR1019920017558A KR920017558A KR950011530B1 KR 950011530 B1 KR950011530 B1 KR 950011530B1 KR 1019920017558 A KR1019920017558 A KR 1019920017558A KR 920017558 A KR920017558 A KR 920017558A KR 950011530 B1 KR950011530 B1 KR 950011530B1
Authority
KR
South Korea
Prior art keywords
signal
correlation
pixel
value
sum
Prior art date
Application number
KR1019920017558A
Other languages
English (en)
Other versions
KR940008426A (ko
Inventor
박성욱
백준기
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920017558A priority Critical patent/KR950011530B1/ko
Priority to JP23781193A priority patent/JP3415215B2/ja
Priority to EP93307596A priority patent/EP0589721A1/en
Publication of KR940008426A publication Critical patent/KR940008426A/ko
Priority to US08/363,988 priority patent/US5481304A/en
Application granted granted Critical
Publication of KR950011530B1 publication Critical patent/KR950011530B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843—Demosaicing, e.g. interpolating colour pixel values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/403—Edge-driven scaling; Edge-based scaling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/042—Picture signal generators using solid-state devices having a single pick-up sensor
    • H04N2209/045—Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter
    • H04N2209/046—Colour interpolation to calculate the missing colour values

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

디지탈 주밍 시스템
제1도는 본 발명의 디지탈 주밍 시스템을 나타내는 블록도이다.
제2도는 제1도에 나타낸 합/차 신호 분리수단의 실시예를 나타내는 것이다.
제3도는 제1도에 나타낸 제1인터코포레이션 수단의 실시예를 나타내는 것이다.
제4도는 제1도에 나타낸 제2인터코포레이션 수단의 실시예를 나타내는 것이다.
제5도는 제1도에 나타낸 제3인터코포레이션 수단의 실시예를 나타내는 것이다.
제6도는 제1도에 나타낸 제4인터코포레이션 수단의 실시예를 나타내는 것이다.
제7도는 제1도에 나타낸 합/차 신호 혼합수단의 실시예를 나타내는 것이다.
제8도는 제1도에 나타낸 어드레스 발생수단의 실시예를 나타내는 것이다.
제9a, b도는 제1도에 나타낸 계수 발생수단의 실시에를 나타내는 것이다.
제10도는 합/차 신호 분리 수단의 동작을 설명하기 위한 동작 타이밍을 나타내는 것이다.
제11도는 인터포레이션 수단의 동작을 설명하기 위한 동작 타이밍도를 나타내는 것이다.
본 발명은 디지탈 주밍 시스템에 관한 것으로, 특히 전하 결합소자로 부터의 영상신호를 이용한 디지탈 주밍 방법을 사용한 디지탈 주밍 시스템에 관한 것이다.
종래이 디지탈 주밍시스템을 설명하면 다음과 같다.
미극 특허 공보 제4,774,581에 공개된 텔레비젼 화상 주밍 시스템은 다양한 확대 배울 및 실시간의 처리가 가능하나 그 응용분야가 텔레비젼의 복합 영상신호로 한정되어 있다는 문제점이 있었다. 미국 특허 공보 제4,528,585에 공개된 영상 확대 장치를 가지는 텔레비젼 수신기는 확대율이 소정 배율로 한정되어 있다는 문제점이 있었다. 또한 미국 특허 공보 제4,302,776에 공개된 크기변경 능력을 가진 디지탈 정지 영상 저장 시스템은 다양한 확대 배율이 적용이 가능하지만 실시간의 처리가 불가능하다는 문제점이 있었다.
본 발명의 목적은 다양한 확대 배율의 적용이 가능한 디지탈 주밍 시스템을 제공하는데 있다.
본 발명의 다른 목적은 실시간의 처리가 가능한 디지탈 주밍 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 응용분야가 다양한 디지탈 주밍 시스템을 제공하는데 있다.
상기 다른 목적을 달서하기 위한 본 발명의 디지탈 주밍 시스템은 디지탈 신호로 변환된 소정이 규칙적인 색배열을 가지는 디지탈 영상신호를 저장하기 위한 저장수단; 상기 저장수단으로 부터의 신호를 입력하여 상기 소정의 규칙적인 색배열을 가지는 화소들의 인접한 두 개의 화소를 합한 합신호와 인접한 두 개의 화소의 차를 구한 차신호를 얻기위한 합/차신호 분리수단; 주밍율에 따라 이웃한 두 개의 화소간의 수평적인 상관관계와 수직적인 상관관계를 계산하는 합신호 상관관계 계산수단; 과 주밍율에 따라 이웃한 두 개의 화소간의 수평적인 상관관계와 수직적인 상관관계를 계산하는 차신호 상관관계 계산수단을 구비하는 상관관계 계산수단; 상기 상관관계 계산수단으로 부터의 합신호와 차신호 상관관계를 입력하여 원래의 규칙적인 색배열을 가지는 디지탈 원래의 규칙적인 색신호배열 형태를 가지는 아날로그 신호를 변환하여 주기 위한 디지탈 아날로그 변환수단; 상기 저장수단에 저장된 데이터를 독출 또는 저장하기 위한 어드레스신호를 발생하기 위한 어드레스 발생수단; 상기 주밍율에 따른 계수를 상기 상관관계 계산수단에 입력하기 위한 개수 발생수단; 및 상기 수단들을 제어하기 위한 제어신호를 발생하기 위한 제어신호 발생수단을 구비한다.
첨부된 도면을 참고로하여 본 발명의 디지탈 주밍 시스템을 설명하기 전에 그 알고리즘을 설명하면 다음과 같다.
일반적으로 영상신호의 색 성분은 소정의 규칙을 가지고 있으며 그들 라인간의 상관관계가 존재하게 된다.
예를 들어, 색 성분의 배열이 다음과 같다고 하자.
상기와 같은 배열을 가지는 색 성분의 합신호와 차신호를 구하여 보면 다음과 같다.
합신호를 Y라 하고 차신호를 D라 하면,
상기 합신호와 차신호를 주밍율에 따라 수직과 수평방향으로 인터포테이션을 수행한다.
합신호의 수직과 수평방향으로의 인터포레이션은 BI(bilinear interpolation)방법을 사용하였고, 차신호의 수평 방향으로의 인터포레이션은 바이리니어 인터포레이션을 수행하고 수직방향으로의 인터포레이션은 NNI(nearest neighbor interpolation)방법을 사용하였다. 이와같은 방법을 사용한 것은 합신호는 수직과 수평방향과 차신호의 수평방향으로는 상관관계가 존재하지만 차신호의 수직방향으로는 상관관계가 이웃하는 라인과의 상관관계는 없고 그 다음 라인과의 성관관계가 있으므로 NNI방식을 사용하였다.
인터포레이션 방법을 설명하면 다음과 같다.
인접한 두 개의 화소들(A, B)이 인터포레이션을 위해서 상기 화소들(A, B)사이의 임의의 점(X)의 값을 구하면 다음과 같다.
화소(A)로 부터 임의의 점(X)까지의 거리를 α라 하고 화소(A)로부터 화소(B)까지의 거리를 1이라하면 임의의 점(X)로 부터 화소(B)까지의 거리를 β라고 하고 β를 구하면 β는 1-α가 되고 X=βA+αβ가 된다.
그런데 상기 차신호의 수평방향으로의 인터포레이션을 수행하면 노이즈가 발생할 가능성이 있으므로 그 가능성을 배제하기 이하여 디지탈 저역 통과 필터를 사용하였다.
본 발명에서 사용한 디지탈 저역 통과 필터이 특성식은 다음과 같다.
H(z)-(0.75+0.5z-1+0.75z-2)/2 ……(8)
상기 합신호와 차신호의 인터코포레이션 결과를 Y"과 D"이라고 하고, 상기 인터포레이션 결과를 이용하여 신호들(s1, s2)을 만드는 것으로 차신호(D")에 대하여 소정수(n)을 더한 것만큼 빼주어야 하므로 다음과 같은 식으로 나타내어질 수 있다.
s1=(Y"+D")/2=((Y"+D")/2)-n/2,D*=D"-n ……(9)
s2=(Y"+D")/2=((Y"+n)/2)-(D"/2) ……(10)
상기 식(9)와 (10)을 이용하여 인터포레이션 결과(Y", D")로 부터 확대된 신호들(s1, s2)를 만들 수 있다.
상기 알고리즘을 수행하기 위한 본 발명의 디지탈 주밍 시스템을 설명하면 다음과 같다.
제1도는 본 발명의 디지탈 주밍 시스템의 블록도를 나타내는 것이다.
제1도에 있어서, 렌즈(1)로 부터 입사되는 빛은 전하 결합소자(2)에 의해서 전기적신호로 변화된다. 이 신호는 자동 이득조정 및 감마 보정회로(3)를 통하여 신호처리가 된다. 상기 자동 이득 조정 및 감마 보정회로(3)의 아날로그 출력신호는 아날로그 디지탈 변환회로(4)에 의해서 디지탈 신호로 변환된다. 상기 변환된 디지탈 영상신호는 합/차신호 분리수단(5)을 통하여 영상 버퍼(6)에 저장된다. 상기 저장신호는 상기 합/차신호 분리수단(5)을 통하여 합신호(Y)와 차신호(D)가 만들어지게 된다. 상기 합신호(Y)는 상기 제1인터포레이션 회로(7)에 의해서 수평방향으로의 인터코포레이션이 수행되어 인터포레이션 결과(Y')과 지연된 인터코포레이션 결과(DY')이 발생된다. 상기 인터코포레이션 결과들(Y', DY')은 제2인터포레이션 회로(8)에 의해서 수직방향으로의 인터포레이션이 수행되어 최종적인 인터포레이션 결과(Y")를 발생한다. 상기 차신호(D)는 상기 제3인토포레이션 회로(9)에 의해서 수평방향으로이 인터포레이션을 수행하여 인토포레이션 결과(D')과 지연된 인터포레이션 결과(D")를 발생한다. 상기 인터포레이션 결과들(D', D")은 상기 제4인터포레이션 회로(10)에 의해서 수직방향으로의 인터포레이션을 수행하여 최종적인 인터포레이션 결과(D")를 발생한다. 상기 최종적인 인터포레이션 결과들(Y", D")은 합/차신호 혼합수단(11)에 의해서 확대된 디지탈 영상신호를 발생하게 된다. 상기 확대된 디지탈 영상신호는 디지탈 아날로그 변환회로(12)에 의해서 아날로그 신호로 변환된다. 어드레스 발생수단(13)은 상기 저장수단(6)의 데이터를 저장 또는 독출하기 위한 어드레스(IB1ADD, IB2ADD)와 제어신호(CON4)를 발생한다. 계수 발생수단(14)은 상기 어드레스 발생수단(13)의 어드레스 발생을 제어하기 위한 신호들(RCOLCK, RROWCK)과 상기 제1, 제3인터포레이션(7, 9)에 주밍율에 따른 계수값(Hα, Hβ)과 클럭신호들(DRCOLCK, FS1CK, FS2CK)을 발행하고 상기 제2인터포레이션 수단(8)에 주밍율에 따른 계수값(Vα,Vβ)을 발새하고 상기 제4인터포레이션 수단(10)에 제어수단(DVLCS)를 발생한다. 제어신호 발생수단(15)은 제어신호(CON3)를 입력하여 상기 수단들을 제어하기 위한 제어신호들을 발생하는 것으로서 상기 합/차신호 분리수단(5)과 어드레스 발생수단(13)을 제어하기 위한 필드 출력시호(FLDO)를 발생하고 상기 영상신호 제어수단(6)의 데이터의 저장을 인에이블하기 위한 라이트 인에이블신호(WE)를 발생하고 상기 어드레스 발생수단(13)을 제어하기 위한 제어신호(CON2)와 주밍율에 따른 데이터(ZRD)를 발생하고 상기 계수 발생수단(14)에 주밍율에 따른 데이터와 제어신호(CON1)를 발생하고 상기 합/차신호 혼합수단(11)에 제어신호(S1CK, S2CK)를 발생한다. 제1제어신호(CON1)로 표시한 것을 신호들(DHD, DVD)를 말하며 제2제어신호(CON2)로 표시한 것은 신호들(WHR, WVR, DHDM DVD)을 말하며, 제3제어신호(CON3)로 표시한 것은 신호들(CK, HD, VD, FLD, ZR)을 말한다.
제2도는 본 발명의 실시예의 합/차신호 분리수단의 블록도를 나타내는 것이다.
제2도에 있어서, 필드 출력신호(FLDO)의 로우 레벨에 응답하여 디지탈 영상신호(DIN)를 제1영상신호 저장수단(IB1)으로 출력하기 위한 버퍼(20), 필드 출력신호의 하이 레벨에 응답하여 디지탈 영상신호(DIN)를 제2영상신호 저장수단(IB2)로 출력하기 위한 버퍼(21), 상기 필드 출력신호(DLDO)에 응답하고 영상신호 저장수단(6)으로 부터의 출력신호를 선택적으로 출력하기 위한 선택수단(22), 상기 선택수단(22)으로부터의 출력신호를 시스템클럭(CK)에 응답하여 저장하고 출력하기 위한 저장수단(23), 신호(FS1CK)에 응답하여 상기 저장수단(23)으로 부터의 신호를 저장하고 출력하기 위한 저장수단(24), 신호 (FS2CK)에 응답하여 상기 저장수단(23)으로 부터의 신호를 저장하고 출력하기 위한 저장수단(25), 상기 저장수단(24)의 출력신호가 상기 저장수단(25)의 출력신호와 소정수(n)을 가산하기 위한 가산기(27)와 상기 저장수단(24)의 출력신호를 발전하기 위한 발전수단(28)와 상기 반전수단(28)의 출력신호와 상기 가산기(27)의 출력신호를 클럭신호(CK)에 응답하여 저장하고출력하기 위한 저장수단(30)과 상기 가산기(29)의 출력신호를 클럭신호(CK)에 응답하여 저장하고 출력하기 위한 저장수단(31)로 구성되어 있다.
제3도는 제1도에 나타낸 실시예의 제1인터포레이션 회로를 나타내는 것이다.
제3도에 있어서, 지연된 리드 행 어드레스 클럭(DRCOLCK)에 응답하여 합신호(Y)를 저장하고 출력하기 위한 직렬 연결된 저장수단(50,51), 상기 저장수단(51)의 출력신호와 주밍율에 따른 제이타(Hβ4/Hβ0)를 입력하여 각각 논리곱하기 위한 AND게이트 수단들(52-56), 상기 ANBD게이트 수단들(53, 52)의 출력신호들을 입력하여 가산하기 위한 가산기(57), 상기 AND게이트 수단들(55,56)의 출력신호들을 입력하여 가산하기 위한 가산기(58), 클럭신호(CK)에 응답하여 상기 AND게이트 수단(52)의 출력신호를 저장하고 출력하기 위한 저장수단(59), 상기 클럭신호(CK)에 응답하고 상기 가산기(57)의 출력신호를 저장하고 출력하기 위한 저장수단(60), 상기 클럭신호(CK)에 응답하고 상기 가산기(58)의 출력신호를 저장하고 출력하기 위한 저장수단(61), 상기 저장수단(60, 61)의 출력신호들을 가산하기 위한 가산기(62), 상기 저장수단(59)의 출력신호와 상기 가산기(62)의 출력신호를 입력하여 가한하기 위한 가산기(63), 클럭신호(CK)에 응답하여 상기 가산기(63)의 출력신호를 저장하고 출력하기 위한 저장수단(64), 계수들(Hα5, Hα4)에 응답하여 상기 저장수단(50)으로 부터의 신호를 선태적으로 출력하기 위한 선택수단(65), 상기 저장수단(50)으로 부터의 출력신호와 계수들(Hα3, Hα3, Hα2, Hα0)을 각각 입력하여 논리곱하기 위한 AND게이트 수단들(66, 67, 67, 69), 상기 AND게이트 수단들(66, 67)의 출력신호를 가산하기 위한 가산기(70), 상기 AND게이트 수단들(68, 69)의 출력신호를 가산하기 위한 가산기(71), 클럭신호(CK)에 응답하여 상기 선택수단(65)로 부터의 출력신호를 저장하고 출력하기 위한 저장수단(72), 상기 가산기(70)로 부터의 출력신호를 저장하고 출력하기 위한 저장수단(73), 상기 가산기(71)의 출력신호를 저장하고 출력하기 위한 저장수단(74), 상기 저장수단들(73, 74)의 출력신호를 가산하기 위한 가산기(75), 상기 저장수단(72)의 출력신호를 가산하기 위한 가산기(75), 상기 저장수단(72)의 출력신호와 상기 가산기(75)의 출력신호를 가산하기 위한 가산기(76), 클럭신호(CK)에 응답하여 상기 가산기(76)의 출력신호를 저장하기 위한 저장숟나(77), 상기 저장수단들(64, 77)의 출력신호를 가산하기 위한 가산기(78), 상기 가산기(78)의 출력신호를 저장하고 수평방향으로 인터포레이션 된 신호(Y')를 발생하기 위한 저장수단(79), 상기 저장수단(79)의 출력신호를 하나의 수평주사 기간동안 지연하여 지연된 인터포에이션 신호(DY')를 발행하기 위한 지연수단(80), 제어신호(YDLDC)에 응답하여 상기 지연수단(80)의 출력신호나 상기 저장수단(79)의 출력신호를 선택적으로 출력하기 위한 선택회로(81)로 구성되어 있다.
상기 구성에서 저장수단들(51, 52, 59, 61, 64)과 상기 AND게이트 수단들(52, 53, 54, 55, 56) 및 가산기들(57, 58, 62, 63)은 두 개의 화소중에서 첫 번째의 화소 값과 임의의 점으로 부터 첫 번째 화소까지의 거리를 곱하기 위한 수단이고, 상기 저장수단들(50, 72, 73, 74, 77)과 상기 선택수단(65), 상기 가산기(70, 71, 75, 76) 및 상기 AND게이트 수단들(66, 67, 68, 69)은 두 번째 화소 값과 임의의 점으로 부터 두 번째 화소까지의 거리를 곱하기 위한 수단이고, 상기 가산기(78)과 저장수단(79)는 상기 계산된 두수를 더하기 위한 수단이다. 그런데 상기 구성에서 선택수단(81)과 하나의 수평라인을 지연하기 위한 지연회로(80)는 수직 인터포레이션을 위해서 필요한 라인을 유지하기 위한 것으로 주밍율이 높아짐에 따라 하나의 라인을 여러 라인동안 유지하기 위한 것이다.
제4도는 제1도에 나타낸 제2인터포레이션 수단의 실시예를 나타내는 것이다.
제4도에 있어서, AND게이트 수단들(90, 91, 92, 93, 94), 가산기들(95, 96, 100, 110) 및 저장수단들(97, 98, 99, 102)은 제1인터포레이션 수단(7)의 출력신호(DY')와 주밍율에 따른 임의의 점(X)까지의 거리값인 상기 계수 발생수단(14)로 부터의 계수들(Vβ3, Vβ2, Vβ1)을 입력하여 곱하기 위한 수단이고, 선택수단(103), AND게이트 수단들(104, 105, 106, 107), 가산기들(108, 109, 113, 114), 및 저장수단들(110, 111, 113, 115)는 제1인터포레이션 수단(7)의 출력신호(Y')와 주밍율에 따른 임의의 점(X)까지의 거리값인 상기 계수 발생수단(14)로 부터의 계수들(Vα5, Vα4, Vα3, Vα2, Vα1, Vα0)을 입력하여 곱하기 위한 수단이고, 가산기(116)과 저장수단(117)은 상기 곱해진 두수를 더하여 최종적인 인터포레이션 결과(Y")를 얻기 위한 수단이다.
제5도는 제1도에 나타낸 제3인터포레이션 수단의 실시예의 구성을 나타내는 것이다.
제5도에 있어서, 차신호(D)를 입력하여 상기 합신호(Y)를 입력하여 인터포레이션을 수행하는 제1인터포레이션 수단(7)의 구성과 동일하다. 여기에서는 그 번호를 달리하여 나타내었다.
제6도는 제1도에 나타낸 제4인터포레이션 수단의 실시예의 구성을 나타내는 것이다.
제6도에 있어서, 클럭신호(CK)에 응답하여 상기 제3인터포레이션 수단(9)의 출력신호(D')를 저장하고 출력하기 위한 저장수단(250), 클럭신호(CK)에 응답하여 상기 제3인터포레이션 수단(9)의 지연된 출력신호(DD')을 저장하고 출력하기 위한 저장수단(251), 제어신호(DVLCS)에 응답하여 상기 저장수단들(250,251)의 출력신호를 선택적으로 출력하기 위한 선택수단(252)로 구성된 NNI를 수행하기 위한 수단과 상기 선택수단(252)의 출력신호를 클럭신호(CK)에 응답하여 저장하고 출력하기 위한 저장수단(253), 상기 저장수단(253)의 출력신홀르 저장하고 출력하기 위한 저장수단(254), 상기 저장수단(254)의 출력신호를 저장하고 출력하기 위한 저장수단(255), 상기 저장수단(523)의 출력신호와 상기 저장수단(255)의 출력신호를 2로 나누어서 더하기 위한 가산기(256), 상기 저장수단(253)의 출력신호와 상기 저장수단(255)의 출력신호를 4로 나누어서 더하기 위한 가산기(257), 클럭신호(CK)에 응답하여 상기 가산기(257)의 출력신호를 저장하고 출력하기 위한 저장수단(258), 상기 가산기(256)의 출력신호를 저장하고 출력하기 위한 저장수단(259), 클럭신호(CK)에 응답하여 상기 저장수단(254)의 출력신호를 2로 나누어서 저장하고 출력하기 위한 저장수단(260), 상기 저장수단들(258, 259)의 출력신호를 가산하기 위한 가산기(261), 클럭신호(CK)에 응답하고 상기 가산기(261)의 출력신호를 저장하고 출력하기 위한 저장수단(262), 클럭신호(CK)에 응답하고 상기 가산기(261)의 출력신호를 저장하고 출력하기 위한 저장수단(263), 상기 저장수단들(262, 263)의 출력신호를 가산하기 위한 가산기(264), 상기 가산기(264)의 출력신호를 저장하고 최종적인 인터포에이션 결과(D")를 출력하기 위한 저장수단(265)로 구성되어 수직적인 인터포레이션시에 발생되는 노이즈 성분을 제거하기 위한 디지탈 필터수단으로 구성되어 있다.
상기 디지탈 필터수단은 다음의 특성을 가진다.
H(z)-(0.75+0.5z-1+0.75z-2)/2
제6도는 제1도에 나타낸 합/차신호 혼합수단의 실시예의 구성을 나타내는 것이다.
제7도에 있어서, 상기 제2인포레이션 수단(8)의 출력신호(Y")와 소정수(n)을 입력하여 가산하는 가산기(300), 상기 제2, 4인터포레이션 수단들(8, 10)의 출력신호들(Y", D")을 입력하여 가산하는 가산기(301), 클럭신호(CK)에 응답하여 상기 가산기(300)의 출력신호를 저장하고 출력하는 저장수단(302), 클럭신호에 응답하여 상기 제4인터포레이션 수단(10)의 출력신호(D")을 저장하고 출력하는 저장수단(303), 클럭신호(CK)에 응답하여 상기 가산기(301)의 출력신호를 저장하고 출력하는 저장수단(304), 상기 저장수단(302)의 출력신호(Y"+n)를 2로 나눈신호와 상기 저장수단(303)의 출력신호(D")를 2로 나눈 신호를 입력하여 가산하는 가산기(305), 상기 저장수단(304)의 출력신호(Y"+D")를 2로 나눈신호와 소정수(n)를 2로 나눈신호를 입력하여 가산하는 가산기(306)의 출력신호가 한계치를 넘을 때 한계치를 출력하기 위한 리미터(308), 클럭신호(SICK)에 응답하여 상기 리미터(307)의 출력신호를 저장하고 출력하기 위한 저장수단(309), 클럭신호(SICK)에 응답하여 상기 리미터(308)의 출력신호를 저장하고 출력하기 위한 저장수단(31), 클럭신호(SICK)에 응답하여 상기 저장수단들(309, 310)의 출력신호를 선택적으로 출력하기 위한 선택수단(311), 클럭신호(CK)에 응답하여 상기 선택수단(311)의 출력신호를 저장하고 출력하기 위한 저장수단(312)로 구성되어있다.
제8도는 제1도에 나타낸 어드레스 발생수단의 실시예의 구성을 나타낸 것이다.
제8도에 있어서, 클럭신호(CK)에 응답하여 신호(WHR)를 저장하고 출력하기 위한 저장수단(350), 클럭신호(CK)에 응답하여 신호(WVR)를 저장하고 출력하기 위한 저장수단(351), 상기 저장수단들(350, 351)의 출력신호들을 선택적으로 출력하여 라이트어드레스(WA)를 발생하기 위한 선택수단(352), 리드 얼 어드레스 클럭신호(RCOLCK)에 응답하여 신호(DHD)를 저장하고 출력하기 위한 저장수단(353), 리드 행 어드레스 클럭신호(RROWCK)에 응답하여 신호(DVD)를 저장하고 출력하기 위한 저장수단(354), 주밍율신호(ZRD)에 응답하여 주밍 시작 어드레스를 발생하는 주밍시작 어드레스 발생수단(355), 상기 저장수단들(353, 354)에 응답하고 상기 저장수단(354)의 출력 신호와 상기 주밍 시작 어드레스 발생수단(355)의 출력신호들을 가산하기 위한 가산기(357), 클럭신호(CK)에 응답하여 상기 가산기(356)이 출력신호를 저장하고 출력하기 위한 저장수단(358), 클럭신호(CK)에 응답하고 상기 가산기(357)의 출력신호를 저장하고 출력하기 위한 저장수단(359), 상기 저장수단들(358, 359)로 부터의 출력신호를 선택하여 리드어드레스를 출력하기 위한 선택수단(360), 및 신호(FLDO)에 응답하여 상기 선택수단들(352, 360)로 부터의 출력신호들을 선택적으로 출력하는 리드/라이트 어드레스 선택수단(361)으로 구성되어 있다.
제9a, b도는 제1도에 나타낸 계수 발생수단의 실시예를 나타내는 것이다.
제9a도는 제1, 3인터포레이션 수단(7, 9)에 입력을 위한 계수를 발생하는 회로를 나타내는 것이다.
제9a도에 있어서, 클럭신호(CK)에 응답하고 신호(DHD)를 입력하여 32진을 계수하기 위한 32진 계수수단(400), 상기 계수수단(400)의 출력신호를 입력하고 주밍을 데이터(ZRD)에 따른 β값을 발생하기 위한 β값 발생수단(401), 클럭신호(CK)에 응답하고 상기 β값을 저장하고 출력하기 위한 저장수단들(402, 403), 상기 저장수단(403)의 출력신호인 β값을 입력하여 1-β=α의 값을 발생하기 위한 1-β값 발생수단(404), 클럭시호(CK)에 응답하여 β값을 저장하고 출력하기 위한 저장수단들(406, 407), 상기 저장수단들(406, 407)의 출력신호들을 비교하여 지연된 행 어드레스 클럭신호(DRCOLCK)를 출력하기 위한 비교수단(408), 상기 저장수단들(402, 403)의 출력신호들을 입력하여 비교하고 신호들(RCOLCK, FS1CK, FS2CK)을 출력하기 위한 비교수단(405)로 구성되어 있다.
제9b도는 제2인토포레이션 수단에 입력된 계수를 발행하기 위한 회로를 나타내는 것이다.
신호(DHD)에 응답하여 인에이블되고 신호(HD)에 의해서 계수를 하는 32진 계수수단(450), 상기 계수수단(450)의 출력신호를 입력하고 주밍율에 따른 β값을 발생하기 위한 β값 발생수단(451), 클럭신호(CK)에 응답하여 상기 β값을 저장하고 출력하기 위한 저장수단들(452, 453), 상기 저장수단(453)의 출력신호원 β값을 입력하여 1-β값을 발생하기 위한 1-β=α값 발생수단(454), 상기 저장수단들(452, 453)의 출력신호를 비교하여 신호들(RROWCK, YDLDC, DVLCS)을 출력하는 비교수단(455)로 구성되어 있다.
제10도는 제2도에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도를 나타내는 것이다.
영상신호 저장수단(6)은 짝수번째 라인의 영상을 저장하기 위한 영상신호 저장수단(IB1)과 홀수번째 라인의 영상을 저장하기 위한 영상신호 저장수단(IB2)로 나누어져 있다.
한 화면의 디지탈 영상신호 배열이 다음과 같다고 하자.
S11S12S13S14S15S16……
S21S22S23S24S25S26……
S31S32S33S34S35S36……
S41S42S43S44S45S46……
이때 상기 디지탈 영상신호의 짝수번째 라인의 영상신호를 저장하기 위한 영상 버퍼(IB1)은 다음의 배열을 갖게 된다.
S11S12S13S14S15S16……
S31S32S33S34S35S36……
그리고 홀수번째 라인의 영상신호를 저장하기 위한 영상버퍼(IB2)는 다음의 배열을 갖게 된다.
S21S22S23S24S25S26……
S41S42S43S44S45S46……
필드신호(FLD)가 로우 레벨이면 필드 출력신호(FLDO)는 하이레벨이 되고 영상신호 저장수단(6)의 두 개의 영상신호 저장수단(IB1, IB2)은 아래의 표와 같은 동작을 수행하게 된다.
[표 1]
상기 표1에서 로우 레벨로 표시된 것은 라이트 모드를 나타내는 것이고, 하이 레벨로 표시된 것은 리드 모드를 나타내는 것이다. 즉, 두 개의 영상신호 저장수단(IB1, IB2)이 동일 모드에서 동작할 수는 없고 라이트와 리드 모드를 교대로 수행한다.
따라서, 저장수단(22)로 부터 출력되는 데이터의 출력은 제3도의 220에 나타낸 순서대로 이루어지게 된다.
그리고 제어신호들(FS1CK, FS2CK)에 응답하여 저장수단(24, 25)로 부터의 출력은 제3도의 240와 250에 나타낸 것처럼 이루어지게 된다.
가산기(26, 27, 29)와 반전수단(28)에 의해서 가산기 수행되어 합신호(Y)와 차신호(D)가 발생하게 된다. 그런데 차신호(D)의 계산시에 음의 값이 발생할 수도 있으므로 소정수(n)으 더해주었다.
제11도는 인터포레이션 수단의 동작을 설명하기 위한 동작 타이밍도를 나타내는 것이다.
제11도는 주밍을 데이터 8일 경우의 동작을 설명하기 위한 동작 타이밍도로서, 상기 나타낸 제1, 2, 3인터포레이션 수단들의 AND게이트 수단들을 계수들(Hβ, Hα, Vβ, Vα)에 응답하여 저장수단으로 부터 출력되는 신호를 그대로 발생하거나 쉬프트시켜 출력하여 아래의 표2에 나타낸 값들을 발생한다. 제3도와 제5도에 나타낸 제1, 3인터포레이션 수단은 인터포레이션 신호(Y', D')를 출력하고 선택수단들(81, 231)은 제어신호(YDLDC)에 의해서 지연된 인터포레이션 신호(DY', DD')을 출력하고 제6도에 나타낸 제4인터포레이션 수단은 최종적인 인터포레이션 겨로가(D")를 출력한다.
제9a, b도에 나타낸 계수 발생수단은 주밍율에 아래의 표2와 같은 주밍율데이타률 상기 인터포레이션 회로(7, 8, 9)에 공급한다.
[표 2]
즉, 상기 표2는 두 개의 화소사이의 임의의 점(X)의 화소 값을 구하기 위한 계수 발생수단으로 부터 발생되는 계수를 나타내는 것이다.
주밍율에 따른 β값은 아래의 표와 같이 발생된다.
[표 3]
상기 표3에 나타낸 바와 같이 계수 발생수단(14)으로 부터 계수(β)가 출력되면 1-β를 수행하여 α를 구할 수가 있다.
어드레스 및 데이터가 다음과 같다고 가정하자.
[표 4]
아래의 표는 상기 표4에 나타낸 것과 같은 주밍율 8로 주밍된 영상을 얻기 위하여 필요한 계수 및 어드레스를 나타내는 것이다.
[표 5]
상기 표5로 부터 주밍율 데이터에 따라서 다른 형태의 어드레스가 만들어져야 하는데 어드레스가 반복 출력되는 부분과 β를 서로 비교해보면 β값이 증가하다가 감소할 때 어드레스가 이전 어드레스를 반복 출력하는 것을 볼 수가 있다. 그래서 리드어드레스는 먼저 β값을 비교하는데 제9a도에 나타낸 저장수단들(402, 403)의 출력신호를 비교수단(405)에서 비교하면 저장수단(403)의 출력신호가 저장수단(402)의 출력신호 값보다 크거나 같을 때만 리드열 어드레스 클럭신호(RCOLCK)를 발생하고 그렇지 않으면 신호(RCOLCK)를 발생시키지 않는다.
지연된 열 어드레스 클럭신호(DRCOLCK)는 리드열 어드레스 클럭신호(RCOLCK)와 같은 형태로 만들어지며 약간 지연된 형태가 된다. 이와같이 신호를 만드는 이유는 신호(RCOLCK)가 영상신호 저장수단(6)으로 부터 영상 데이터를 독출하기 위한 어드레스 발생에 사용되지만 지연된 열 어드레스 클럭신호(DRCOLCK)는 영상신호 저장수단(6)으로 부터 독출된 신호들(s1, s2)을 합신호와 차신호로 분리하고 난 다음에 사용하기 위해서 지연되 것이다.
또한, 본 발명의 디지탈 주밍 시스템은 각 모드별로 신호(WVR)과 신호(DVD)를 달리 발생함으로써 NTSC와 PAL방식에서의 동작이 가능하다. 신호(WVR)에 의해서 라이트 어드레스가 발생하게 되는데 신호(VD)후 다음과 같은 신호(HD)의 상승 엣지에서 발생한다.
9HD ; NTSC-Hi
10HD ; NTSC-Normal
16HD ; PAL-Normal/Hi
신호(DVD)에 의해서 리드 어드레스가 발생하게 되는데 신호(VD)후 다음과 같은 신호(HD)의 상승 엣지에서 발생한다.
7HD ; NTSC-Hi
8hd ; NTSC-Normal
14HD ; PAL-Normal/Hi
신호(WHR)은 라이트 어드레스를 만들기 위해서 사용되며 신호(HD)를 리세트로하여 신호(PC1K1)를 하강 엣지에서 계수한다.
17PC1K1 ; NTSC-Normal
24PC1K1 ; NTSC-Hi ,PAL-Normal/Hi
신호(DVD)는 리드 어드레스를 만들기 위해서 사용되며 시스템 클럭신호(CK)의 1CK에서 8CK 사이에 만들어 지게된다.
따라서, 본 발명의 디지탈 주밍 시스템은
첫째, 다양한 확대 비율의 적용이 가능하다.
둘째, 본 발명에 채용된 인터포레이션 방법은 기존의 인터포레이션 방법에 비해서 효율적으로 하드웨어를 구현할 수 있다.
셋째, 고화질의 디지탈 주밍이 가능하다.
넷째, NTSC와 PAL방식에 공통으로 채용할 수 있다.
다섯째, 디지탈 주밍 시스템을 채용하는 모든 시스템에 적용이 가능하다.

Claims (16)

  1. 디지탈 신호로 변환된 소정의 규칙적인 색배열을 가지는 디지탈 영상신호를 저장하기 위한 저장수단; 상기 저장수단으로 부터의 신호를 입력하여 상기 소정의 규칙적인 색배열을 가지는 화소들의 인접한 두 개의 화소를 합한 합신호와 인접한 두 개가 화소의 차를 구한 차신호를 얻기위한 합/차신호 분리수단; 주밍률에 따라 이웃한 두 개의 화소간의 수평적인 상관관계와 수직적인 상관관계를 계산하는 합신호 상관관계 계산수단; 과 주밍율에 따라 이웃한 두 개의 화소간이 수평적인 상관관계와 수직적인 상관관계를 계산하는 차신호 상관관계 계산수단; 을 구비하는 상관관계 계산수단; 상기 상관관계 계산수단으로 부터의 합신호와 차신호 상관관계신호를 입력하여 원래의 규칙적인 색배열을 가지는 디지탈 영상 신호로 만들어 주기 위한 합/차 신호 혼합수단; 상기 혼합수단으로 부터의 디지탈 영상신호를 원래의 규칙적인 색신호 배열 형태를 가지는 아날로그 신호를 변환하여 주기 위한 디지탈 아날로그 변환수단; 상기 저장수단에 저장된 데이터를 독출 또는 저장하기 위한 어드레스신호를 발생하기 위한 어드레스 발생수단; 상기 주밍율에 따른 계수를 상기 상관관계 계산수단에 입력하기 위한 계수 발생수단; 및 상기 수단들을 제어하기 위한 제어신호를 발생하기 위한 제어신호 발생수단을 구비하는 것을 특징으로 하는 디지탈 주밍시스템.
  2. 제1항에 있어서, 상기 합/차신호 혼합수단은 상기 규칙적인 색 배열을 가지는 제1, 제2의 색배열을 더하여 합신호를 발생하기 위한 제1가산기와 상기 규칙적인 색배열을 가지는 제1, 제2의 색배열을 감산하여 차신호를 발생하기 위한 제2의 가산기를 구비함을 특징으로 하는 디지탈 주밍 시스템.
  3. 제2항에 있어서, 상기 제2의 가산기는 감산시에 감상의 결과가 음수로 되는 것을 막기 위하여 소정수를 더하는 것을 특징으로 하는 디지탈 주밍 시스템.
  4. 제1항에 있어서, 상기 합신호 상관관계 계산 수단은 상기 합신호의 수평 방향으로서 상관관계를 계산하기 위한 제1상관관계 계산수단; 상기 제1상관관계 계산수단의 출력신호를 입력하여 수직 방향으로의 상관관계를 계산하기 위한 제2상관관계 계산수단으로 구성된 것을 특징으로 하는 디지탈 주밍 시스템.
  5. 제4항에 있어서, 상기 제1상관관계 계산수단은 인접한 두 개의 제1, 제2화소의 거리를 1로 가정하고 임의의 점의 화소의 값을 계산하면 상기 제1화소의 값과 상기 임의의 화소로 부터 상기 제2화소까지의 거리를 곱한 값과 상기 제2화소의 값과 상기 임의의 화소로 부터 상기 제1화소까지의 거리를 곱한 값을 더하여 상기 수평 상관관계 값을 계산하는 것을 특징으로 하는 디지탈 주밍 시스템.
  6. 제5항에 있어서, 상기 제1상관관계 계산수단은 상기 계산된 값을 그대로 출력하거나 상기 계산된 값을 하나이 수평주사기간동안 지연하기 위한 지연회로를 더 구비함을 특징으로 하는 디지탈 주밍 시스템.
  7. 제4항에 있어서, 상기 제2상관관계 계산수단은 인접한 두 개의 제1, 제2화소의 거리를 1로 가정하고 임의의 점의 화소의 값을 계산하면 상기 제1화소의 값과 상기 임의의 화소로 부터 상기 제2화소까지의 거리를 곱한 값과 상기 제2화소의 값과 상기 임의의 화소로 부터 상기 제1화소까지의 거리를 곱한 값을 더하여 상기 수평 상관관계 값을 계산하는 것을 특징으로 하는 디지탈 주밍 시스템.
  8. 제1항에 있어서, 상기 차신호 상관관계 계산수단은 상기 차신호의 수평 방향으로의 상관관계를 계산하기 위한 제3상관관계 계산수단; 상기 제3상관관계 계산회로의 수직 방향으로의 상관관계를 계산하기 위한 제4상관관계 계산수단; 상기 제4상관관계 계산수단의 출력신호를 필터링하기 위한 디지탈 필터 회로를 구비한 것을 특징으로 하는 디지탈 주밍 시스템.
  9. 제8항에 있어서, 상기 제3상관관계 계산수단은 인접한 두 개의 제1, 제2화소의 거리를 1로 가정하고 임의의 점의 화소의 값을 계산하면 상기 제1화소의 값과 상기 임의의 화소로부터 상기 제2화소까지의 거리를 곱한 값과 상기 제2화소의 값과 상기 임의의 화소로 부터 상기 제2화소까지의 거리를 곱한 값을 더하여 상기 수평 상관관계 값을 계산하는 것을 특징으로 하는 디지탈 주밍 시스템.
  10. 제9항에 있어서, 상기 제3상관관계 계산수단은 상기 계산된 값을 그대로 출력하거나 상기 계산된 값을 하나의 수평주사기간동안 지연하기 위한 지연회로를 더 구비함을 특징으로 하는 디지탈 주밍 시스템.
  11. 제10항에 있어서, 상기 제4상관관계 계산수단은 상기 제3상관관계 계산수단으로 부터 그대로 출력되는 신호와 상기 하나의 수평주사기간동안 지연되어 출력되는 신호를 선택적으로 출력하기 위한 선택수단을 구비함을 특징으로 하는 디지탈 주밍 시스템.
  12. 제8항에 있어서, 상기 디지탈 필터회로는 다음의 특성식을 만족하는 것을 특징으로 하는 디지탈 주밍 시스템.
    H(z)-(0.75+0.5z-1+0.57z-2)/2
  13. 제1항에 있어서, 상기 어드레스 발생수단은 상기 저장수단의 라이트 어드레스를 발생하기 위한 라이트 어드레스 발생수단; 상기 저장수단의 리드 어드레스를 발생하기 위한 리드어드레스 발생수단을 구비하여 라이트 어드레스와 리드 어드레스를 선택적으로 출력함을 특징으로 하는 디지탈 주밍 시스템.
  14. 제1항에 있어서, 상기 계수 발생수단은 상기 디지탈 영상 신호들의 두 개의 제1, 제2 화소들 사이의 거리를 1로하고 상기 거리를 소정단계로 하여 상기 소정단계를 계수하기 위한 계수수단; 상기 소정단계의 계수수단의 출력신호와 주밍율을 입력하여 임의의 점으로 부터 제1화소사이의 거리를 구하기 이한 수평 방향의 제1계수 발생회로; 1로 부터 상기 수평방향의 제1계수를 감산하여 임의의 점으로부터 제2화소까지의 거리를 구하기 위한 수평방향의 제2계수 발생회로를 구비하는 합신호 계수 발생수단; 및 상기 소정단계의 계수수단의 출력신호와 주밍율을 입력하여 임의의 점으로 부터 제1화소까지의 거리를 구하기 위한 수직 방향의 제2계수 발생회로; 1로 부터 상기 수직방향의 제1계수를 감산하여 임의의 점으로 부터 제2화소까지의 거리를 구하기 위한 수직 방향의 제2계수 발생회로를 구비하는 차신호 계수 발생수단을 구비하는 것을 특징으로 하는 디지탈 주밍 시스템.
  15. 제1항에 있어서, 상기 합/차신호 혼합수단은 상기 합신호 상관관계 신호를 입력하고 상기 소정수를 가산하기 위한 제1가산기; 상기 차신호 상관관계 신호와 상기 합신호 상관관계 신호를 가산하기 위한 제2가산기; 상기 제1가산기의 결과를 2로 나눈 신호로 부터 상기 차신호 상관관계 신호를 2로 나눈 신호를 감산하는 제3가산기; 상기 제3가산기와 상기 제4가산기의 출력신호를 선택적으로 출력하기 위한 선택수단을 구비하는 것을 특징으로 하는 디지탈 주밍 시스템.
  16. s1, s2와 같은 소정의 규치적인 색 배열이 반복되는 디지탈 영상신호를 저장하는 디지탈 영상신호 저장단계;
    상기 저장단계로 부터의 디지탈 영상신호의 다음의 식을 만족하는 합신호(Y)와 차신호(D)를 계산하기 위한 합/차신호 계산단계/
    Y=s1+s2
    D=s1+s2
    상기 합신호의 수평방향과 수직방향으로의 상관관계는 두 개의 화소사이의 거리를 1이라하고 상기 화소들사이의 임으의 점에서의 상관 값을 상기 제1화소값과 상기 임의의 점으로 부터 상기 제2화소까지의 거리를 곱한 값과 상기 제2화소값과 상기 임의의 점으로 부터 상기 제1화소까지의 거리를 곱한 값을 더하여 합신호 상관관계 값인 Y"를 출력하는 제1상관관계 계산단계와 상기 차신호의 수평방향으로의 상관관계는 두 개의 화소사이의 거리를 1이라하고 상기 화소들사이의 임의의 점에서의 상관 값은 제1화소값과 상기 임의의 점으로 부터 상기 제2화소까지의 거리를 곱한 값과 상기 제2화소값과 상기 임의의점으로 부터의 상기 제1화소까지의 거리를 곱한 더한 값이 되는 제2상관관계 계산단계와 상기 차신호의 수직방향으로의 상관관계는 제2상관관계 계산회로의 출력신호나 소정 기간 지연된 신호를 선택적으로 출력하고 그 값을 다음의 식에 의해서 필터링하여 차신호 상관관계 출력값인 D"를 출력하는 제3상관관계 계산단계
    H(z)-(0.75+0.5z-1+0.75z-2)/2
    를 구비하는 상관관계 계산단계; 상기 상관관계 계산단계의 출력신호인 Y"과 D"을 입력하여 원래의 색신호 배열 형태를 가지는 소정의 규칙적인 신호로 혼합하여 확대된 영상을 출력하는 합/차신호 혼합단계;
    (Y"+D")/2=s1
    (Y"+D")/2=G+Ye=s2(짝수번째라인)
    (Y"+D")/2=s1
    (Y"+D")/2=s2(홀수번째 라인)
    를 구비한 것을 특징으로 하는 디지탈 주밍 방법.
KR1019920017558A 1992-09-25 1992-09-25 디지탈 주밍 시스템 KR950011530B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920017558A KR950011530B1 (ko) 1992-09-25 1992-09-25 디지탈 주밍 시스템
JP23781193A JP3415215B2 (ja) 1992-09-25 1993-09-24 ディジタルズーミングシステム
EP93307596A EP0589721A1 (en) 1992-09-25 1993-09-24 Digital zooming circuit with compensation of the edge degradation
US08/363,988 US5481304A (en) 1992-09-25 1994-12-27 Apparatus for zooming a digital video signal of a predetermined color order which is derived from a charge-coupled device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017558A KR950011530B1 (ko) 1992-09-25 1992-09-25 디지탈 주밍 시스템

Publications (2)

Publication Number Publication Date
KR940008426A KR940008426A (ko) 1994-04-29
KR950011530B1 true KR950011530B1 (ko) 1995-10-05

Family

ID=19340132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017558A KR950011530B1 (ko) 1992-09-25 1992-09-25 디지탈 주밍 시스템

Country Status (3)

Country Link
EP (1) EP0589721A1 (ko)
JP (1) JP3415215B2 (ko)
KR (1) KR950011530B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69801046T2 (de) * 1997-03-24 2002-05-29 Focus Enhancements Inc Bilinearer dezimator mit fehlerkompensation
US5862268A (en) * 1997-03-24 1999-01-19 Focus Enhancements, Inc. Bilinear decimator with error compensation
GB2365646B (en) 2000-07-31 2004-10-13 Sony Uk Ltd Image processor and method of processing images
JP5108172B2 (ja) * 2000-09-06 2012-12-26 株式会社ニコン 画像データサイズ変換処理装置、電子スチルカメラ、および画像データサイズ変換処理用記録媒体
GB2371459B (en) 2001-01-19 2005-05-04 Pixelfusion Ltd Image scaling
CN111626935B (zh) * 2020-05-18 2021-01-15 成都乐信圣文科技有限责任公司 像素图缩放方法、游戏内容生成方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920006601Y1 (ko) * 1989-12-31 1992-09-21 삼성전자 주식회사 보색 필터 ccd를 이용한 원색 신호 출력회로
JP2889686B2 (ja) * 1990-10-31 1999-05-10 三洋電機株式会社 ディジタルカメラ用集積回路
KR940007161B1 (ko) * 1991-06-21 1994-08-06 삼성전자 주식회사 이미지버퍼를 이용한 전자주밍시스템

Also Published As

Publication number Publication date
EP0589721A1 (en) 1994-03-30
JP3415215B2 (ja) 2003-06-09
KR940008426A (ko) 1994-04-29
JPH06266348A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
US5283651A (en) Method for magnifying and reducing an image
US5253064A (en) Video camera apparatus with electronic zoom control and method therefor
EP0337424B1 (en) Image pickup apparatus
JPS63109670A (ja) 画像変換メモリ装置
US6593965B1 (en) CCD data pixel interpolation circuit and digital still camera equipped with it
EP0703704B1 (en) Half-pixel motion compensation controller accepting MPEG2
US6356310B1 (en) Signal converting apparatus and method for converting a first digital picture into a second digital picture having a greater number of pixels than the first digital picture
US5307167A (en) Digital zooming system utilizing image buffers and employing an approximated bilinear interpolation method
KR950011530B1 (ko) 디지탈 주밍 시스템
US6631216B2 (en) Image interpolation apparatus
JPH04299687A (ja) テレビジョン方式変換装置
US5268759A (en) Television signal enhancing apparatus
JPH0767154B2 (ja) 撮像装置
US7116373B2 (en) Deinterlacing apparatus and method capable of outputting two consecutive deinterlaced frames
JPH05207271A (ja) 画像拡大装置
US5481304A (en) Apparatus for zooming a digital video signal of a predetermined color order which is derived from a charge-coupled device
US20090046176A1 (en) Video signal processing apparatus
JP2575110B2 (ja) 画像合成方法
US20040066467A1 (en) Gradient-aided apparatus and method for pixel interpolation
US6362855B1 (en) Special-effect-waveform generator
JPH0693773B2 (ja) 走査線数の拡大方法
JP4424097B2 (ja) 電子ズーム装置
US8019172B2 (en) Method and apparatus for increasing the resolution of a data sequence
JP3352116B2 (ja) 画像処理装置
KR100220821B1 (ko) 전자 줌 영역 가변 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee