JPS63109670A - 画像変換メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル・メモリの構成、特に、デジタル映
像特殊効果システムに用いる画像変換メモリ装置に関す
る。

［従来の技術］ デジタル映像特殊効果システムは、ビデオ・カメラ、ビ
デオ・テープ、ビデオ・ディスク等の種々の映像源から
、入力部を介し、アナログ又はデジタルの映像データを
受ける。この映像データを、入力部において所望のデジ
タル・フォーマットに変換し、更に、特殊効果システム
の出力端において所望の効果に応じて、適当にろ波する
０次に、ろ波したデジタル映像データを変換する。即ち
、変換部が、拡大、縮小、移動及び回転等の空間的変換
を実行する。入力アドレス発生器が発生した１組の第１
アドレスを用いて、通常方法、即ち、非変更方法により
、画像イメージを表わすデジタル・ビデオ・データをフ
レーム・バッファに書込む。リバース・アドレス又は変
換アドレス発生器と呼ばれる出力アドレス発生器は、所
望変換を行なうように、フレーム・バッファから画像イ
メージを読出す、アドレス境界検出器は、出力アドレス
がフレーム・バッファ・アドレス範囲外になった時点を
検知し、範囲外のアドレスに対する映像をブランキング
する。変換アドレス発生器からのアドレスは、テレビジ
ョン・モニタの如き出力表示スクリーンのオリジナル・
アドレスから導出され、変換マトリックスＴ′と乗算さ
れたものである０画像のルミナンス（輝度）成分及びク
ロミナンス（色度）成分を蓄積する映像フレーム・バッ
ファの他に、キー・フレーム・バッファも並列に動作し
、画像に関する形状及び透明度情報を与え、画像と同様
な方法でキーを変換する０次に、キー値（０と１の間の
値）に比例させて、フレーム・バッファからの変換され
た画像と背景画像イメージとを混合して、表示しようと
する最終画像イメージを生成する。

デジタル映像特殊効果システムに゛おいて、インクレー
ス（飛越走査）の映像画像を変換する際、画像イメージ
がインタレースしていないかのように、全フレームにお
いて映像処理を実行するのが望ましい。かかる空間的変
換システムは、１９８４年７月３１日に発行されたフィ
リップ・ピー・ベネット及びステイーブン・エイ・ガブ
リエルの米国特許第４，４６３，３７２号「キー信号発
生器を含んだ空間的変換システム」に開示されている。

この米国特許の第６図及び第１９欄に、３つの完全なフ
ィールド・バッファ・メモリを用いた特別なメモリ・ア
ーキテクチャを説明している。

デジタル映像特殊効果システムが変換するか或いは処理
するデジタル化された映像画像イメージを、これら３つ
のバッファ・メモリに入力する。フィールド・バッファ
は、連続循環方式で動作する。

即ち、１つのバッファが入力してくるフィールド・デー
タを受ける一方、最新の完全なフィールド・データ及び
その前の完全なフィールド・データを記憶した他の２つ
のバッファは、マルチプレクサを介して出力を行ない、
完全な画像フレーム・データを形成する。よって、連続
的なデータ・フィールドにおいて、フィールド・バッフ
ァ・メモリは、先ず入力フィールド・データを受け、最
新の完全なフィールド・データを出力し、最後に、その
前の完全なフィールド・データを出力する。

このサイクルは、３フイールド毎に繰返す。

［発明が解決しようとする問題点］ 実時間テレビジョン・フレームの蓄積では、かなりの容
量の半導体メモリを必要とする０画素（ビクセル）は約
７０ナノ秒間隔で生じるので、安価で比較的低消費電力
の現在実際に利用可能なメモリ蓄積チップでは、ビクセ
ル・クロック周期でアクセスできない、この必要な帯域
幅に適合させるために、上述のベネット等の米国特許で
は、各フィールド・バッファ・メモリを頭次アドレス指
定される（即ち８ピクセル・タロツク周期毎にアドレス
指定される）３２Ｋｘ８メモリの８個のモジュールとし
て実現している。しかし、この方法は、蓄積されたデー
タを特定の順序でアクセスする必要があり、全体として
は、ランダム・アクセス・フレーム蓄積にならない。

上述の如く、並列に変換されるデータには、３つのチャ
ンネル、即ち、ルミナンス・チャンネル、クロミナンス
・チャンネル及び関連したキー・チャンネルがある。デ
ジタル映像特殊効果システムの製造及び維持を簡単にす
るために、ハードウェアを各チャンネル間で相互利用で
きれば便利である。しかし、標準テレビジョン・フォー
マットでは、映像の全帯域幅ルミナンス成分、及び映像
の２つの半帯域幅クロミナンス成分を規定しているので
、ルミナンス及クロミナンス成分に対して異なる処理が
必要となる。更に、画像を変換する際、フレーム・バッ
ファに蓄積された実際のビクセル間に別のビクセルを得
て、画像を滑らかに動かすと共に、画像を連続的にする
必要がある。従って、内挿補間が必要であり、かかる内
挿補間は、フレーム・バッファからの１ピクセルのみで
なく、隣接したビクセルをアクセスする必要がある。

［発明の目的］ 従って、本発明の目的の１つは、デジタル映像特殊効果
システム内の種々のフレーム蓄積手段で相互利用が可能
なように、全帯域幅信号及び半帯域幅信号の両方に同じ
フレーム蓄積手段を用いる画像変換メモリ装置の提供に
ある。

本発明の他の目的は、アドレス指定したピクセルと共に
それに隣接するピクセルを内挿補間器に完全にランダム
・アクセスで呂力できる画像変換メモリ装置の提供にあ
る。

本発明の更に他の目的は、適切な実時間周波数で全フレ
ーム・データを操作できる画像変換メモリ装置の提供に
ある。

［問題点を解決するための手段及び作用コデジタル映像
特殊効果システム用の本発明による画像変換メモリ装置
は、１つのフレーム蓄積手段毎に３つのフィールド蓄積
メモリ（フィールド蓄積手段）を具えており、各フィー
ルド蓄積手段は複数（例えば４個）のバンクを具えてお
り、各バンクは複数（例えば４個）のプレーンを具えて
いる。即ち、各フィールド蓄積手段は複数のプレーンで
構成され、各プレーンが複数のバンクで構成されている
ことになる０画像イメージを表わすデジタル化映像デー
タを、フィールド毎にフレーム蓄積手段に入力する０画
像イメージの１つのフィールドを１つのフィールド蓄積
メモリに書込み中に、現在のフィールド及びその前のフ
ィールドを、他の２つのフィールド蓄積メモリから読出
して、画像イメージの完全なフレームを得る。ルミナン
スの如き全帯域幅成分の場合、１つのフィールド蓄積メ
モリの各バンクは、同一フィールドの画像映像データを
記憶しており、クロミナンス映像データの如き半音域幅
成分の場合、１つ置きのバンクは、同一フィールドの画
像映像データを記憶している。一方、バンクの各プレー
ンは、映像　−画像のフィールドの４分の１を記憶して
おり、画像映像データのピクセルは連続したプレーンに
連続的に読出される。出力の際、各ピクセルがアドレス
指定されるが、１つのフィールド蓄積メモリから１つの
フィールドを表わす４つの連続したピクセル、又は２つ
のフィールド蓄積メモリから２つのフィールドを表わす
８つの連続したピクセルが、内挿補間器に出力されて、
処理される。全帯域幅フィールド蓄積メモリをアクセス
する時、このメモリの連続したプレーンからピクセル・
タロツク周波数でピクセルを出力する。半音域幅フィー
ルド蓄積メモリをアクセスする時、このメモリの連続し
たプレーンからピクセル・タロツク周波数でピクセルを
出力するが、２つのクロミナンス成分をアクセスするた
めに、２クロツク・サイクル期間中、アドレスが同じ値
に維持される。よって、ハードウェアでなく、アドレス
指定法が、全帯域幅チャンネルと半音域幅チャンネルと
では異なっている。

本発明の他の目的、効果及び新規な機能は、添付の図面
を参照した以下の詳細な説明より明らかである。

［実施例］ 第２図は、本発明の画像変換メモリ装置を有するデジタ
ル映像特殊効果システムの一部分のブロック図である。

標準テレビジョン・デジタル・フォーマットに応じた１
つの全帯域幅ルミナンス成分及び２つの半音域幅クロミ
ナンス成分の如き画像イメージの映像成分を、書込みア
ドレス、即ちフォワード・アドレス発生器１５の制御に
より、ルミナンス・フレーム・バッファ１１及びクロミ
ナンス・フレーム・バッファ１３に夫々書込む。

なお、このアドレス発生器１５は、ビクセ５ル・タロツ
ク発生器１７によりクロックされる。対応する全帯域幅
キー成分も、書込みアドレス発生器１５の制御により、
キー・フレーム・バッファ２５に書込む０画像イメージ
は、読出しアドレス、リバース・ア、ドレス又は変換ア
ドレス発生器１つの制御により、フレーム・バッファ（
フレーム蓄積手段）１１．１３及び２５から夫々続出す
、この変換アドレス発生器１９もピクセル・タロツク発
生器１７によりクロックされる。変換アドレス発生器１
つからのアドレス・シーケンスは、−通の表示アドレス
と変換関数Ｔ′との積であり、この変換関数Ｔ′は、イ
ンタフェース制卸器（マイクロプロセッサμＰを含んて
′いる）２１を介して供給される操作者の入力で決まる
。フレーム・バッファ１１．１３及び２５からの出力は
、アドレス指定されたピクセルに関連した複数のピクセ
ルであり、これらピクセルを内挿補間器２３に入力して
、変換された画像が滑らかに動くように中間ピクセルを
発生する。アドレス境界検出器２７により、変換アドレ
ス発生器１９がらのアドレスを検査し、無効フレーム・
バッファ・アドレスの映像出力をブランキング回路２９
により禁止する。結合回路３３は、映像信号成分を組み
合せ（即ち更に処理し）キー信号に応じて背景映像信号
と混合する。なお、このキー信号も、画像イメージと同
様に変換されている。結合回路３３の出力は、所望に変
換された表示用画像イメージである。

第１図は、フレーム・バッファ１１．１３及び２５内の
１つを示すブロック図であり、回転（循環）方式で３つ
のフィールド蓄積メモリ（フィールド蓄積手段）１２．
１４及び１６を用いて、３人力２出力（３：２）選択器
１８の出力端に、実質的に非飛越しフレームのデータを
与えている。

データが入力されるフレーム・バッファ（１１゜１３．
２５の内の何れか）に応じて、デジタル化された映像デ
ータ（全帯域幅ルミナンス・データ又は半音域幅クロミ
ナンス・データ）を、交差点切替回路２０及び書込み（
入力）アドレス発生器１５からの書込み信号により選択
されるフィールド蓄積メモリ１２．１４及び１６の内の
１つに書込む。交差点切替回路２０及び出力アドレス発
生器２４．２６からの読出し信号により選択された３つ
のフィールド蓄積メモリ１２．１’４及び１６の残りの
２つは、変換アドレス発生器１９からのアドレスで指定
された如く、データを３：２選択器１８に出力する０選
択器号ＣＴＬＩを３＝２選択器１８に供給して、３つの
フィールド蓄積メモリのどれが現在の完全なフィールド
・データを記憶しているか、又、どれが前の完全なフィ
ールド・データを記憶しているか、そして、どの出力を
無視するかを決める。３：２選択器１８の出力は、２フ
イールドのデータであり、現在の完全なフィールド・デ
ータ及び前の完全なフィールド・データから成る完全な
画像フレームを作る。なお、交差点切替回路２ｏは、制
御信号ＣＴＬ２に応じて、フィールド蓄積メモリを選択
的に書込み＜Ｗ）モード又は読出しくＲ）モードにする
と共に、アドレス発生器１５．２４．２６の出力信号を
フィールド蓄積メモリに適切に供給する。

例えば、フィールド時点Ｎにおいて、交差点切替回路に
より、第１フイールド蓄積メモリ１２は、入力線からデ
ジタル化映像の次のフィールドを受けるように選択され
、第２フイールド蓄積メモリ１４は、前の完全なフィー
ルド・データを３：２選択器１８に供給するように選択
され、第３フイールド蓄積メモリ１６は、現在の完全な
フィールド・データを選択器１８に供給するように選択
される。フィールド時点Ｎ＋１において、第１フイール
ド蓄積メモリ１２は、現在の完全なフィールド・データ
を記憶しており、このデータを選択器１８に出力し、第
２フイールド蓄積メモリ１４は、入力線から新たなフィ
ールド・データを受け、第３フイールド蓄積メモリ１６
は、前の完全なフィールド・データを記憶しており、こ
のデータを選択器１８に出力する。フィールド時点Ｎ　
＋２において、第１フイールド蓄積メモリ１２は、前の
完全なフィールド・データを記・應しており、このデー
タを選択器１８に出力し、第２フイールド蓄積メモリ１
４は現在の完全なフィールド・データを記憶しており、
このデータを選択器１８に出力し、第３フイールド蓄積
メモリ１６は、入力線から新たなフィールド・データを
受ける。フィールド時点Ｎ＋３において、このサイクル
が再開し、第１フイールド蓄積メモリ１２は、入力線か
ら新たなフィールド・データを受ける。このようにして
、選択器１８の出力は、最新の完全なフレーム・データ
となり、デジタル映像特殊効果システムで更に処理され
る。

フィールド蓄積メモリ１２．１４及び１６の各々は、第
３図に示すように、４つの独立したメモリ・バンク２８
．３０．３２及び３４を具えている。４つのバンクの全
体的なメモリ容量は、映像データの１つの完全なフィー
ルドを記憶するのに充分である。アドレス指定された任
意のピクセルに対して、第４図に示すように、３つの最
も隣接したピクセルが残りのバンクの各々に１つずつ蓄
積されるように、映像のフィールド・データをバンク２
８，３０．３２及び３４に蓄積する。デー夕をフィール
ド蓄積メモリに水平方向に書込む場合、偶数ラインは、
ピクセルをＡ、Ｃ，Ａ、Ｃ。

Ａ、Ｃ・・・の順序でバンクに蓄積し、奇数ラインはＢ
、Ｄ、Ｂ、Ｄ、Ｂ、Ｄ・・・の順序でバンクにピクセル
を蓄積する。垂直にデータを書込む場合、偶数列にはＡ
、Ｂ、Ｃ，Ｄ、Ａ、Ｂ、Ｃ，Ｄ・・・の順序でピクセル
をバンクに蓄積し、奇数列にはＣ１Ｄ、Ａ、Ｂ、Ｃ，Ｄ
、Ａ、Ｂ・・・の順序でピクセルをバンクに蓄積する。

フィールド蓄積メモリからデータを読出す際、画像変換
アドレス発生器１９は、アクセスすべき所望の４つＩＭ
のピクセルの左上隅を指示する０局部アドレス発生器３
６は、４つのバンク２８，３０．３２及び３４の各々に
おいて、どのアドレスをアクセスするかを決める。

画像変換アドレス発生器１つが選択した左上ピクセルの
、アドレスが「ｎ」の場合、局°部アドレス発生器３６
が発生する他のピクセル・アドレスは次のように計算す
る。

左上ピクセル；ｎ 右上ピクセル；ｎ＋１列 左下ピクセル＝ｎ＋１行 右下ビクセル＝ｎ＋１行＋１列 画像変換アドレス発生器からのＹＯ及びＹｌと符号をつ
けた行アドレス信号の下位２ビツトと、ＸＯと符号をつ
けた列アドレス信号の最下位ビットを用いて、所望の４
つのビク セルのバンク方向を決定できる。

第５図は、２つのフィールド蓄積メモリを用いて、完全
な２フイールド・フレームに拡張したこの概念を示す、
なお、各フィールド蓄積メモリは、上述の如く４つのバ
ンクに系統化され、ＲＡＳ（行アドレス・ストローブ）
の下位３ビツトを用いる０局部アドレス発生器３６は、
画像変換アドレス発生器からのフレーム・アドレスを次
のようにフィールド・アドレスに変換する。

フィールド１アドレス＝（フレーム・アドレス）／２ フィールド２アドレス＝（フレーム・アドレス＋１）／
２ 上述の如く、これらアドレスを用いて、同時に８つのピ
クセルを得る。ここで２つのピクセルは水平方向で、４
つのピクセルは垂直方向である。補間器は、これらピク
セルを用いて、もし必要ならば、高位の垂直補間を実行
できる。かかる補間器は、ジョン・アブト及びリチャー
ド・エイ・ジャクソンが出願した米国特許出願「適応性
のある２次元補間器」に開示されている。

フィールド蓄積メモリ１２．１４及び１６の各々を４つ
のバンク２８，３０．３２及び３４で構成する他に、４
つの等しいプレーン３８，４０゜４２および４４でも構
成する。即ち、各バンクを４つのプレーンで構成する。

各プレーンのメモリ容量は、映像データの完全な１フィ
ールド分を記憶するのに充分であり、各プレーンは独自
にアドレス指定できる。各プレーン３８，４０．４２及
び４４は、それ専用のアドレス発生器４６．４８゜５０
及び５２を具えている。出力マルチプレクサ（ＭｔＪＸ
）４６は、４つのメモリ・プレーンの１つを順番に選択
して、出力を与える。

データを各フィールド蓄積メモリ１２．１４および１６
に書込む際、４つのブレーン総てを同じにアドレス指定
すると、同一の完全なフィールド映像画像データを総て
のプレーンに蓄積する。フィールド蓄積メモリ１２．１
４及び１６から画像を読出す際、アドレス指定した第１
ビクセルを第１プレーン３８からアクセスする。上述の
如く、第１プレーン３８が第１ピクセルと共にその隣接
ピクセルをアクセスしている間、第２ビクセルは第２プ
レーン４０から求める。同様に第１及び第２プレーン３
８及び４０が夫々のピクセルをアクセスしている間、第
３ビクセルを第３プレーン４２から求める。最後に、第
４プレーン４４を同様にアクセスして、このサイクルを
完了させる。第５ピクセルは、第１プレーン３８から再
び求める。

よって、メモリ・アクセス時間は、必要とするピクセル
周期の４分の１のみでよい。

出力マルチプレクサ４６は、各プレーン３８゜４０．４
２及び４４の出力端で利用可能なデータと同期している
。よって、マルチプレクサ４６の出力は、ピクセルの連
続した流れであり、これらピクセルは異なるメモリ・プ
レーンからの出力であるということが明らかである。こ
のアドレス指定を独立にできるという技術により、全体
としてピクセルをランダム・アクセスできる９例えば、
蓄積された画像の左上ピクセルの次は右下ピクセルであ
り、この右下ピクセルの次は中央ピクセルであるか、又
は他の所望組合せである。

全帯域幅モードにおいて、データをフィールド蓄積メモ
リ１２．１４及び１６に書込む時、４つのプレーン３８
，４０．４２および４４の総てを同じにアドレス指定す
るので、上述の如く、同じ画像、即ち映像フィールドを
４つのプレーンの総てに蓄積することになる。主審域幅
モードでは、Ｕ及びＶクロミナンス成分の如き２つの半
帯域幅信号を同じ入力にマルチグレクスすることを除い
て、同じハードウェアを用いる。第７図に示す如く、第
１ビクセル（Ｕ＝Ｒ−Ｙ）を第１プレーンに書込み、第
２ビクセル（Ｖ＝Ｂ−Ｙ）を第１Ｕピクセルと同じアド
レスで第２プレーンに書込む。

全帯域幅の場合と同様にこの書込み動作を持続して、総
てのＵビクセルを第１及び第３ブレーンに蓄積し、総て
の■ピクセルを対応Ｕビクセルと同じアドレス位置で第
２及び第４プレーンに蓄積する。よって、第１及び第３
ブレーンは同じＵデータを蓄積し、第２及び第４ブレー
ンは同じ■データを蓄積する。従って、４つのプレーン
のメモリ空間の半分のみを用いる。

フィールド蓄積メモリから画像を読出す時、求めた第１
ビクセルは、Ｕデータを蓄積した第１ブレーン３８から
アクセスする。対応■ピクセルを第２プレーン４０の同
じアドレスからアクセスしている間、このアドレスを保
持する。同様に、Ｕデータの第２ピクセルを第３ブレー
ン４２からアクセスし、対応する■ビクセルを第４ブレ
ーン４４からアクセスする。全帯域幅の場合と同様、フ
ィールド蓄積メモリからの読出しアクセスは、全体的と
してランダムである。第１ビクセルをアドレス１（全帯
域幅）から読出した場合、主審域幅メモリは、最下位ビ
ットを無視し、第１プレーン３８のアドレス０からＵデ
ータをアクセスし、次のクロック・サイクルにて、対応
する■ビクセルに対して第２ブレーン４０のアドレスＯ
が続く。

第８図は、非変換画像の読出し過程、即ち、入力と同じ
画像を出力する過程を示し、第９図は、ランダムにアク
セスされた変換画像を読出す過程を示す。

［発明の効果］ 上述の如く本発明の画像変換メモリは、３つのフィール
ド・フレーム蓄積手段を具え、各蓄積手段は４つのバン
クを具え、各バンクは４つのプレーンを具えている。バ
ンクの出力は、アドレス指定されたピクセル及びその隣
接ピクセルであり、補間器に入力される。また、プレー
ンをアドレス指定して、全帯域幅データを読出すか、主
帯域幅データを読出すかを決定する。よって、全体とし
てランダムにアクセス可能な画像変換メモリ装置が得ら
れ、この装置は、連続的に滑らかな画像を与えると共に
、全帯域幅映像画像成分及び半帯域幅映像画像成分の両
方に対して同じハードウェアでよい。

【図面の簡単な説明】

図中、第１図は本発明の画像変換メモリ装置のブロック
図、第２図は本発明を用いたデジタル映像特殊効果シス
テムのブロック図、第３図は、第１図のフレーム蓄積メ
モリを構成するフィールド蓄積メモリのブロック図、第
４図は第３図のフィールド蓄積メモリのアドレス指定を
示す図、第５図は完全なフレームを表わす２つのフィー
ルド蓄積メモリのアドレス指定を示す図、第６図は第３
図のフィールド蓄積メモリを構成するバンクのブロック
図、第７図は第３図のフィールド蓄積メモリの各プレー
ンにおける主帯域幅データの蓄積を示す図、第８図は、
連続ピクセルに対する第６図のプレーンからの全帯域幅
及び主帯域幅データの出力を示す図、第９図は非連続ピ
クセルに対する第６図のプレーンからの全帯域幅及び主
帯域幅データの出力を示す図である。 図中、１１，１３．２５はフレーム・バッファ、１２．
１４．１６はフィールド蓄積メモリ、２０は交差点切替
回路、２３は内挿補間器、３３は結台回路を示す。

Claims (1)

1. 【特許請求の範囲】 ３つのフイールド蓄積手段を有し、該３つのフイールド
   蓄積手段の内の２つのフイールド蓄積手段からフレーム
   映像を読出している間に、残りの１つのフイールド蓄積
   手段に書込みを行う画像変換メモリ装置において、 上記フイールド蓄積手段の夫々は１フイールド分の入力
   デジタル映像データを蓄積できる複数のバンクで構成さ
   れ、 上記複数のバンクに蓄積された上記映像データの所定ピ
   クセルのアクセスが要求されたとき、アクセス手段が上
   記各バンクが上記要求されたピクセルに隣接したピクセ
   ルを自動的にアクセスすることを特徴とする画像変換メ
   モリ装置。