JPH04506133A - テレシネ装置中の損失および欠陥の補償 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 テレシネ装置中の損失および欠陥の補償本発明はテレシネ装置、特にシェイディ ング、バーン（ｈｕ＋ｎ）　、汚点（ｂｌｅｍｉｓｈ　）および汚れエラーに関 する。本発明はまたフィルムライター、すなわち入力ビデオ信号から書込むよう に動作される動作されるテレシネ装置にも適用可能である。

陰極線管Ｃ以下ＣＲＴという）またはフォトマルチプライア管（以下ＰＭＴとい う）における欠陥によりて発生させられたエラーを最小にする試みが為されてき た。シエイディング補正は長年にわたってＴＶ左カメラよびテレシネ装置で使用 され、一般に往復するシエイディングエラーであるように予め定められたまたは 調節された１組の波形の形態を取り、これらの波形は実質的にシエイディングエ ラーのない信号を生成するために補正されないビデオ信号によって乗算（線形信 号の場合に）、或はそれに付加（対数信号に対して）される。

この補正方法は、不均一なレンズ伝送特性によって発生させられるような滑らか で対称的なエラーに対しては満足できるものである。しかしながら、ＣＲＴにお ける蛍光物質層の効率変化によりて生じるエラーに適合せず、満足できる補正を 行うために多数の異なる波形の割合の：Ａｊｉｉ５可能な組合せを必要とする。

同じ考えはＰＭＴの陰極感度およびカラーフィルタの階級の変化に対しても適用 できる。結果的に満足できる補正を得るために複雑な整列を要求する非常に多数 の制御が必要である。それでも分離されたパッチを補正することはできない。

別のタイプのエラーはバーンとして知られている。バーンエラーはその他の部分 ではなく　ＣＲ７面上のいくつかの位置で長時間を費やす走査によって発生させ られる。その結果、それらの位置において結果的に光出力の明瞭な段をなすガラ スの過露出または蛍光物質の損傷を局部的に生じる。バーンエラーは、一般に一 連のシャープなエツジを示すため上記のシエイディングコレクタによって補正さ れることができない。

バーンエラーを測定するためにＣＲＴ面を直接見る付加的なＰＭＴを使用し、補 正されたビデオ波形を生成するためにビデオ波形とそれを乗算する前に反対のエ ラー波形を計算する別個のバーンコレクタを使用することが提案されている。

この提案された方法は、バーン補正光路中に不均一性を有するという欠点がある ため、或はバーンＰＭＴの感度変化（非常に大きい）がビデオ信号に与えられ、 結果的にシエイディングコレクタに対してさらに困難な作業になるため、完全に は満足させることができないことが認められている。

エラーの別の原因は汚点および埃である。汚点は蛍光物質の粒子が失われること によって発生させられたＣＲＴからの光出力のない小さくシャープに集中された スポットである。

ＣＲ７面板上の埃はまた暗点として現れる。

これらの両エラーは上記のシエイディングコレクタによって補正されることがで きない。しかしながら、埃または汚点エラーの一方または他方は示されたバーン コレクタを使用して補正されることができる。両エラーはバーンＰＭＴが光軸か らずれたときに一度に補正されることができず、したがりて視差エラーを生じさ せるため、汚点に対して補正するために調節されたときに、それは正しくない画 像位置で埃に対する補正を行う。光軸におけるバーンＰＭＴの適合はミラーシス テムが使用されなければならず、光の損失およびテレシネ信号対雑音比の低下を 生じるため望ましくない。

エラーの別の原因は蛍光物質利得自身である。ＣＲＴ蛍光物質の粒状構造は小さ い寸法および振幅の光出力におけるランダムな変化をもたらす。これらのエラー は上記のシエイディングコレクタによって補正されるこことができないが、しか し汚点を最小にするように調節されたときバーンコレクタによって改良されるこ とは可能である。

テレシネ装置およびテレビジョンカメラにおける応答特性の変動を補償する種々 の方法が提案されている。ＢＢＣリサーチレポートＢＢＣＲＤ１９８５／３は、 ラインアレイＣＣＤセンサの個々の素子における感度の変動を補償するシステム を示す。これは“ストリップストリッパ″として知られており、１０２４の素子 のラインアレイの各素子の応答を測定することによって動作する。結果として、 システムはアレイにわたって実質的に均一な出力を与え、アレイにわたる応答特 性の変化から生じた垂直なストリップを除去するようにその素子に対して得られ た補正係数で各素子の出力を乗算する。

英国特許２１４９２６０　（ＭｕＣｏｎｉ）は別のＣＯＤ補償システムを明らか にしている。その原理はＢＢＣリサーチレポートＢＢ　ＣＲＤ　１９８５／３の 方法に類似しているが、領域アレイＣＯＤに適用される。したがって、補正係数 はアレイの各素子に対して得られる。

英国特許２０７４４１６　（Ａｍｐｔｚ）はテレビジョンカメラに関連し、１３ ブロツク１４バンド比に活動的なビデオ画像を分割する。

設定モードにおいて、選択されたカメラからの信号はビデオ信号路においてＡ／ Ｄ変換器に送られる。連続した水平ラインのブロックおよび垂直ラインのバンド 内において選択されたサンプルは、その後補正係数を得るために各ブロックまた はバンドの測定された出力から減算される水平およびデジタルデータを供給する ように合計される水平および垂直エラー測定が行われる。

上記の提案はいずれもフライングスポットテレシネ装置において生じるタイプの 欠点を補償する方法を考慮していない。

さらに、個々のＣＣＤ素子の感度の変化を補償する２つの論文は、光路中で発生 する別の欠点、例えば不均一なフィルム照明を補償する方法を考慮していない。

本発明は、上記のようなフライングスポットテレシネ装置において発生するタイ プのエラーを補償するシステムを提供することを目的とする。

本発明は、種々の観点において以降参照とされるべき請求の縫囲において限定さ れている。

既存のフライングスポットテレシネ装置は頻繁で複雑な整列を必要とする。本発 明の１つの特徴は、自己整列動作がいつ要求されても行われることを可能にする 方法および装置にある。自己整列は、ここでは走査領域全体に対する適切な汚点 信号である補正係数を導出するテレシネ装置によって実行される自動的な処理で あって、ビデオデータを出力するようにこれらの得られた値を供給する。個々の 蓄積された補正は、通常の動作中に画像領域における全ての画素およびビデオ信 号に行われたこれらの補正に与えられる。

好ましい実施例において、システムは１０２４Ｘ１０２４デジタル補正アドレス マツプにＣＲＴラスターをマツプするデジタル走査発生器を使用する。直線走査 駆動回路は任意のデジタル走査アドレスがＣＲ７面上の正確で適合した位置に対 応することを保証する。］、　０４８．５７６個のマツピングポイントはそれぞ れ適切なシエイディング補正値が蓄積されている対応した１６ビツトメモリ位置 を有する。

自己整列処理中、これらの位置はそれぞれフィルムなしの条件下で測定され、補 正されていないビデオは時間期間にわたって堆積されることが好ましく、一方走 査スポットはマツピング画素領域内において移動され、後者の技術はランダム雑 音の影響、およびそうでなければ固定されたパターンとしてロックされる微細な ＣＲＴの粒状表示を減少させる利点を有する。堆積されたビデオ測定はシエイデ ィング補正値に変換される。

通常の動作中、ビデオ信号はテジタル乗算器を使用して現在の走査画素補正値に よって乗算され、入力ビデオは１４ビットデジタル信号である。好ましい１実施 例において、分離した自己内蔵回路は赤、緑および青の各ビデオチャンネルに対 してそれぞれ設けられる。

高分解能の１０２４　Ｘ　１０２４のマツプは、小さい領域変化およびバーンエ ラーのようなかなりシャープなエツジのものも含めて不規則的なシエイディング パターンが補正されることができるという利点を有する。同様にして、ＣＲＴ粒 状表示およびある程度の汚点および埃が補正されることができる。

本発明の別の特徴はさらにバーンの影響を減少する。バーンエツジ上におけるシ エイディングコレクタの作業がラスターのエツジを広げることによって促進され るため、それは蛍光物質上のシャープなエツジをバーンしないことが認められる 。

本発明の１実施例において、ＣＲＴブランキング波形上のゆっくりしたエツジは 同じ方法でバーンエツジを広げる。別の実施例において、ブランキングエツジ時 間における走査波形を加速することによって類似の効果が達成される。交互にま たは付加的に、走査スポットはブランキングエツジ時間にぼかされることができ る。バーン減少の３つの技術は一緒に結合されてもよい。

本発明の別の特徴において、定数検査が補正可能レベルより下のビデオレベルを 含む任意の走査画素を検出するために整列処理中に行われ、任意のこのような画 素は、それが汚点または埃を含んでいることを示すようにフラッグを付けられた メモリ位置を有する。通常の動作中、そのようにフラ・ソゲを付けられた任意の 位置は無効ビデオデータとして扱われ、直ぐ前のビデオデータによって置換され る。

本発明の別の観点は、ビデオ通路中に試験パターンを挿入するためにビデオ補正 係数蓄積領域を使用する。蓄積領域は補正データの代わりに試験パターンにより 一時的に負荷され、ビデオ入力は強制的に単位レベルにされるため、乗算器め出 力は試験信号である。試験パターンは分離したプロセッサシステムによって発生 され、それはＲＯＭ中に存在しているか、または適切なアルゴリズムのセットか ら発生される。

本発明の別の観点において、高速ランダムアクセスメモリは複数の同じバンク、 例えば４つのバンクの高速ＲＡＭがそれぞれ同じデータにより負荷され、読取り データ速度が単一ブロックのＲＡＭで実現できるものより４倍大きいことを可能 にする４相クロツクによって読取られる乗算技術によって生成される。このシス テムは４倍のＲＡＭを使用するが、しかしながら単一ブロックの速いＲＡ　Ｍを 使用するよりも安価である。この技術は実効的なＲＡＭ動作速度を増加させ、一 方ランダムアクセスを維持する。

本発明の別の実施例において、特別な結果が生成される。

これはデジタル水平および垂直走査アドレスを生成し、活動的な画像の境界を正 確に描く予め定められた基準アドレスとアドレスを連続的に比較して、走査アド レスが基準アドレスによって限定された活動的な画像の限界を越えたときにブラ ンキング信号を供給し、活動的な画像にブランク領域を導入するように基準アド レスを修正することによって実現される。

特別な効果はまた蓄積された補正係数の代わりとしてまたはそれに加えて補正係 数メモリに負荷している輝度マツプを発生することによってもたらされる。輝度 マツプは所望の画像シエイディング、例えば光学的模様（ｖｉｇｎｅ口）を形成 するように選択されることができる。

その代わりとして、補正係数と組合わせられた輝度係数は使用されるフィルム中 の不規則性、例えばフィルムにわたる応答特性の差を補償するために使用される ことができる。クリアなフィルムは、補正係数が得られた後ゲート中に挿入され 、フィルムによって生成された損失を補償する１組の輝度係数が得られる。輝度 係数は後にビデオデータに与えられる１組の補償係数を生成するために補正係数 と組合わせられる。

クリアフィルムから輝度係数を得るのではなく、１組の係数は例えばフィルムの 幅にわたる所定の勾配の傾斜またはパラボラに対応するようにオペレータによっ て予め負荷されることもできる。予め負荷された曲線はフィルムの既知の特性ま たは使用されているフィルムのバッチから決定されてもよい。

以下、実施例および添付図面の参照によって本発明の実施例を詳細に説明する。

図１は本発明を使用したテレシネ装置の画像走査通路の概略図である。

図２はビデオ信号補正の基本概念を示す。

図３は走査マツプおよびシエイデイングマップに分割されたＣＲＴスクリーンの 動作領域の一部分を示す。

図４はシエイディングマップ上の汚点の影響を示す。

図５はシェイディングエラー補正係数がどのように各カラー信号に与えられるか を示すブロック図である。

図６は整列処理のサンプリング位相を示したブロック口である。

図７は整列処理中の別の検索メモリの使用を示す。

図８は試験パターンを発生するための回路を示す。

図９は図５乃至図８の全機能を実現するための複合的なブロック回路である。

図１Ｏは図５乃至図９の遅延装置のさらに詳細なブロック図である。

図１１および図１２は実際の走査および整列における各タイミング波形である。

図１３は補正係数メモリの構造およびアクセスを概略的に示す。

図１４は３つのメモリ板の１つのメモリ構造を示す。

図１５は図１４の１つのメモリ板の出力段を示す。

図１６はメモリエラーコレクタを概略的に示す。

図１７は種々のモードのシステム制御装置の動作のフロー図である。

図１８は整列モードのブロック図である。

図１９は整列動作の各バスがどのようにサブパスに分割されるかを示す。

図２０の（ａ）および（ｂ）はそれぞれシエイデイング強度および汚点フラッグ のサンプルトレースを示す。

図２１の（ａ）および（ｂ）は修正された汚点隠蔽方法に対して図２０の（ａ） および（ｂ）と類似した図である。

図２２の（ａ）および（ｂ）は、カラー効果の使用を示す修正されないおよび修 正された画像を示す。

図２３の（ａ）、（ｂ）および（Ｃ）は図２２の（ｂ）　（７）カラー効果の発 生を示す。

図２４の（ａ）、（ｂ）および（Ｃ）はブランキングエツジ効果を示す。

図１に示された実施例において、デジタル走査制御装置１０はＤＡ変換器１２に よってアナログ信号に変換されるｘ；ｙ座標データのパターンを生成する。アナ ログ信号はＣＲＴ１４１：：対する入力を形成し、ＣＲＴの面を照明する電子ビ ームの横断を制御する。ＣＲＴからの光は光学系１８を介して画像フィルム１６ を通過し、次に第２の光学系２２を介して各主カラーに対して１つづつ３つの光 ・電子セル２０Ｒ，２０Ｇおよび２０Ｂ＋：：到達する。第２の光学系２２は３ つの別々の成分にＣＲＴからの光を分割するビーム分割器（示されていない）を 具備している。多光・電子セル（ＰＥＣ）２０Ｒ，２０Ｇおよび２０Ｂはそれを 照射する光の量に比例して別々のアナログ信号を発生する。これらの信号はフィ ルタ２４Ｒ，Ｇ、Ｂを通してフィルタ処理され、３つの分離したデジタル出力信 号を形成するようにアナログデジタル変換器２６によってデジタル化される。

実際に、ＲＧＢデジタル出力信号はそれらが走査通路のアナログ・先部分の特性 であり、実質的に劣化された出力の一因となる多数の影響を受けるためフィルム 上の画像の本当の表示ではない。

シエイディングは主な劣化効果であり、主にＣＲＴのエツジ方向への照明強度の 減少によって、また第１および第２の光学系１８．２２においてカットオフされ るエツジによって発生させられる画像強度の全体的な変動である（図１）。カラ ー分割段２２および２４において使用される種々の２色ミラーおよびフィルタの 伝送特性もまたシエイディングに影響を与える。

２色ミラーは入射した光の角度の関数として特性の変化を呈し、一方フィルタは それらの表面にわたる伝送の不均一性を示す。光・電子セル２０はまたそれらの 表面にわたる不均一応答を示す。

上記の係数は、スクリーンにわたってエツジからエツジまでランダムプロフィー ルにおいて５０％までの管強度の変動を発生させる。シエイディングは部分的に はＣＲＴ　１４により、また部分的には第２の光学系２２の２色ミラーにより各 カラーチャンネルに異なる影響を与える。伝送率の不均一性は青色フィルタに関 して特に問題である。

ＣＲＴ面をｔＭｍする走査スポットによって発生させられたバーン効果はまた全 体的な強度変動を発生させる。その効果は固有に性質においてランダムであり、 さらに２０％の照明強度の損失を生じさせる。カラー依存性はプロフィールでは なく、バーン振幅にかなり関連している。

ＣＲＴ面上の蛍光物質粒子の寸法および方位の変動による照明強度の変動はシエ イディングおよびバーン損失に比較して比較的小さいが、しかしながらほぼ１％ の強度の変動を示す可能性がある。

汚点は、走査パターンがＣＲＴの蛍光物質表面中の欠陥に遭遇したときに生じる 画素スケールエラーとして呈される。

その影響の振幅は通常深刻であり、１００％までの照明の損失を生じさせる。そ の影響の深刻さのために、管特性は汚点問題を軽減するようになされる。

影１される領域は本質的により拡散的であるが、ＣＲＴ面上の汚れは汚点に類似 した影響を生じさせることができ、広範囲の領域にわたって広がる。もちろん、 汚れは説明された光路に沿った任意の点で生じるが、しかし汚点と同じように１ ００％までの損失を生じさせることが特に深刻な問題である。

図２を参照すると、本発明を内蔵したシステムは照明強度の劣化を生じさせる上 記の影響全てを補正し、手動設定または調節を必要としない自動シェイディング ユニットを提供する。

そのシステムの一般的な方法は別々の補正係数を計算してそれを各カラー成分に 与えることである。これは予１１１１１される画像強度のランダムな変動がある 程度カラー依存性であるために必要である。したがって、図２において図１に示 された走査路回路は全体的に３０で示されており、デジタルｒ、ｇ。

ｂ出力を生成する。これらの出力は、補正されたカラー信号Ｒ，Ｇ、Ｂである出 力ｄｒ、ｅｇ、ｆｂを形成するために個々の補正係数ｄ、ｅ、ｆで各入力を乗算 する乗算器３２に供給される。補正係数ｄ、ｅ、ｆは以下詳細に説明される捕正 ユニット３４によって生成される。

走査のために、ＣＲＴの動作領域はマツプとして表され、その各ポイントは通常 のＸ、Ｙ座標によってアドレス可能である。動作領域はフィルムゲートにより画 像化され、１，０°００ＴＶラインにほぼ等しいディメンションの２乗の正方形 の領域である。座標系は原点（・・・０．・・・０）として動作領域の中心を取 る。

走査分解能は各軸に沿って１４ビツトであり、これは８１９２Ｘ８１９２ビツト グリツド（８Ｋｘ８Ｋ）を生じる。シエイディング、バーン、粒子影響、汚点お よび汚れによる強度変動は本質的にランダムな性質なので、補正係数は開ゲート （フィルムのない）状態で形成された画像領域の蓄積されたマツピングから得ら れることが便利である。

欠陥マツピングに対しては走査分解能と同じ精度は必要とされない。走査分解能 は、必要とされるよりもかなり大きい６４Ｍポイントを有するマツプを生成する ことができる。満足できる結果は１Ｍマツピングポイントを生成する１０ビット 分解能（１０２４Ｘ　１０２４）から得ることができる。このレベルより下の分 解能は、空間的な関係でかなり急速に変動するシエイディング欠陥のバーンおよ び粒子アスペクトに関連した特性を劣化させる可能性がある。

図３において、シエイディングマップが部分的に示されている。走査マツプと同 じ座標系が使用されている（しかし低い分解能である）。ンエイディングマップ の画素は高分解能の走査グリッドの主匝標によって限定されるように便宜的に配 置されている。

図３から各ンエイディングマップ画素は１６ＸＩ６の走査グリッドを含んでいる ことが認められる。したがって、シエイディングマップ座標は走査座標の最後の ４（最少桁）ビットの上部を切り取るだけで走査座標から得られることができる 。

このシステム下において、シェイディングマップにおける画素のアドレスは中心 ではなく左下の走査グリッド点に対応することに留意すべきである。

可変的な幾何学形状の走査パターンは、通常のＸ−Ｙズームおよびパンより複雑 な効果、例えば画像回転および斜め歪み等を生成するために使用される。したが って、走査の方向は一般に図３における実線の走査ラインによって示されるよう に軸に直交しない。

走査ラインは一連の座標点をアドレスする走査制御装置によって生成され、各点 は走査画素４２の中心Ｃを限定する。骨分解能の制限は、共通の方位または画素 一致はないが走査およびマツプ画素が同じ寸法と考えることができることを意味 する。

任意の走査画素に与えられたマツピングシエイディング補正は、その（中心）座 標を包囲するマツプ画素すなわち上部を切られた形態の走査アドレスによってア ドレスされたマツプ画素に対して蓄積されることである。図３から認められるよ うに、はとんどの走査画素は一般に複数のマツプ画素になる。しかしながら、選 択されたマツプ画素は常に走査画素の最大の単一の“領域セグメント”を含む。

１または２つの画素に対するシエイディング値の比較的小さい変化が生じた場合 、隣接したマツプ画素間に値を補間する必要はなく、このアドレス方法は完全に 適している。したがって、図３において走査画素４２１　、４２ｂおよび４２ｃ は示されたシエイデイシグマップ画素の２つのブロックの上部の第１の３つのシ エイディングマップ画素に対して蓄積されたデータにしたがって補正され、一方 別の走査マツプ画素４２ｄに与えられた補正は２行下方の第４のシエイディング マップ画素（画素４４）から得られる。

管面における汚点、および／Ｊ％　ｇ　％ｓ汚れ粒子は異なる問題を生む。走査 ライン幅に関する汚点領域の比較的小さい寸法は、汚点に非常に近接して、また はその直接上を通る走査ラインだけが影響を受けることを意味する。

これらの効果の適切なマツピングはシエイデイングに適合されるよりもかなり高 い分解能、はぼ１４ビット分解能全体を必要とする。示されるように、このよう な分解能は実現不可能である。

この問題は、汚点によって影響された走査座標を包囲する任意のシエイディング マップ画素にフラッグ付けすることによって克服される。図４を参照すると、座 標（・・・００１．・・・００１）を有するンエイディングマップ画素は画素が 汚点を含んでいる走査画素座標を包囲する。したがって、マツプ画素は汚点とし てマークされる。

この技術は最小の汚点でも低い分解能パターンのマツプ画素によって表示される ことを可能にする。走査画素が示されたマツプの１つに含まれた場合、それは以 降説明されるようにシェイディングでなく汚点補正に対して処理される。この簡 単化されたメカニズムの結果は、ある場合において汚点処理が汚点によって実際 に影響を受けていない画素を走査するために行われることである。しかしながら 、ハードスイッチされた“汚点補正オフ“装置は、例えば疑似的な汚点補正が多 数の小さいディーテイルを含む映像を劣化する場合の使用のために設けられてい る。

補正ユニット３４によって提供された補正係数は、走査された画像の各画素用の ビデオデータについて作用される。先に述べられたように、別々の補正係数は欠 陥におけるカラー依存性の影響を中和するように３つのカラーチャンネルのそれ ぞれに対して導出される。その代わりとして、補正係数は通常のビデオ信号の輝 度（Ｙ）および色差（すなわちＲ−ＹおよびＢ−Ｙ）成分に対して得られてもよ い。

シエイディング補正係数は以下のようにして得られる。

走査路の出力におけるＡ−Ｄ変換器２６は００００から３ＦＦＦにスケールされ た１４ビット２進信号（Ｈｓｘ）を提供する。００００は（ピーク）“ブラック ”に対応し、３ＦＦＦはビーク“ホワイト”を表すと仮定される。各走査画素か ら得られたビデオレベルは、 ビテオ出カーＣＦＸビデオ入力 であるように、システムの次の段に送られる前に補正係数（ＣＦ）によって乗算 される。

補正係数は開ゲートを持つビデオ出力から得られ、乗算された、すなわち位置に フィルムがないときに最大可能出力を生じるように計算される。シエイディング マップの各画素はそれ自身の個々に計算されるＣＦを有する。

補正要求は、ＶＯＧＸＣＦ−ＶＭＡＸのように所定の画素に対して定められ、こ こで、 ＶＭＡＸ−最大Ａ−Ｄ出力 ＶＯＧ−ビデオレベル−（開ゲート）；シたがって、補正係数ＣＦ−ＶＭＡＸ／ ＶＯＧ ＶＭＡＸは、加算された適切な利得を持つ各画素に対するピーク値の測定から得 ることができる。

実際に、ＶＯＧは最初に６４個の分離した走査路にわたって得られた各マツプ画 素に対する平均値として計算されるため、一時的な平均化は雑音の影響およびＣ Ｆ上の欠陥を減じる。

個々のサンプルはまた再び平均化するためにマツプ画素の境界内において空間的 に分配され、小さい汚点を採取するために良好な領域カバレージを提供する。明 らかに、雑音スパイクから生じたエラーのある補正係数を使用してビデオ信号を ”補正する”ことは非常に望ましくない。

ＣＦの範囲は、シエイディング補正が通常少なくともＶＭＡＸの３０％に等しい 平均量ゲート出力を生成する画素だけに与えられるように制限されている。この しきい値が得られない場合、画素は汚点であると仮定され、汚点補正が説明され たように行われる。この場合、ＣＦ値は汚点処理がオフに切替えられた場合に使 用するためにさらに計算されるが、しかし３．９９の最大値に留められる。

次に汚点補正が行われる。ビデオ信号が汚点として識別される画素から生じた場 合、乗算補正は行われない。その代わりに最も新しい“汚点のない“ビデオ出力 値が繰り返される。

（ビデオ入力およびＣＦの両者は１００％依存されることができず、画素が汚点 および走査ラインの整列によってどの程度の悪影響を受けるかに依存する）。

汚点は２つの基準のいずれかによって識別される。これらの第１のものはＶＭＡ Ｘの３０％のしきい値である（上記されたように）。第２のものは低い絶対的な 汚点しきい値であり、平均化処理中に画素から得られたＶＯＧの６４の値の任意 のものがしきい値−（ＶＭＢＬＥＭ）値より小さいならば汚点と仮定される。第 ２の分類基準は平均レベル試験を失敗するためあまり全体的に影響を受けない汚 点のエツジ上でシエイディングマップ画素を採取するために必要である。ＶＢＬ ＥＭは、ビデオ信号上の雑音によって与えられる疑似汚点表示を回避するために ３０％しきい値よら下に設定される。

汚点処理メカニズムがオフに切替えられた場合、シエイディング補正係数ＣＦは 再び各画素に与えられる。

図５は、各画素に補正係数ＣＦおよび汚点補正を適用するように入来したビデオ 信号を処理するために必要なノλ−ドウエアを概略的に示す。分離した回路は各 カラーチャンネルまたは各ビデオ信号成分に対して使用される。

入来した走査座標ｘ＋Ｙは、ｄ、ｅまたはｆにおいてビデオ乗算器３２（図２） ｌ：ｌ：１人力を提供する蓄積されたＣＦ値の検索テーブル５０に対するメモリ アドレスとして使用される。

先に述べられたように、ＣＦ値は開ゲート状態で得られる。

検索テーブル５０に対するアドレスは、各画素が正しいＣＦによって乗算される ように走査座標とビデオ画素との間の正しい適合を与えるために遅延装置１ｆ５ ２において遅延される。遅延は図２の走査路３０および補正またはシェイディン グユニット３４を通る伝播時間における差に等しくされる。

検索テーブル５０は２つの出力を有し、出力５４は図２における乗算器３２に対 応し、第２の出力は保持回路５６に対応する。

保持回路５６は汚点が示されたときに乗算器から出力を遮断し、その代わりに最 も新しい汚点のない出力の値で置換する。

検索テーブルの正しい機能は正しく設定されたものに依存する。テーブルは、機 械が最初にオンに切替えられたとき、および所望に応じてその後のその他の時に 種々の間隔で整列されなければならない。整列処理中、補正または自動シエイデ ィングユニット３４は先に説明されたように補正係数を導出するように動作する 。以下、導出に必要な回路を説明する。

整列処理はビデオサンプリングおよび補正係数発生の２つの段を含む。サンプリ ング殿中、ＶＯＧの平均値は各画素に対して得られ、各画素は汚点に対して検査 される。第２の段において、サンプリングから得られたデータに基づいて実際の 補正係数が計算される。この後者の計算は先に示された通りである。

図６はビデオサンプリング回路のブロック図を示す。回路はまたＲ、　Ｇ、　Ｂ 信号の１つに対して個別的に設けられている。その代わりとして、個々の回路は Ｙおよび色差信号に対して設けられることができる。遅延装置５２および検索メ モ、す５０は図５のものと同じである。

入力ビデオがサンプルされているとき、検索テーブルは中間データ値および汚点 値のための一時的な蓄積領域として使用される。テーブルは読取り一修正−書込 みモードで動作される。各画素に対して入来したビデオカメラデータ値は加算器 ５６においてその画素に対する中間合計Ｉｌ−３Ｕと加算される。加算器５６の 結果的な合計出力ＳＵＭは検索テーブルにおいて同じ位置で書込まれる。この処 理は各画素位置において６４回行われる。しかしながら、第１のパス上において Ｉｌ−３Ｕは必然的に強制的にゼロにされる。

動作は以下のように数学的に表される：第１のパス：ＳＵＭ漏０＋ＶＩＮ　（１ ）ここでＶＩＮ（１）−ビデオイン（パスｌ）等次のパス：　ＳＵＭ−１１−５ Ｕ十ＶＩＮ　（ｎ）ここで、ＳＵＭ−Ｉ　ＳＵＭ＋ＶＩＮ（６４）までＩ　ＳＵ Ｍ−ＶＩＮ　（ｎ−１）＋ＶＩＮ　（ｎ−２）＋・・・＋ＶＩＮ（１） したがって、ＳＵＭ−ＶＩＮ　（ａｖ）Ｘ６４汚点ログ装置５８は加算器５６と 並列接続され、単一のサンプル汚点しきい値すなわち先に述べられた第２の汚点 基準に対して各入力値をログ処理する。サンプルがしきい値より小さい場合、Ｂ ＬＥＭＩＳＨ信号が汚点ログ装置５８から出力され、現在の合計を持つ検索テー ブル５０における現在のメモリ位置に蓄積される。合計計真と同様に、第１のパ スのような検索テーブルからの出力は既存の値が無視されるように強制的にゼロ にされる。

後続バスに関して、ＢＬＥＭＩＳＨの蓄積状態（もしあるならば）は読取られて 信号ＰＢ（前の汚点）として汚点ログ装置に戻される。ＰＢが設定された場合、 ＢＬＥＭＩＳＨはＶＩＮと無関係に再度主張される。この機能は、汚点が特定の 画素のどこかに存在している場合に汚点信号が主張されなければならないので必 要である。個々のパスは画素中の異なる点においてＶＩＮを測定するため、全て のパスが汚点を採取するとは限らない。したがって、単一の汚点発生は平均シー ケンスで残りのパスの全てに対して効果的にラッチされる。

図７は、サンプリング処理が完了されると検索テーブルがどのように負荷される かを示す。検索テーブルは、それ自身検索テーブルとしてコード化されるプログ ラム可能な読取り専用メモリＦＲＯＭ６０から得られたＣＦ値により負荷される 。

データはＶＯＧ　（ａｖ）およびＢ　Ｌ　Ｅ　Ｍ　Ｉ　Ｓ　Ｈ信号として出力さ れる。平均量ゲートビデオレベルＶＯＧ　（ａｖ）は、６４の動作による分割に 等しい合計の５つの最少桁ビットの上部を切ることによって６４個の値の蓄積さ れた合計から得られる。

この値はＢＬＥＭＩＳＨからの最後の指示（正の“検出された汚点”または負の “検出された汚点のない“信号のいずれか）と共にＦＲＯＭ６０をアドレスする ために使用される。その後、主検索テーブルに適切な補正係数が蓄積される。

図８はシステム試験装置を提供するために検索テーブル５０がどのように使用さ れるかを示す。

補正データで検索テーブル５０を負荷する代わりに（或はいくつかの場合と同様 に）、補正係数テーブルはビデオ試験パターンを形成するデータにより直接負荷 される。このデータの入力はシステムマイクロプロセッサ（示されていない）に よって制御される。試験パターンは蓄積装置から供給されるか、或はマイクロプ ロセッサから直接アルゴリズムにしたがって生成されてもよい。

そのように負荷された検索メモリにより出力ビデオ信号は、はとんどの場合無視 されるビデオ入力から得られるのではなく走査座標に応答して検索領域から読取 られる。試験装置は２つのモードすなわち低い分解能パターンおよび高い分解能 パターンで動作する。

低分解能モードにおいて、水平パターン変化は第４の画素ごとに制限される。補 正係数ＣＦは検索メモリ５０から除去される必要がないため、通常の動作を再生 する前に試験ランの終りに整列処理全体を反復する必要はない。低い分解能モー ドにおいて、テーブル領域の部分だけが使用され、通常の内容は全て保存される 。高分解能モードにおいて、水平パターン変化は連続した画素ごとに発生する。

要求される検索領域の量は蓄積されたＣＦデータが全て破壊され、通常の動作が 再度実行されることができる前に整列処理全体が再度ランされなければならない ようなものである。

したがって、図７において乗算器５３（図５に示された）は定数×１人力および 検索テーブルからの出力（試験パターン）で負荷される。したがって、乗算器の 出力は１で乗算された試験パターンである。

実際に、図５乃至図８に関して別々に説明され示された素子は単一の処理板上で 結合され、各カラー信号ＲＳＧおよびＢに対してこのような板が１つ存在してい る。全体的な構造は図９に示されている。前に述べられた素子をさらに説明する 必要はない。しかしながら、リフレッシュカウンタ７０、パスインターフェイス ７２およびエラーコレクタ７４は説明されていないことに留意すべきである。リ フレッシュカウンタおよびエラーコレクタは、この実施例ではダイナミックＲＡ Ｍで構成されているＣＦメモリに蓄積されたデータの一体性を純粋に維持するた めに必要である。

ラック制御パスとの通信は、メモリ領域およびシステム制御装置７６の動作レジ スタとの間のデータ転送を行わせるパスインターフェイスブロックによって処理 される。図９において便宜上単独で示されたシステム制御装置７６は主に動作中 のＣＦメモリとの間のデータの補正シーケンスと関連している。

図９から共通データバス７８および８０は、検索メモリ５０とインターフェイス ７２、エラーカウンタ７４、補正ＦＲＯＭ６０、汚点ログ装置５８、加算器５６ および乗算器５３との間のデータ入力およびデータ出力通信のために使用される ことが認められる。

図５乃至図９において走査座標データは遅延装置５０を通過して示されている。

このブロックは走査インターフェイスとも呼ばれ、実際に簡単な遅延ラインより もかなり複雑であり、図１０において概略的な形態で示されている。

２０ビツト座標並びに関連するクロックおよびブランキング信号を含んでいる入 力信号は以下の通りである：５ＣＡＮ　ＣＬＫ　（８１）　連続的な画素速度（ ６２５ラインに対して１８．３７５Ｍ　Ｈｚ、５２５ラインに対して１８．３７ ７６　！ｖｌＨｚ、）の走査座標クロック信号。公称的に２乗の形態。

ＬＩＮＥ　ＢＬＡＮＫＩＮＧ（８２）　フィールドタイミングに無関係に維持さ れる連続的なラインブランキング波形。

“ＬＢ”　とも呼ばれる。

ＢＬＡＮＫ　（８４）　複合的なラインおよびフィールドビデオブランキング。

ＦＩＥＬＤ　５ＴＡＲＴ（８８）　ビデオフィールドのスタートを示すＬＢ中の 単一パルス。“ＦＳ”とも呼ばれる。

図１１において、第１の信号は走査座標データ流と共に概略的な形態で示されて いる。ラインブランキング信号ＬＢは、シエイディングユニットのメモリリフレ ッシュ処理を維持するためにフィールドブランキング中活動的であることに留意 すべきである。シ工イディーング板のビデオ出力の実際のブランキングは、複合 信号Ｂ　Ｌ　Ａ　Ｎ　Ｋを使用して行われる。

先に述べられた整列処理中、走査パターンはフィールドブランキング期間がライ ンブランキング期間と同じ長さであるように圧縮される。この場合、ＬＢおよび Ｂ　Ｌ　Ａ　Ｎ　Ｋは同じである。これはフィールドスタートパルス８８の位置 も示す図１２に示されている。

走査信号は全て別のラックからのＥＣＬ微分形態で受信される。それらは通常の シングルエンドＴＴＬフォーマットに変換され、パルスストレッチャ９２および エツジクロックレジスタ９４から駆動された透過ラッチ９０の一連の組合せによ って５ＣＡＮ　ＣＬＯＣＫに関してデスキュウ（ｄｒ−ｓｋｃｗ　）される。こ れは同期データのクリーンな流れを提供する。

残念ながら、これらの信号は別のラックから発生するため、シエイディングユニ ットにより使用される５ＣＡＮ　ＣＬＯＣＫとＳ　Ｙ　Ｓ　Ｔ　Ｅ　Ｍ　ＣＬ　 ＯＣＫとの間に保証された位相関係は存在しない。あるクロックから他のものへ のデータ同期の変化は、Ｓ　ＣＡ　Ｎ　ＣＬ　ＯＣＫの遅延された形態から駆動 される中間レジスタ９８を介して行われる。ブロック９６として示された遅延装 置は（少なくとも最初に）調節可能に構成されているため、どの程度の位相オフ セットでも適合可能である。

システムクロックによって駆動される可変的な深さのパイプライン段７８は２つ のグループに走査信号を分割し、回路の残りにそれらを出力する。全座標アドレ スはメモリブロックに接続する主アドレスバス４こ３状態可能な出力を介して供 給される。第２の永久的な出力は、主アドレス出力から２サイクル進めてシエイ ディング制御装置にブランキング信号および（水平）座標アドレスの４つの最少 桁ビットを送る。これは、関連した座標がメモリの入力で関連したアドレスとし て表れる前に制御装置時間に情報を処理させるためである。

パイプラインの全体的な深さは、メモリから読取られたＣＦがそれに供給された データと同時にビデオ乗算器に達するように、ビデオデータ流より十分に先行し てメモリへのアドレス入力を維持することにより達成される上記の走査路の伝播 遅延を取消すように走査制御装置中の類似したパイプラインと共に設定される。

バーンに影響を与える係数の１つは、それらがシャープなバーンエツジを生成す るためＣＲＴ波形上の速いエツジであることが実現されている。シエイディング コレクタを助けるために、バーン損傷はバーンエツジを拡散するためにＣＲＴブ ランキング波形のゆっくりしたエツジによって、或はブランキングエツジ時間で 走査波形を加速することによって減少されることができる。スポットは強度を減 少するためにブランキングエツジ時間で発散されることができる。しかしながら 、ブランキングエツジに近いブランクされていない領域内での余分なバーン動作 を避けるために注意が払われなければならない。図１１および図１２に示された 信号は純粋に概略的である。実際に、ブランキング波形のエツジはいくつかのク ロックサイクルにわたって広げられる。これらの技術の組合せが使用されてもよ い。

検索メモリは以降ブロックメモリ５０として考えられる。図９に関して、メモリ は適切なリフレッシュおよびエラー補正回路を備えたダイナミックＲＡＭによっ て構成されることが述べられた。以下、図１３乃至図１５を参照してメモリをさ らに詳細に説明する。

補正係数メモリの設計は、要求される蓄積量、データ幅およびメモリサイクル時 間の３つの基本パラメータの関数である。最少の蓄積量はもちろん１マップエン トリイ当り１つの位置であり、シエイディングマップ分解能に対応したＩ　Ｍデ ィープＲＡＭ領域の完全な有効性を都合良く提供する。

データ幅は、使用される補正係数の範囲および維持されるビット分解能によって 決定される。最大の３０九の低さに開ゲート強度を補正することはｌ、００乃至 ３．３３のＣＦ範囲を必要とする。ビデオ入力を１に正規化するため、！６ビツ トの補正係数はビデオ入力の全ビットからの情報を保存するために必要である。

これは、汚点が位置されたときに使用されるものである３、９９（ＩＬＳＢより 小さい４）に拡大する実際の範囲を許容する。したがって、メモリ領域は１６ビ ツトのデータ幅プラスパリティ用の付加的な（第１７の）ビットを提供するよう に構成される。

汚点データの蓄積は分離して行われない。その代りとして、汚点表示は補正係数 にコード化される。ＣＦの限定された範囲は、２つの最大桁ビットが有効補正係 数（１より小さいものはない）に対してＯＯにならないことを意味する。これら ２つのビットは汚点コーディシグの手段として使用されることができる。ある位 置が汚点であると判定された場合、補正係数中の一連のビットはＬＳ端に２つの ＭＳＢを移動するように変更され、ＭＳにおける最初の２ビツトは００に設定さ れる。

したがって、通常動作したとき、０（ｌとして読取られたＣＦは全て無視され、 汚点作用が初期化される。汚点処理がオフに切替えられた場合、２つの分解能の ビットはこの場合失われるが、ＣＦはＭＳおよびＬＳビット対を反転することに よって再構成されることができる。

整列中の一時的なデータ蓄積のためにもっと広いメモリ領域が必要とされる。特 に、サンプリング処理中に６４個の１４ビツトビデオレベルを合計することは、 ＬＳＢからの情報を保存するために２０ビツトのデータ幅を必要とする。この余 分な幅は比較的短い整列期間中だけ必要とされるため、それは全領域を２０ビツ トに拡大するのではなく通常の１６ビットメモリの一時的な再構成によって行わ れる。

この領域における主な問題は、データがメモリから読取られなければならない速 度である。１８．３７５Ｍ　Ｈｚのサンプル速度を有するビデオデータの流れを 維持するために、５４ｎｓごとに新しいＣＦを読取る必要がある。さらに、実際 の発生において使用される予測不可能な走査シーケンスはＣＦ蓄積装置へのアク セスが本当にランダムでなければならないことを意味する。したがって、各ＣＦ は個々のディスクリートなアクセスサイクルで読取られなければならない。した がって、これは、伝播遅延等を許容するメモリ領域の実効的なアクセス時間が５ ４ｎｓより小さくなければならないことを示す。

簡単な単一ブロックメモリにおいてこの特性のオーダーを実現することは高速静 止ＲＡＭを使用してのみ可能である。

残念ながら、これらはここで必要とされる量では許容できない程高価である。こ の問題は低速メモリの複製領域を使用し、所望の全体的なデータ速度を実現する ように異なるタイミング位相でそれらをアクセスすることによって克服されるこ とができる。このような構造は図１３に示されている。

図１３は、４面メモリ配列メモリＡ、Ｂ、Ｃ，Ｄを使用する基本概念を示す。入 来したデータ要求（アドレス）は異なるメモリ面に反復するＡ−Ｂ−Ｃ−Ｄのシ ーケンスで導かれる。

出力データはデータアクセスに期間を与えた後、各平面から同様にして順次導出 される。個々のメモリ面は要求速度の１／４でアドレスされる。すなわち有効な アクセスサイクルはデータサイクルの４倍である。

低速装置のこのような構造においてさえ、静止ＲＡ　Ｍは費用および、またはバ ッキング密度に関して満足させることができない（低速の静止ＲＡＭは低密度、 大型バッキング形態でのみ安価である）。ダイナミックＲＡＭはそれよりすらと 安価であるが、しかしそのランダムアクセスサイクル時間が典型的に通常引用さ れる“アドレス”アクセス時間の３倍であるという問題を有する。先に述べられ たように、本発明のシステムは走査波形位置とシエイディングマップとの間の不 確かで変化する関係のために完全にランダムなアドレスシーケンスに依存する。

しかしながら、提案された４面システムにおいて所望の特性を提供する８０ｎｓ 装置が存在することが認められている。

図１４は１色に対して４つの平行な平面Ａ、Ｂ、ＣおよびＤにおけるメモリの配 置だけを示す。各平面は同一であり、ラッチされたアドレス入力１０２を備えた １７個のＩＭＸＩＤＲＡＭｌｏｏを含む。全体において、ビデオ信号の各成分に １つづつの３つの同じ回路板が設けられている。ダイナミックＲＡＭは、アドレ スピンの１組上で別々の行および列アドレス入力を有する正方形の行列マトリク スとしてアドレスされる。

これはビンの数、したがってパッケージ寸法を減少させる。

（ここにおいて、２０ビツトアドレスを入力するために１０個のアドレスビンだ けが必要である）。しかしながら、外部マルチブレクス構造は、全幅アドレスバ スから動作したときに必要とされる。この場合において、アドレスマルチプレク ス機能は分離した出カニネーブル（ＯＥ）を持つ２つの部分に分割されるアドレ スラッチによって行われる。

４面の全てが単一アドレスバスに接続され、一方別の信号は全て各面に対して固 有である。したがって、４つのアドレスクロック、４つのＲＡＳ信号等が存在す る。データサイクルは種々の制御信号の適切なシーケンスによって異なるメモリ 面を介して送られる。

個々のメモリ面からのデータは、図１５に示されたラッチ１０４乃至１１０の配 列によって結合されてＣＦの連続した流れにされる。各ラッチはそれ自身のメモ リ面からデータを受けるように順次エネーブル（Ｅ　Ｎ）され、次に通常１つの データサイクルに対してのみ結合されたバスを駆動するようにオンに切替えられ る。（このタイミング制限はバスインターフェイスを介して低速度読取りを実行 したとき適合しない）。ＣＦデータは、別のラッチによってクロックされる前に 有効なパリティに対して検査される。パリティエラーの場合、ラッチはディスエ ーブルされて、先行した（有効な）ＣＦが再使用させられる。

このエラー処理機構はラン時のみに使用され、故障は自動的に機能し、それ自身 全てのエラーを検出して処理する主エラーコレクタにフラッグを付けない。

ラッチ１０４乃至１１０の出力は、デコーディング回路１１２を通じて最初に得 られるＬＳおよびＭＳビット対を除いてビデオ乗算器３２（図２）の１人力に直 接供給される。これは、それが使用された場合に汚点処理機能を行い、汚点コー ドが検出された（図５におけるブロック５４に対応して）ときに乗算器に保持信 号を出力する。それはまたその出力ラインを直接適切な状態にし、一方間時にラ ッチ出力をゼロにさせることによつてビデオブランキングだけでなく　１時間１ ″および。

“時間０′機能を強制的に行わせる。

・ダイナミックＲＡＭの特徴は、それらがアルファ粒子の衝撃によって発生させ られたソフトエラーにさらされることである。引用されたエラー速度は典型的に １０００時間当り０．Ｏ１％程度であるが、もっとも最近の装置はこれよりかな り良好に動作することができる。（エラー速度データは容易に利用することがで きない）。このエラー速度は、内容を検討されるまであまり重視されない。− 各メモリ面における動作領域（パリティを無視する）は１ＭＸ１６すなわち１６ ．７７７、２１６ビツトである。したがって、４面では合計で６７、１０８．８ ６４ビツトである。この多数のビットに適用されたとき、１０００時間当り０， ０１％は９分ごとの平均でメモリ中のどこかにおける１ビツトのエラーの発生に 等しい。このようなエラーはランダムに分配され、ＣＦの大きい方の桁のビット の１つで容易に発生し、表示された画像において可視的な欠点を生成する。装置 は通常長時間にわたって動作されるため、このようなエラーに対する機会は累算 され、画像劣化を高める。

メモリに適用された多面構造は、ここではビデオ画像を中断させないようにライ ンブランキング期間中に導入される通常のダイナミックメモリフレッシュ過程の 一部分としてデータエラーを補正する容易な手段を提供するという利点を有す要 求される５１２個のりフレッシニアドレスをサイクル化する単一のＲＡＳ専用フ レッシュ機構の代わりに、リフレッシュはメモリに蓄積された全てのデータを連 続的に再度書込む補正されたフレッシュデータは図１６に示された面Ａ、Ｂおよ びＣから読取られたデータのビット方式多数決を取ることによって生成される。

これは４面全てに書込まれる。単一面メモリ用の補正機構とは異なり、付加的な エラーコーディングビットに対してメモリのオーバーヘッドは不要である。

結合されたリフレッシュおよびエラー補正のこのような過程はエラー洗濯（ｓｃ ｒｕｂｂｉｎｇ　）と呼ばれる。全てのメモリ位置を個々に洗濯することが必要 である。洗濯サイクル全体は、サブセットの洗濯サイクルとして依然として存在 している通常の５１２アドレスフレツシユサイクルよりかなり長い時間を要する 。ラインブランキング期間へのリフレッシュアクセスを制限することは、７つの 位置が各ライン期間中にリフレッシュされることを可能にする。２１１ｃＨｚの 通常のライン周波数において、リフレッシュは３．４８０１ｓで実現され、全洗 濯サイクルは７．１秒で終了される。エラーが洗濯される前にそれらが故障（ｇ ｌｉｌｃｈ）として現れる可能性をなくするために、図１５を参照して説明され たパリティ機構が先行するエラーのないＣＦを繰返すことによって洗濯されない エラーを一時的に無効にするために使用される。最小の走査速度でさえ、マツプ されたＣＦは約１１秒以上の間パリティ回路からの補正動作によって影響されな い。

劣化されたＣＦはビデオ画像中において永久的な画素エラーを後続的に生成する ため、整列中にエラーが導入されｔよいことが特に重要である。３面構造が使用 され、データは面Ａ。

ＢおよびＣに同時に書込まれ、それぞれ面りの１／３を使用して幅が拡大される 。中間データが加算器および汚点ログ装置或は補正係数発生器に供給されるとき 、これはエラーコレクタを介して行われ、その１出力はこれらの段の入力に永久 的に送られる。

図９に示されたシステム制御装置７６はＣＦ蓄積装置５０との間のデータの全伝 送の全制御を保存する。それはまたビデオ処理段の動作に影響を与える信号を発 生する。制御装置の主要な機能は本発明に適切ではないが、整列位相中１と制御 装置がどのように動作するかを考慮することが望ましい。

図１７は、システム制御装置の動作を示すフローチャートである。

制御装置はラン（正常動作）、バスアクセス（ビデオ処理が保留されている期間 中に主メモリ領域へのシステムバスアクセスを許容するために）、リセット（パ ワーアップ後の入力または強制されたリセット）、および整列モードの４つのモ ードで動作することができる。図１７の個々のセクションを結合する矢印から決 定されることができるように、モードスイッチングは制限される。リセットモー ドにおいて、システムは整列（シエイディングマップ形成）またはバスアクセス モード１５０　、１５２のいずれかに移動することができる。整列モーＦ１５０ から制ａ装置はバスアクセスモード１５２またはランモード１５６のいずれかに 移動されることができ、バスアクセスモードからは整列およびランモードに入る ことだけかできる。ランモードから整列またはバスアクセスモードのいずれかへ 入ることができる。リセットモード１５４は“ハード”要求によって入ることが できる。

整列モードにおいて、自己調整処理強度はＣＲＴの面をマツプし、ＣＦメモリ５ ０において結合された補正係数／汚点マツプを生成し、これは既に説明された整 列動作である。初期化（開ゲートによる）の他（二、ただ１つの外部要求は走査 側ｇｆＪ装置がＣＲＴの全領域を連続的に走査するようにスイッチされなければ ならないことである。

図１８は先に示された整列シーケンスをブロック形態で示し、第１のサンプリン グバス１１４　、サンプルが既存のテセータ１１６と合計される６３個の別のバ ス、およびＣＦが生成される最後のバスＪＩｇの３つの基本的な機能がある。こ れらのブロックに対応する図１７のフローチャートの領域はその図面上に示され ている。

整列は全速でランする走査パターンすなわち５４ｎｓごとに新しい画素アドレス で行われる。これは、経験されたアフタグロウ効果が通常の動作中にこれらを表 すことを確実にすることが必要である。アフタグロウ効果が走査速度に依存して いるため、低速時間の走査は結果的に使用できないシエイディングマップになる 。残念ながら、各画素に対するデータ処理は、５４ｎｓサイクル時間より長い時 間を要する。加算器だけは結果を生成するために２サイクルを必要とし、メモリ 面はその処理をかなり緩慢にする読取り修正書込みモードで並列に使用される。

この問題を考慮するために、各整列バスは直列の１６個のサブバスで行われ、各 サブパスは１つの完全なビデオフィールニド上〜に・広げられる。画素は１６か ら１つのベースでサンプルされ、したがりて連続したサンプル間の１５個のクロ ックサイクルに種々のデータ伝送および加算を実行させる。

この処理は図１９に示されている。　・この段において、サブバスカウンタの出 力において比較器が使用される。画素はそのアドレスの４つの最少桁ビットがサ ブパスカウンタの現在の値と一致した場合にのみサンプルされ、バスの１６個の フィールドにわたって０（第１のサブパス）から１５までサイクルする。したが って、１６個のサブパスの全てが終了された後、走査パターン中の全ての画素位 置はただ１度だけサンプルされる。

１１４によって示された鎖線により包囲された図１７の領域を再度参照すると、 整列モードを入力したときにフィールド信号（ＦＳ）のスタートが遭遇するまで 動作は行われず（ＷＡＩＴ）、遭遇すると第１のバスがスタートされる。この遅 延はメモリリフレッシュと重複するが、しかし発生されるような任意のデータ損 失はＲＡＭ内容全体が適当に再限定されているため重要ではない。バスおよびサ ブパスカウンタはゼロに設定されているため、比較回路は第０の画素ごとにアド レス整合を行う（ＭＡＴＣＨ）。ラインブランキング（Ｌ、Ｂ）が終了すると直 ぐに、画素サンプリングが始まる。この処理は各ラインの終りに中断され、一方 多数のリフレッシュサイクルはブランキング期間中に実行される。ステップ１６ ０の５ＣＲＵＢにおいて、３つのメモリ面は並列に動作し、第４のものはそれら の間で分割される。補正洗濯はこの時点で実行ラインブランキング中にＦＳパル スが検出されるまで、その他の変化は生じない。これは、１っさの完全なフィー ルドが処理され、次のものが始まろうとしていることを示す。サブバスカウンタ は次の画素をサンプルするようにインクレメントされ、処理全体が反復される。

１６個のサブバス全てが完了されたとき、このバスは終了し、次の整列段（ＢＯ Ｘ　１１６）へ制御が移る。

合計バス中の流動制御は、処理が再開される前に各バスの最後においてバスカウ ンタがインクレメントされることを除いて最初のバスと基本的に同じである。こ の段から出るのはその終端値に達するバスカウンタによって決定される。

最終バス１１８は同様にして他のものに進む。ここにおける“変換”ステップ＋ ６２は合計されたビデオデータのＣＦ値への変換を示す。重要な点はリフレッシ ュフォーマットにおける変化である。ここでは３つの平行面だけが洗濯され、別 の面りはデータを再度書き込まずにリフレッシュされる。これはこのバス中に面 りの処理が分離された３層から通常の単一面に徐々に変化されるため、すなわち 原データがＣＦに変換されるためである。洗濯が前のように面りに適用されたな らば、洗濯された任意のＣＦ値が劣化される。

最後のバスが終了されると、その処理はその他の場所に進むように命令されるま で“待ち”状態になる。リフレッシαはラインブランキング信号によって初期化 されるように連続し、４面全てが並列に洗濯されるため、ＣＦ変換が終了し、面 りの内容全体が単一面フォーマットになる。

バスアクセスモード１５２はシステムバスを主メモリ領域にアクセスさせ、ビデ オ処理はこのモードにおいて保留される。

制御装置は待機し、伝送要求の処理、読取りおよび書込みを行い、データ伝送は バスインターフェイスにおける中間レジスタを介して２段で処理される。メモリ リフレッシュは連続しくステップ１７０．１７２．１７４）、正確なリフレッシ ュ動作は現在のランモードに依存する。

メモリ面の間におけるデータ伝送の分配はバンク選択レジスタ１７６　、　１７ ８によって制御される。これらのレジスタは分離した読取りおよび書込み選択機 能を提供する。データは任意の１メモリ面から読取られ、書込み動作は単一面、 面Ａ。

ＢおよびＣに対して（１８０で）、または全ての面に対して（１８２で）行われ ることができる。

ランモード＋５６は、高分解能試験１８４、低分解能試験１８６および通常ビデ オ処理１８８の３つの動作状態を有する。

低分解能モードはその試験パターンを蓄積するために１つのメモリ面だけを使用 するため、他の３つの面はそれらの元のデータを蓄積する。この状態は３つの面 を洗濯し、１面を分離して処理することによってリフレッシュに維持される。

３つのランモード間の転移は通常バスアクセスまたは整列モードを介して行われ る。

図２０および図２１は図９に関して説明された汚点検出および隠蔽技術がどのよ うにして修正されるかを示す。

この技術は満足できるように作用するが、２つの重大な欠点を有することが認め られる。第１に、汚点のエツジ付近のサンプルは、その領域における平均シエイ ディング値より高いか、または低いシエイディング値を有する傾向がある。この 差は汚点周囲で現れる影響を受け、汚点エツジの限定を困難にするためである。

ハロー効果は、領域の平均シェイディング値を表さない置換データが汚点領域中 に存在するため、汚点が部分的にのみ隠蔽されることである。第２に、小さい汚 点は信号が少云だけ減少されるため検出され難い。その量はシエイディングおよ びバーンエラーに匹敵し、したがって小さい汚点は不正確に解釈される。

修正されたシステムは、補正信号メモリの内容の後処理によってこれらの２つの 欠点を克服する。

メモリ内容は連続したサンプルを比較するマイクロプロセッサによって読取られ る。２つの連続したサンプルが予め定められたしきい値以上異なる場合、両サン プルは汚点を持つものとしてフラッグを付けられる。元のレベル依存しきい値は また維持される。したがって、１つのサンプルが実際の汚点を表した場合、ハロ ーを表すそのサンプルおよび隣接したサンプルの両者は汚点を持つものとしてフ ラッグを付けられる。

フラッグを付けられた領域は最初の実施例に関して拡大される。これは図２０お よび図２１によって示されている。最初の実施例による汚点のフラッグ付けを示 す図２０において、汚点フラッグパルスの幅は信号！２２が汚点しきい値レベル １２４°より下に落ちる期間に等しい。したがって、破線１２６および１２８は 所望の汚点のない信号、補正汚点１３０および小さい汚点１３２を示す。しかし ながら、破線１３４はしきい値より下の汚点を持つ領域に隣接したサンプルの値 が汚点のない値よりもかなり低いために行われた補正だけを示す。汚点がかなり 急峻ならば、それは汚点のいずれかの側の信号におけるビーク１３６および１３ ８によって示合れた汚点付近のハローを表しているので、隣接したサンプルは不 正確である。

説明された後処理方法により得られた修正された汚点信号は図２１（ｂ）に示さ れている。先に述べられたように、その方法はシエイディングレベルしきい値で はなくしきい値の変化速度を使用する。これは隣接したシエイディング値の比較 がしきい値よりも大きい差を生じたとき、汚点付近のハローおよび汚点自身の両 者が汚点を有するものとしてフラッグを付けられていることを意味する。さらに 、汚点の“深さ°すなわちその最低のシエイディング値は、その方法が汚点の壁 の傾斜によって汚点を有する領域を良好に識別するので重要ではない。これは、 図２０（ａ）および図２１（ａ）の汚点１３２のような小さい汚点が補正される ことを意味する。

実際に汚点フラッグは、実際の汚点より広い２つのサンプルである。上述のよう に、２つのサンプルがしきい値より大きい量だけ異なっている場合、両者は汚点 を有するものとしてフラッグを付けられる。これは、汚点の前端および後端にお いて最後の汚点のないサンプルおよび最初の汚点を持つサンプルがフラッグを付 けられたことを意味する。したがちて、汚点フラッグは汚点よりも各端部で広い １つのサンプルである。これは、汚点フラッグに隣接したサンプルが常に汚点が ないため、図２１（ａ）における破線１４０および１４２で示された汚点を持つ 補正信号が隠蔽され、はとんど図２０（ａ）の汚点のない信号１２６および１２ ８と同じである。

図２０および図２１の論議から、最初に述べられた欠点は汚点領域が広くされた め回避されることが理解されるであろう。

第２の欠点はまた使用される比較が汚点のエツジを効果的に検出するので回避さ れることができる。これは、しきい値が非常に低く設定されることを意味し、良 好な識別が汚点とバーンまたはシエイディング欠陥との間で行なわれることを可 能にする。

修正を行うために、マイクロプロセッサはシエイディングメモリの小さい領域を 読取り、水平方向に隣接した画素を比較し、任意の汚点の位置をＶ積する。読取 り・修正・書込み動作はシエイディングメモリ内容に汚点フラッグを付加するた めに汚点を持つ位置上で行われる。もちろん、垂直方向の隣接した画素も比較さ れることができる。しかしながら、これは整列動作中にさらに２倍の処理を必要 とする。

説明された汚点の検出および隠蔽の両技術はテレシネシステムにおいて一緒に使 用されることができることを理解すべきである。

別の修正において、シエイディング補正マツプは広範囲の特別な効果を生成する ために使用されてもよい。これらの効果はそれ自身知られているものであるが、 現在までのところではその効果を生成するために特別のデジモル画像装実装置を 使用する必要がある。この修正は、効果がシエイディング補正回路したがってテ レシネ装置によって生成されることを可能にする。

修正の第１の観点において、シエイディング補正回路はテレシネ画像信号の輝度 において予め定められた空間変動を与えるように使用されることができる。これ はシエイディング補正メモリ５０（ＭＪえば図６）に補正係数の代わりとして、 またはそれに加えて予め定められた輝度マツプを負荷することによって実現され る。出力ビデオデータＶＩＤＥＯＯＵＴは入力データＶＩＤＥＯＩＮと補正係数 メモリの内容との積であり、出力ビデオは輝度マツプによって修正された信号で ある。例として、シエイディングメモリは画像の中心を中心とする楕円の利得全 体を表し、画像のエツジに向かって利得を徐々に減少するデータにより負荷され る。生成される効果は光学的模様に類似している。任意の所望の輝度効果は、所 望の輝度マツプにより補正係数メモリを負荷することによって簡単に生成される ことができる。

さらに、画像の部分はこれらの部分の利得をゼロに減じることによって完全にマ スクされてもよい。

輝度マツプは検索テーブルに蓄積されるか、或はアルゴリズムによって発生され るかのいずれかであり、マイクロプロセッサを介して補正係数メモリ５０に負荷 される。

輝度係数は特別な効果を生成するために使用されるだけでなく、フィルム中の欠 点を補償するために使用されることができる。フィルムの感度がフィルムの幅に わたって変化し、フィルムの異なるバッチが異なる特性を呈することは一般的に 知られていることである。フィルムの所定のバッチの特性を予め定めることによ って、所定の補正曲線、例えば傾斜または放物線に対応した１組の輝度係数を得 ることができる。

この曲線はテレシネ装置にクリアフィルムを挿入し、フィルムのないフィルム状 態とこの状態における特性の差を比較することによって得られることができる。

フィルム状態を補償するために、選択された輝度係数は走査しているマツプの各 画素に全体的な補償係数を提供するように蓄積された補正係数と乗算される。こ れらの補償係数は先に示されたようにビデオデータの各画素に与えられる。

カラー効果はまた、赤、青および緑の各チャンネルに対して１つづつ、３つの分 離した紐の補正係数が３つの異なるメモリにおいて発生させられるように生成さ れることが理解されるであろう。

図２２および図２３はカラー効果がどのように生成されるかを示し、上記された 輝度効果がどのようにして生成されるかを表す。

図２２の（ａ）はこの場合ブツシュボタン電話機の走査されるべき画像を示し、 図２２の（ｂ）はカラー混合によって発生させられる最後の効果を示す。この効 果は非常に簡単であるが、単に説明のためのものである。所望ならば、ずっと複 雑な効果が生成されてもよい。図２２の（ｂ）において、画像は象限に分割され 、左上の象限はシェイドされた赤、左下は黄色、右下は緑および右上はブランク である。

象限の情報は図２３の（ａ）、（ｂ）および（Ｃ）に示された個々のＲ，ＧＳＢ シエイディングマップから理解されることができる。図２３のＣａ’）は赤信号 に対するシエイディングマップを示す。プロセッサは、画像の左側が最大出力を 有し、右側がゼロ出力を有するようにＲ信号に対する補正マツプを負荷する。同 様にして、図２３（ｂ）において補正係数マツプはマツプの下半分が最大の繰出 力であり、上半分がゼロ出力であるように負荷される。青信号に対する補正係数 マツプは、青信号を抑制する全てのメモリ位置に対してゼロにより負荷される。

３つのシエイディングマップは図２２の（ｂ）の着色された表示画像を与えるよ うに重ねられる。左下の象限において、半分の赤および緑は黄色象限を形成する ように重ねられる。

右上の象限において、補正係数マツプは、表示された画像の右上の象限がブラン クであるように３つの場合の全てに対してゼロにより負荷される。

先に示された輝度効果は、ＲＧＢ回路板の各メモリに輝度マツプを負荷すること によって生成されることができることが理解されるであろう。したがって、例え ば図２３の（ａ）のパターンが３つの全補正係数メモリに負荷された場合、結果 的に得られた画像は画像の左側で最大輝度であり、画像の右側で最小輝度である 。

輝度変調映像はもちろん補正されない。シェイディングコレクタの機能を保存す るために、補正係数は各位置、したがって修正されたその位置における値および メモリ位置に戻された補正係数から読取られなければならない。

輝度効果は生成および除去するのに大量の処理時間を要することが理解されるで あろう。

これを補償するために、ゆっくり付加され、要求されたときに動作に切替えられ ることができる付加的なシエイディングメモリ５０が内蔵されている。

修正の第２の観点において、フィルム画像は修正されるか、または別の画像と混 合される。最初に示されたような方法における補正係数は、開ゲート（フィルム なしの）状態でテレシネ装置により得られることが想起されるであろう。画像を 混合するために、混合されるべき映像はシエイディング整列中にテレシネフィル ムに導入される。この結果、獲得されてメモリ５０に蓄積された補正係数がシエ イディング補正係数とフィルムゲート中の画像の逆数との積である。

その代わりとして、画像は各位置に対する既存の補正係数がメモリ５０から最初 に読取られ、その位置において映像画像によって乗算され、その積がシエイディ ングメモリ５０に戻されるようにシエイディング補正作業を変更することによっ て混合される。したがりて、蓄積された映像画像および補正係数はそれが補正係 数だけでなくテレシネ装置によって走査された後続的なフィルムを変調するこの 積であるような結果をもたらす。

シエイディングメモリに画像を負荷する第３の方法は、デジタル画像蓄積装置ま たは他の画像ソースからメモリデータに直接伝送することである。このデータは 既存の補正係数を使用して修正される。

画像または効果が説明された修正の任意のものを使用してシエイディングメモリ ５０中に蓄積されると、それはマイクロプロセッサ制御システムを使用するグラ フィックタブレットまたは他の適切な装置からの相互作用制御によって変更また は校正され得る。

画像の一部分は先に述べられた領域に対してゼロに利得を減少することによって マスクまたはブランクされてもよいが、異なる方法が便宜上好ましい。この方法 は、ビデオ信号がブランクを所望される領域に対してオフに切替えられるように ブランキング信号基準点を変更することを含む。

図２４は発生させることのできる別の効果を示す。走査発生回路は、水平および 垂直の走査位置全体に対してデジタルアドレスを生成する。これらのアドレスは ブランキング信号発生器によって４つの基準数の対ＲＩ　ＳＲ２、Ｒ３、Ｒ４° （図２４の（ａ））と比較される。基準数は映像の左上、右および左下、右の位 置に対応する。映像がこれらの限界を越えたときには必ず、ビデオ信号をオフに 切替えるようにビデオ増幅器に供給されるブランキング信号が生成される。その 後基準数を修正することによって効果がブランキング信号に与えられる。例えば 左基準数へのオフセットの付加は、オフセットの程度に応じて左または右４ニブ ランキングエツジを移動する。

左基準数への垂直アドレスの一部分の付加は一側に左エツジを傾斜させる。湾曲 または不規則的な効果は、検索テーブルを使用して基準数に供給されたデータを 修正することによってブランキングエツジに与えられることができる。

したがって、図２４の（ｂ）において、左側のブランキングエツジは、Ｒ１およ びＲ３がそれらの図２４の（ａ）の位置の右に移動されるように水平基準数を増 加することによってオフセットされる。Ｒ３およびＲ４の垂直数は増加され、下 方のブランキングエツジを上昇させる。その結果、図２４の（ｂ）に示されたよ うにブランキングエツジをオフセットされ、画像の左側および下部の大部分が抑 制されている画像が表示される。

図２４の（Ｃ）は左基準数に垂直アドレスの一部を付加した効果を示す。これは 左ブランキングエツジを一側に対して傾斜させる。図２４の（Ｃ）において、左 ブランキング基準数もまた増加されており、Ｒ１を右に少しシフトさせる。

上記された任意の効果は、適切なテレシネプレプログラマーによつてプログラム され得ることが理解されるべきである。

この説明はフライングスポットテレシネ装置に関連して与えられているが、本発 明は全ての観点においてテレシネ装置がフィルムライターとして使用される状況 に適応可能であることが理解されるべきである。すなわち、露出されないフィル ムがフィルムゲート中に導入された場合、ビデオ信号はフィルムに書込むために フライングスポットを変調するためにそれぞれ使用されるＲ、ＧＳＨの３つの分 離した成分に分割される。

Ｆｌｏ、５ Ｆｔｃｙ、２０ Ｆｔａ、２７ 必、、子、ｌＬ 補正書の翻訳文提出書（特許法第１８４条の８）靭３年６Ａ２４Ｂ唾へ

Claims (1)

1. 【特許請求の範囲】 （１）走査信号が各走査ラインの端部にラインブランキング波形を含んでいるフ ライングスポットテレシネ装置の陰極線管の面上のバーンを制御する方法におい て、各ラインの端部においてスクリーン上のスポットの強度および／または滞在 時間を減少させることを特徴とする方法。 （２）さらに各フィールドまたはフレームの端部においてスクリーン上のスポッ トの強度および／または滞在時間を減少させる請求項１記載の方法。 （３）ラインブランキング波形の上昇および下降時間はシステムクロック波形の 上昇および下降時間に比較して拡大され、それによって走査ラスタのエッジが走 査ラインの長さにわたって広げられる請求項１または２記載の方法。 （４）フィールドブランキング波形の上昇および下降時間はシステムクロック波 形の上昇および下降時間に比較して拡大される請求項１、２または３記載の方法 。 （５）走査スポットは各ラインの端部で加速される請求項１乃至４のいずれか１ 項記載のバーン制御方法。 （６）走査スポットは各ラインの端部で発散される請求項１乃至５のいずれか１ 項記載のバーン制御方法。 （７）ビデオバスに試験パターンを挿入する方法において、試験パターンデータ を供給し、ビデオ信号を生成するシステム中のエラーおよび欠陥を保障するよう にビデオ信号に与えられる荷重係数用の蓄積装置を設け、ビデオデータで荷重係 数を乗算し、蓄積装置に試験パターンデータを負荷し、乗算手段からの出力とし て試験パターンデータを提供するように乗算手段のビデオデータ入力を強制的に １にする手段を提供することを含む方法。 （８）試験パターンが低い分解能パターンを生成するように荷重係数に加えて蓄 積装置中に負荷される請求項７記載の方法。 （９）試験パターンは高い分解能試験信号が生成されることを可能にするように 荷重係数の代わりに蓄積装置中に負荷される請求項７記載の方法。 （１０）走査装置における損失および欠陥を補償するためにビデオデータに供給 される荷重係数用の蓄積装置と、試験パターンデータを発生する手段と、補償さ れたビデオデータを生成するようにビデオデータと荷重係数を乗算する乗算器と 、試験パターンデータを蓄積装置に負荷する手段と、乗算器からの出力として試 験パターンデータを生成するように乗算器のビデオデータ入力を強制的に１にす る手段とを含むビデオ走査装置を具備しているビデオ試験信号を供給する装置。 （１１）試験パターンデータは低い分解能の試験パターンを生成し、所定の走査 アドレスに対応した試験パターンはそのアドレスに対する荷重係数と同じ位置に おいて、それに付加して蓄積装置中に負荷される請求項１０記載の装置。 （１２）試験パターンデータは高い分解能の試験パターンを生成し、所定の走査 アドレスに対応した試験パターンは負荷手段によってそのアドレスに対する荷重 係数と同じ位置において、その代わりに蓄積装置中に負荷される請求項１１記載 の装置。 （１３）ビデオスクリーンの選択された領域をブランクにする方法であって、デ ジタル水平および垂直走査アドレスを生成し、活動的な映像の境界を示す予め定 められた基準アドレスとアドレスを連続的に比較し、走査アドレスが基準アドレ スによって定められた活動的な映像の限界を越えたときにブランキング信号を供 給し、活動的な映像にブランク領域を導入するように基準アドレスを修正する方 法。 （１４）基準アドレスは水平または垂直走査アドレスの一部分の付加によって修 正される請求項１３記載の方法。 （１５）基準アドレスは予め定められたシーケンスにしたがって順次修正される 請求項１４記載の方法。 （１６）水平および垂直走査アドレス発生器と、活動的な映像の限界を示す基準 アドレスを生成する基準アドレス発生器と、基準アドレスと走査アドレスを比較 する手段と、比較が走査アドレスが活動的な映像の外側であることを示したとき にブランキング信号を供給する手段と、活動的な映像にブランク領域を導入する ように基準アドレスを修正する手段とを具備しているビデオスクリーンの選択さ れた領域のブランキング装置。 （１７）水平または垂直走査アドレスの一部分の付加によって基準アドレスを修 正する手段を具備している請求項１６記載の装置。 （１８）基準アドレスヘの予め定められた組の修正を連続的に行う手段を具備し ている請求項１６記載の装置。 （１９）装置中の汚点または汚れによって生成された信号を供給する走査装置に おける欠点を補償するようにビデオ信号を荷重する方法であって、複数のサブ領 域に走査装置の走査領域を分割し、供給された均一の光源に対する各サブ領域の 応答を試験し、応答が予め定められたしきい値応答より下である汚点のあるサブ 領域としてマークし、隣接した汚点のないサブ領域からのビデオデータを汚点の あるビデオデータとしてマークされたサブ領域へ置換することによってビデオ信 号を補償する方法。 （２０）各サブ領域の応答を複数回サンブリングし、サンブルの応答が予め定め られたしきい値応答より下ならば、汚点のあるものとしてサブ領域をマークする 請求項１９記載の方法。 （２１）信号を生成する走査装置における欠点を補償するようにビデオ信号を荷 重する装置であって、複数のサブ領域に走査装置の走査領域を分割する手段と、 供給された均一の電子ビームに対する各サブ領域の応答を試験する手段と、応答 が予め定められたしきい値応答より下である汚点のあるサブ領域としてマークす る手段と、隣接した汚点のないサブ領域からのビデオデータの置換によって汚点 を持つものとしてマークされた領域中のビデオ信号を補償するビデオ信号補償手 段とを具備している装置。 （２２）各サブ領域の応答を複数回サンブルする手段を具備し、マーク手段がサ ンブルの応答が予め定められたしきい値より下ならば汚点を持つものとしてサブ 領域をマークする手段を含む請求項２１記載の装置。 （２３）同じデータでｎ個のランダムアクセスメモリユニットを負荷するメモリ 蓄積装置からデータを読取る方法において、各ランダムアクセスメモリユニット がアドレス期間、アクセス期間およびデータ出力期間を含むアクセスサイクルを 有し、ｎ位相のアドレスクロックの異なる位相で各メモリユニットを順次アドレ スし、各メモリユニットからデータを順次読取り、それによって任意の１メモリ ユニットのアクセスサイクル中にデータが複数のメモリユニットから読取られる 読取り方法。 （２４）各メモリユニットからのデータ出力はそのメモリユニットに対する各ラ ッチ中に供給され、各ラッチはその関連したメモリユニットからデータを受ける ように順次エネーブルされ、メモリユニットのデータサイクル中に共通の出力バ スにデータを与えるように切替えられる請求項２３記載の方法。 （２５）各メモリユニット用のアドレスは共通のアドレスバスによって与えられ る請求項２３または２４記載の方法。 （２５）メモリユニットはダイナミックメモリユニットであり、ｎは少なくとも ３であり、メモリユニットは少なくとも３つのメモリユニットに対して各メモリ 位置に蓄積されたデータを読取り、ｎメモリユニットの対応した各メモリ位置に 各読取りメモリ位置において最も共通して発生したデータを書込むことによって リフレッシュされる請求項２３乃至２５記載の方法。 （２７）それぞれが同じデータで負荷されるように配置され、それぞれがアドレ スアクセス期間およびデータ出力期間を含むアクセスサイクルを有するｎ個のラ ンダムアクセスメモリユニットと、各メモリユニットにｎ位相クロックの異なる 位相を順次供給する手段と、各メモリユニットからデータを順次読取り、それに よって任意のメモリユニットのアクセスサイクル中にデータが複数のメモリユニ ットから読取られる手段とを含んでいるランダムアクセスメモリ。 （２８）各メモリユニットに関連したラッチと、関連したメモリユニットからデ ータを受けるように各ラッチを順次エネーブルする手段と、関連したメモリユニ ットのデータサイクル中に共通出力バスにデータを出力するように各ラッチを切 替える手段とを具備している請求項２７記載のランダムアクセスメモリ。 （２９）各メモリユニットに共通のアドレスバスを具備している請求項２７また は２８記載のランダムアクセスメモリ。 （３０）各メモリユニットはダイナミックメモリであり、ｎは少なくとも３であ り、ダイナミックメモリをリフレッシュし、少なくとも３つのメモリユニットの 内容を読取り、ｎ個のメモリユニット全ての各メモリ位置に読取りメモリユニッ ト中のメモリ位置に蓄積された最も共通したデータを戻して書込むように構成さ れているリフレッシュ手段を具備している請求項２７乃至２９のいずれか１項記 載のランダムアクセスメモリ。 （３１）ｎは４であり、メモリのデータサイクルは実質的に各メモリユニットの アクセスサイクルの１／４に等しい請求項２７乃至３０のいずれか１項記載のラ ンダムアクセスメモリ。 （３２）信号を生成する走査装置における欠陥および損失を補償するビデオ信号 を荷重する方法であって、複数の特有のアドレス可能な画素を有する補正マップ に走査領域を分割し、その画素と関連した損失および欠陥を示す補正係数を各画 素に対して導出し、得られた補正係数を蓄積して補償された信号を生成するよう に走査装置の動作中にビデオ信号に補正係数を供給する方法。 （３３）補正係数の導出は、妨害されていない走査領域に均一の電子ビームを与 えて各画素からの出力を測定し、最大出力からの前記測定された出力の強度の損 失に比例して補正係数を各画素に対して導出することを含む請求項３２記載の方 法。 （３４）補正マップはデジタル走査マップから得られ、走査マップの走査座標に よってアドレス可能である請求項３２または３３記載の方法。 （３５）補正マップは走査マップより低く限定され、補正マップアドレスは走査 マップアドレスの上部を切られた形態である請求項３４記載の方法。 （３６）走査および補正マップの互いに関する方位は可変的であり、所定の走査 マップ画素に対して与えられる補正係数は走査マップ画素の中心を囲む補正マッ プ画素から得られる請求項３４または３５記載の方法。 （３７）前記最大出力は補正マップの全画素の出力の測定されたピークから得ら れる請求項３３乃至３６のいずれか１項記載の方法。 （３８）補正マップの各画素に対応した輝度係数を蓄積し、画素に対して蓄積さ れた輝度係数でその画素に対応した走査マップの領域からのビデオデータを各画 素に対して乗算することによって入力ビデオ信号を修正することを含む請求項３ ２乃至３７のいずれか１項記載の方法。 （３９）輝度係数は予め定められ、補正係数に加えてまたほその代わりに蓄積装 置に負荷される請求項３８記載の方法。 （４０）輝度係数はフィルム強度の変動を補償するように決定され、１組の補償 係数を提供するように補正係数と乗算され、補償係数はビデオデータに与えられ る請求項３９記載の方法。 （４１）各画素に対して得られた補正係数と共に第１の画像に関連した映像情報 を蓄積し、画素に対して第１の画像映像情報およびその画素に対する補正係数の 蓄積された積でその画素に対応した走査マップの領域からのビデオデータを画像 の各画素に対して乗算することによって第２の画像を修正する請求項３２乃至４ ０のいずれか１項記載の方法。 （４２）各画素に対して得られた補正係数を蓄積し、１対の隣接した画素に対し て蓄積された補正係数を比較し、予め定められたしきい値の外側にある補正係数 の比較を隣接した画素の汚点のある対としてマークし、汚点を持つものとしてマ ークされた画素に対して補正係数を抑制して隣接した画素から得られたビデオデ ータをそれらの画素と置換する請求項３２乃至４１のいずれか１項記載の方法。 （４３）補正係数蓄積装置の領域を読取り、その領域中の隣接した画素を比較し 、汚点を持つものとしてマークされた任意の画素の位置を蓄積して汚点を持つ画 素の蓄積位置に汚点フラッグを付加する請求項４２記載の方法。 （４４）所定の画素に対する出力の比較の結果は最大値の予め定められたしきい 値部分より小さく、その画素は汚点を持つとしてフラッグを付けられ、その画素 に対して得られた補正係数は抑制される請求項３３乃至４３のいずれか１項記載 の方法。 （４５）汚点を持つものとしてフラッグを付けられた補正マップの画素に対応し た走査の領域に対するビデオ信号は隣接した汚点のない画素の補償された信号の 置換によって補償される請求項４４記載の方法。 （４５）補正係数および汚点信号は蓄積装置に負荷され、ビデオ信号は画素に対 して蓄積された補正係数により汚点をもつものとしてフラッグを付けられていな いまたはマークされていない任意の画素に対する画素に対応した走査マップの領 域からのビデオデータを各画素に対して乗算し、汚点をもつものとしてフラッグ を付けられたまたはマークされた画素を前の画素からの補正されたビデオデータ と置換することによって補正される請求項４２乃至４５のいずれか１項記載の方 法。 （４７）低分解能の試験パターンが補正係数および汚点信号に加えて蓄積装置中 に負荷される請求項４６記載の方法。 （４８）蓄積された補正係数および汚点信号が高分解能試験パターンによって置 換される請求項４７記載の方法。 （４９）分離した荷重は導出されてビデオ信号の各成分に与えられる請求項３２ 乃至４７のいずれか１項記載の方法。 （５０）予め定められたデータはビデオ信号の各カラー成分に対して補正係数メ モリに負荷され、メモリの内容は所望のカラー効果を生成するようにビデオデー タに与えられる請求項４９記載の方法。 （５１）各画素に対する補正係数は各画素を複数回サンプルして全サンプルの合 計を平均化することによって得られる請求項３２乃至５０のいずれか１項記載の 方法。 （５２）各サンプルは画素内の異なる位置から得られる請求項５１記載の方法。 （５３）各サンプルは第２の予め定められたしきい値と比較され、任意のサンプ ルがこのしきい値より下ならば、画素は汚点をもつものとしてフラッグを付けら れるか、或はマークされ、その画素に対して得られた補正係数は抑制される請求 項５１または５２記載の方法。 （５４）走査領域の各位置をアドレスする走査領域手段と、この装置の光路に沿 った欠陥および損失を補償するために出力ビデオ信号を荷重する手段とを具備し ている画像走査装置であって、荷重手段は複数のサブ領域に走査領域を分割する 手段と、その領域に関連した欠陥および損失を示す走査領域の各サブ領域に対す る補正係数を決定する手段と、得られた補正係数を保持する蓄積手段と、荷重さ れたビデオ信号を生成するように装置からビデオデータを出力するために補正係 数を与える手段とを具備している装置。 （５５）補正係数決定手段は、装置の妨害されない光路に沿って伝送された均一 の電子ビームヘの露出に応答して走査領域の各サブ領域の出力を測定する手段と 、各サブ領域に対して測定された出力および最大出力から各サブ領域に対する補 正係数を得る手段とを具備している請求項５４記載の装置。 （５６）走査領域の各位置をアドレスする手段はデジタル走査発生器と、デジタ ル走査発生器によって生成される座標によってアドレス可能な補正画素マップを 導出する手段とを具備し、各サブ領域は補正画素マップの画素に対応する請求項 ５４または５５記載の装置。 （５７）走査画素マップはデジタル走査発生器から得られ、互いに関する走査お よび補正画素マップの方位は可変的であり、装置はさらに中心が補正マップ画素 内にある走査マップの画素に所定の画素に対して得られた補正係数を与える手段 を具備している請求項５６記載の装置。 （５８）蓄積手段はアドレス手段によってアドレス可能な検索テーブルを含み、 補正係数を与える手段は荷重されないビデオデータにより検索テーブルの内容を 乗算する乗算器を含む請求項５５乃至５７のいずれか１項記載の装置。 （５９）隣接した画素の補正係数を比較する手段と、比較が予め定められたしき い値の外側にある画素の任意の対を汚点を持つものとしてマークする手段と、汚 点を持つものとしてマークされた画素の補正係数を抑制する手段と、隣接した画 素から得られたビデオデータをそれらの画素と置換する手段とを具備している請 求項５６乃至５８のいずれか１項記載の装置。 （６０）走査領域の各画素に対する輝度係数を蓄積装置中に負荷する手段と、画 素に対して蓄積された輝度係数でその画素に対応した走査マップの領域からのビ デオデータを各画素に対して乗算することによって入力ビデオ信号を修正する手 段とを具備している請求項５４乃至５９のいずれか１項記載の装置。 （６１）各ビデオ信号成分用の複数の蓄積装置と、輝度係数の個々の組を各蓄積 装置に予め負荷する手段とを具備している請求項６０記載の装置。 （６２）走査手段の対応した領域からのビデオデータと補償係数を結合する１組 の補正係数手段を提供するために蓄積された補正係数と輝度係数を結合する手段 を具備している請求項６０記載の装置。 （６３）補正係数に加えて第１の画像と関連した映像情報を蓄積装置に負荷する 手段と、第２の画像の各画素に対する第２の画像データにより蓄積された補正係 数および第１の画像データを乗算することによって第２の画像を修正する手段と を具備している請求項５６乃至６２のいずれか１項記載の装置。 （６４）補正係数荷重手段は出力が予め定められたしきい値より低い補正画素マ ップの画素を検出する汚点検出器と、任意の所定の画素に対する汚点信号の受信 時に補正係数の供給を抑制する手段とを具備している請求項５６乃至６３のいず れか１項記載の装置。 （６５）荷重手段はさらに隣接した画素からの補償されたデータを抑制された画 素と置換する手段を具備している請求項６４記載の装置。 （６６）汚点検出器は画素中のサンプルが前記しきい値より低い値を有するかど うかを検出し、低い値のサンプルの検出時に検索テーブルに汚点信号を送る手段 を具備している請求項６４または６５記載の装置。 （６７）補正係数導出手段は補正マップの各画素を複数回サンプルするサンプル 手段と、全サンプルの合計を平均化する平均手段とを具備している請求項５６乃 至６６のいずれか１項記載の装置。 （６８）サンプル手段は各サンプルに対する画素内の異なる位置で画素をサンプ ルする手段を具備している請求項６７記載の装置。 （６９）低い分解能の試験信号を発生する手段を具備し、検索テーブル手段は補 正係数に加えて低い分解能の試験信号を蓄積し、データビットを蓄積する手段が その画素に対する補正係数および汚点信号と同じメモリ位置における補正画素マ ップの任意の所定の画素に対応した試験信号を含んでいる請求項５８乃至６８の いずれか１項記載の装置。 （７０）高い分解能の試験信号を発生する手段を具備し、データビットを蓄積す る手段は試験信号の特定のビットが対応する補正画素マップのメモリ位置および その補正係数および汚点信号の代わりに試験信号を含んでいる請求項５８乃至６ ８のいずれか１項記載の装置。 （７１）ビデオ信号の各成分のための個々の荷重手段を具備している請求項５４ 乃至７０のいずれか１項記載の装置。 （７２）予め定められたカラーデータを各カラー成分の補正係数平均を決定手段 中に負荷する手段と、表示された画像の所望の色相を達成するために各成分に対 して予め定められたデータを混合する手段とを具備している請求項７１記載の装 置。 （７３）ビデオ信号が得られるフィルムに応答して変動を補償するためにテレシ ネにより生成されたビデオ信号を補正する方法であって、請求項３２乃至５３の いずれか１項による方法によって１組の補正係数を導出し、フィルムの特性に対 応した１組の輝度係数を導出し、輝度および補正係数を結合することによって１ 組の補償係数を生成してビデオデータに補償係数を与える方法。 （７４）輝度係数はフィルムの幅にわたって予め選択された応答曲線に対応する 請求項７３記載の方法。 （７５）輝度係数は開ゲート状態で補正係数を導出した後にフィルムゲートに挿 入される透明なフィルムから得られる請求項７３記載の方法。