JP2558236B2

JP2558236B2 - 画像変換メモリ装置

Info

Publication number: JP2558236B2
Application number: JP62265159A
Authority: JP
Inventors: ロニー・デイ・バーネツト; リチヤード・エイ・ジヤクソン
Original assignee: Grass Valley Group Inc
Current assignee: Grass Valley Group Inc
Priority date: 1986-10-20
Filing date: 1987-10-20
Publication date: 1996-11-27
Anticipated expiration: 2011-11-27
Also published as: DE3789750D1; AU591350B2; US4743970A; EP0264726A2; EP0264726B1; CA1252877A; DE3789750T2; EP0264726A3; JPS63109670A; AU7989587A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、デジタル・メモリ装置、特に、デジタル映
像特殊効果システムに用いる画像変換メモリ装置に関す
る。

［従来の技術］デジタル映像特殊効果システムは、その入力部を介し
て、ビデオ・カメラ、ビデオ・テープ、ビデオ・ディス
ク等の種々の映像信号源からのアナログ形式又はデジタ
ル形式の映像データを受ける。映像特殊効果システムで
は、この映像データを入力部において所望のデジタル・
フォーマットに変換し、更に、この変換された映像デー
タを所望効果に応じて適切にろ波して、この特殊効果シ
ステムの出力とする。なお、この所望効果には、画像の
境界部分をぼやかしたり、にじましたりする効果などが
ある。次に、ろ波したデジタル映像データを、画像変換
メモリ装置を用いて空間的に変換する。すなわち、画像
変換メモリ装置が、デジタル映像データを処理して、画
像を拡大したり、縮小したり、移動したり、回転させた
りする等の空間的変換を行う。

この空間的変換を画像変換メモリ装置により行うに
は、入力アドレス発生器が発生した１組の書込みアドレ
スを用いて、通常方法、即ち、順次変化する一連のアド
レスに応じて、画像イメージを表わすデジタル映像デー
タをフレーム・バッファに順次書込む。次に、リバース
・アドレス発生器、即ち、変換アドレス発生器と呼ばれ
る読出しアドレス発生器により、書込みとは異なるアド
レス順にフレーム・バッファから画像イメージを読出し
て、所望の空間的な変換を行なう。例えば、読出しアド
レスの間隔が書込アドレスの間隔よりも狭ければ画像が
拡大され、読出しアドレスがオフセットされれば画像が
移動したりする。読出しアドレスは、フレーム・バッフ
ァ・アドレスの範囲外、即ち、画像の表示可能領域の外
部をアドレス指定する可能性もあるため、アドレス境界
検出器は、読出しアドレスがこの範囲外になつた場合を
検知して、範囲外のアドレスのときに映像をブランキン
グし、範囲外の不適切な画像が表示されないようにす
る。

変換アドレス発生器からの読出しアドレスは、テレビ
ジョン・モニタの如き出力表示スクリーンの本来のアド
レスと、変換マトリツクスＴ′とを乗算したものであ
る。書込みアドレス及び表示スクリーンの本来のアドレ
スは整数のみで表せるが、読出しアドレスは、乗算の結
果によっては整数部分及び小数部分の両方を含む場合が
ある。この場合、フレーム・バッファのアドレスは総て
整数であるので、フレーム・バッファの各アドレスの間
の映像データ（画素（ピクセル）データ）が必要になる
が、そのデータ自体はフレーム・バッファに蓄積されて
いない。そこで、小数部分を含む読出しアドレスに隣接
し、整数部分のみから成る複数のアドレスから映像デー
タ（ピクセル・データ）を読出し、補間器に供給する。
この補間器では、これら複数の映像データを、読出しア
ドレスの小数部分に応じて比例配分による補間を行い、
読出しアドレスに対応する映像データ（ピクセル・デー
タ）を発生する。

ところで、デジタル映像特殊効果システムでは、画像
のルミナンス（輝度）成分及びクロミナンス（色度）成
分を蓄積する映像フレーム・バッファの他に、その画像
に関連したキー信号を蓄積するキー・フレーム・バッフ
ァも具えている。このキー・フレーム・バッファは、映
像フレーム・バッファと並列に動作し、その画像に関す
る形状及び透明度情報であるキー信号を、画像と同様な
方法で空間的に変換する。すなわち、キー信号は、映像
の特定部分に関する情報であるので、画像が空間的に変
換されたら、キー信号も同様に変換して、変換された画
像にキー信号を常に対応させる。次に、キー信号の値
（０及び１の間のキー値）に比例させて、フレーム・バ
ッファからの変換された画像と背景画像イメージとを混
合して、表示用の最終画像イメージを生成する。

上述のデジタル映像特殊効果システムにおいて、イン
タレース（飛越走査）の映像画像を空間的に変換する
際、画像イメージがインタレースしていないかのよう
に、全フレームにおいて映像処理を行うのが望ましい。
かかる空間的変換システムは、1984年７月31日に発行さ
れたフイリップ・ピー・ベネット及びステイーブン・エ
イ・ガブリエルの米国特許第4,463,372号「キー信号発
生器を含んだ空間的変換システム」に開示されている。
この米国特許の第６図及び第19欄に、３つの完全なフィ
ールド・バッファ・メモリを用いた特別なメモリ・アー
キテクチヤが説明されている。デジタル映像特殊効果シ
ステムが変換処理するデジタル映像画像イメージを、こ
れら３つのフィールド・バッファ・メモリに順次入力す
る。なお、これらフィールド・バッファ・メモリは、連
続循環方式で動作する。すなわち、１つのバッファ・メ
モリが入力フィールド・データを受ける間、最新の完全
なフィールド・データ及びその直前の完全なフィールド
・データを記憶している他の２つのバッファ・メモリ
は、マルチプレクサを介して出力を行ない、インタレー
スしていない完全な画像フレーム・データを形成する。
つまり、１つのフィールド・バッファ・メモリに注目す
れば、この連続的なデータ・フィールドにおいて、この
フィールド・バッファ・メモリは、先ず入力フィールド
・データを受け、次に、最新の完全なフィールド・デー
タを出力し、最後に、その前の完全なフィールド・デー
タを出力する。このサイクルは、３フィールド毎に繰り
返される。

［発明が解決しようとする問題点］実時間テレビジョン・フレームの蓄積では、かなりの
容量の半導体メモリを必要とする。画素（ピクセル）は
約70ナノ秒間隔で生じるので、安価で比較的低消費電力
の現在実際に利用可能なメモリ蓄積チツプでは、ピクセ
ル・クロック周期でアクセスできない。この必要な帯域
幅に適合させるために、上述のベネット等の米国特許で
は、順次アドレス指定される（即ち、８ピクセル・クロ
ック周期毎にアドレス指定される）32K×８メモリの８
組のモジュールにより、各フィールド・バッファ・メモ
リを実現している。しかし、この方法は、蓄積されたデ
ータを特定の順序でアクセスする必要があり、真の意味
でのランダム・アクセスによるフレーム・データの蓄積
にならない。

上述の如く、並列に変換処理されるデータには、３つ
のチャンネル、即ち、ルミナンス・チャンネル・クロミ
ナンス・チャンネル及び関連したキー・チャンネルがあ
る。デジタル映像特殊効果システムの製造及び維持を簡
単にするために、ハードウェアを各チャンネル間で相互
利用できれば便利である。しかし、標準テレビジョン・
フォーマットでは、映像の全帯域幅ルミナンス成分と、
映像の２つの半帯域幅クロミナンス成分とを規定してい
るので、ルミナンス成分及クロミナンス成分に対して異
なる処理が必要となる。更に、画像を変換処理する際、
フレーム・バッファに蓄積された実際の複数のピクセル
間に、新たなピクセルを得て、画像を滑らかに動かすと
共に、画像を連続的にする必要がある。この新たなピク
セルを得るには、補間器により内挿補間が必要である。
かかる内挿補間は、フレーム・バッファからの１ピクセ
ルのみでなく、新たなピクセルに隣接した複数のピクセ
ルをフレーム・バッファからアクセスして（読出し
て）、これら複数のピクセルを用いて内挿補間を行う必
要がある。

［発明の目的］したがって、本発明の目的の１つは、デジタル映像特
殊効果システムにおいて使用する装置であり、見かけ
上、実時間で全フレーム・データを処理できる画像変換
メモリ装置の提供にある。

本発明の他の目的は、アドレス指定したピクセルと、
このアドレス指定されたピクセルに最も隣接し且つ水平
及び垂直方向の複数のピクセルとを完全なランダム・ア
クセスにより内挿補間器に出力できる画像変換メモリ装
置の提供にある。

本発明の更に他の目的は、種々のフレーム蓄積手段で
相互利用が可能なように、全帯域幅信号及び半帯域幅信
号の両方に同じフレーム蓄積手段を用いる画像変換メモ
リ装置の提供にある。

［問題点を解決するための手段及び作用］デジタル映像特殊効果システムに用いる本発明の画像
変換メモリ装置は、１つのフレーム蓄積手段毎に３つの
フィールド蓄積メモリ（フィールド蓄積手段）を具えて
おり、各フィールド蓄積手段は複数（例えば４個）のプ
レーンを具えている。また、各プレーンは複数（例えば
４個）のバンクを具えている。すなわち、各フィールド
蓄積手段は、複数のプレーンで構成され、各プレーンが
複数のバンクで構成されていることになる。これは、例
えば、第１プレーンがバンクＡ〜Ｄの４個のバンク領域
に分割されており、第２プレーンも同様にバンクＡ〜Ｄ
の４個のバンク領域に分割されており、以下同様に、第
３プレーン及び４の各々もバンクＡ〜Ｄの４個のバンク
領域に分割されており、また、バンクＡは第１〜第４プ
レーンの４個のプレーンのバンクＡの領域で構成され、
同様にバンクＢ、Ｃ及びＤの各々も第１〜第４プレーン
の４個のプレーンの各対応する領域で構成されているこ
とを意味する。

画像イメージを表わしデジタル化された映像データ
を、フィールド毎にフレーム蓄積手段に入力する。画像
イメージの１つのフイールドを１つのフィールド蓄積メ
モリに書込んでいる間に、読出しにおける現在のフィー
ルド及びその前のフィールドを他の２つのフィールド蓄
積メモリから読出して、画像イメージの完全なフレーム
を得る。ルミナンスの如き全帯域幅成分の場合、１つの
フィールト蓄積メモリの各プレーンは、同一フィールド
の画像映像データを記憶しており、クロミナンス映像デ
ータの如き半帯域幅成分の場合、１つ置きのプレーン
は、同一フィールドの画像映像データを記憶している。
一方、各プレーンが４個のバンクで構成される場合、プ
レーンの各バンクは、映像画像のフィールドの４分の１
を記憶しており、画像映像データのピクセルは連続した
バンクに連続的に読出される。出力の際、各ピクセルが
アドレス指定されるが、１つのフィールド蓄積メモリか
ら１つのフィールドを表わす４つの連続したピクセル、
又は２つのフィールド蓄積メモリから２つのフィールド
を表わす８つの連続したピクセルが、内挿補間器に出力
されて、処理される。全帯域幅フィールド蓄積メモリを
アクセルする時、メモリの連続したプレーンからピクセ
ル・クロック周波数でピクセルを出力する。一方、半帯
域幅フイールド蓄積メモリをアクセスする時、このメモ
リの連続したプレーンからピクセル・クロック周波数で
ピクセルを出力するが、２つのクロミナンス成分をアク
セスするために、２クロック・サイクル期間中、アドレ
スが同じ値に維持される。よつて、全帯域幅チャンネル
と半帯域幅チャンネルとを区別するのは、ハードウェア
でなく、アドレス指定法である。

本発明の他の目的、効果及び新規な機能は、添付の図
面を参照した以下の詳細な説明より明らかになろう。

［実施例］第２図は、本発明の画像変換メモリ装置を有するデジ
タル映像特殊効果システムの一部分のブロック図であ
る。画像イメージの映像成分、即ち、標準テレビジョン
・デジタル・フォーマットに準拠した１つの全帯域幅ル
ミナンス成分及び２つの半帯域幅クロミナンス成分の映
像成分を、書込みアドレス、即ちフォワード・アドレス
発生器15の制御により、夫々ルミナンス・フレーム・バ
ッファ（メモリ）11及びクロミナンス・フレーム・バッ
ファ13に書込む。なお、このアドレス発生器15は、ピク
セル・クロック発生器17によりクロックされる。対応す
る全帯域幅キー成分も、書込み（入力）アドレス発生器
15の制御により、キー・フレーム・バッファ25に書込
む。画像イメージは、読出しアドレス発生器、別名リバ
ース・アドレス発生器又は変換アドレス発生器19の制御
により、フレーム・バッファ（フレーム蓄積手段）11、
13及び25から夫々読出される。この変換アドレス発生器
19もピクセル・クロック発生器17によりクロックされ
る。変換アドレス発生器19からのアドレス・シーケンス
は、上述のように連続した表示アドレスと変換関数Ｔ′
との積であり、この変換関数Ｔ′は、インタフェース制
御器（マイクロプロセッサμＰを含んでいる）21を介し
て供給される操作者の入力で決まる。フレーム・バッフ
ァ11、13及び25からの夫々の出力は、上述のように、ア
ドレス指定されたピクセルに関連した複数のピクセルで
あり、これら複数のピクセルを内挿補間器23に入力し
て、変換された画像が滑らかに動くように中間ピクセル
（整数の表示アドレスの間に存在するピクセル）を発生
する。アドレス境界検出器27により、変換アドレス発生
器19からのアドレスを検査し、上述のように表示から外
れた無効のフレーム・バッファ・アドレスの映像出力を
ブランキング回路29により禁止する。結合回路33は、映
像信号成分を組み合せキー信号に応じて背景映像信号と
混合する（即ち更に処理する）。なお、このキー信号
も、画像イメージと同様に変換されている。結合回路33
の出力は、操作者が入力した映像変換情報に応じて空間
的に変換された表示用画像イメージである。

第１図は、フレーム・バッファ11、13及び25内の１つ
を示すブロック図である（但し、アドレス発生器15は、
フレーム・バッファには含まれない）。図示のフレーム
・バッファは、回転（循環）方式で３つのフィールド蓄
積メモリ（フィールド蓄積手段）12、14及び16を用い
て、３入力２出力（3:2）選択器18の出力端に、実質的
に非飛越しフレームのデータを出力する。どのフレーム
・バッファ（11、13、25の内の何れか）にデータが入力
されるかにより異なるが、デジタル化された映像データ
（全帯域幅ルミナンス・データ又は半帯域幅クロミナン
ス・データ）が、書込み（入力）アドレス発生器15から
交差点切替回路20を介して供給される書込み信号により
選択されるフィールド蓄積メモリ12、14及び16の内の１
つに書込まれる。出力アドレス発生器24及び26は、変換
アドレス発生器19からのアドレスで制御された読出し信
号を交差点切替回路20を介して３つのフィールド蓄積メ
モリ12、14及び16の内の残りの２つに供給する。これら
２つのフィールド蓄積メモリは、上述の読出し信号に応
じて、出力データを3:2選択器18に供給する。選択信号C
TL1を3:2選択器18に供給して、３つのフィールド蓄積メ
モリのどれが現在の完全なフィールド・データを記憶し
ているか、又、どれが前の完全なフィールド・データを
記憶しているか、そして、どの出力を無視するかを決定
する。3:2選択器18の出力は、２フィールドのデータが
あり、読出しにおける現在の完全なフィールド・データ
及び前の完全なフィールド・データから成る完全な画像
フレームを構成する。なお、交差点切替回路20は、制御
信号CTL2に応じて、フィールド蓄積メモリを書込み
（Ｗ）モード又は読出し（Ｒ）モードにすると共に、ア
ドレス発生器15、24、26の出力信号をフィールド蓄積メ
モリに適切に供給する。

例えば、あるフィールド時点Ｎにおいて、交差点切替
回路により、第１フィールド蓄積メモリ12は、入力線か
らデジタル映像データの次のフィールドを受けるように
選択され、第２フィールド蓄積メモリ14は、前の完全な
フィールド・データを3:2選択器18に供給するように選
択され、第３フィールド蓄積メモリ16は、現在の完全な
フィールド・データを選択器18に供給するように選択さ
れる。フィールド時点Ｎ＋１において、第１フィールド
蓄積メモリ12は、現在の完全なフィールド・データを記
憶しており、このデータを選択器18に出力し、第２フィ
ールド蓄積メモリ14は、入力線から新たなフィールド・
データを受け、第３フィールド蓄積メモリ16は、前の完
全なフィールド・データを記憶しており、このデータを
選択器18に出力する。フィールド時点Ｎ＋２において、
第１フィールド蓄積メモリ12は、前の完全なフィールド
・データを記憶しており、このデータを選択器18に出力
し、第２フィールド蓄積メモリ14は現在の完全なフィー
ルド・データを記憶しており、このデータを選択器18に
出力し、第３フィールド蓄積メモリ16は、入力線から新
たなフィールド・データを受ける。フィールド時点Ｎ＋
３において、このサイクルが再開し、第１フィールド蓄
積メモリ12は、入力線から新たなフィールド・データを
受ける。このようにして、選択器18の出力は、最新の完
全なフレーム・データとなり、デジタル映像特殊効果シ
ステムで更に処理される。

フィールド蓄積メモリ12、14及び16の各々は、第３図
に示すように、４つの独立したメモリ・バンク（Ａ、
Ｂ、Ｃ及びＤ）28、30、32及び34を具えている。４つの
バンク全体のメモリ容量は、映像データの完全な１フィ
ールドを記憶するのに充分である。なお、各バンクは、
４つのプレーンに分割しており、バンクＡは第１〜第４
プレーンの各々のバンク領域Ａから構成され、バンクＢ
は第１〜第４プレーンの各々のバンク領域Ｂから構成さ
れ、以下同様である。映像のフィールド・データを第３
図に示すバンク28、30、32及び34に蓄積するには次のよ
うにする。すなわち、第４図に示すように、アドレス指
定されたピクセルを４つのバンク内の１つに蓄積し、こ
のピクセルに関連した最も隣接する３つのピクセルを残
りの３つのバンクに夫々蓄積する。データをフィールド
蓄積メモリに水平方向に書込む場合、偶数ラインは、ピ
クセルをＡ、Ｃ、Ａ、Ｃ、Ａ、Ｃ・・・の順序でバンク
28（バンクＡ）及び32（バンクＣ）に蓄積し、奇数ライ
ンでは、ピクセルをＢ、Ｄ、Ｂ、Ｄ、Ｂ、Ｄ…の順序で
バンク30（バンクＢ）及び34（バンクＤ）に蓄積する。
垂直にデータを書込む場合、偶数列にはＡ、Ｂ、Ｃ、
Ｄ、Ａ、Ｂ、Ｃ、Ｄ・・・の順序でピクセルをバンクに
蓄積し、奇数列にはＣ、Ｄ、Ａ、Ｂ、Ｃ、Ｄ、Ａ、Ｂの
順序でピクセルをバンクに蓄積する。フィールド蓄積メ
モリからデータを読出す際、画像変換アドレス発生器19
は、アクセルすべき所望の４つ１組のピクセルの左上隅
を指示する。局部アドレス発生器36は、４つのバンク2
8、30、32及び34の各々において、どのアドレスをアク
セスするかを決める。画像変換アドレス発生器19が選択
したこの左上ピクセルのアドレスが「ｎ」の場合、局部
アドレス発生器36が発生する他のピクセル・アドレスは
次のように計算される。

左上ピクセル＝ｎ右上ピクセル＝ｎ＋１列左下ピクセル＝ｎ＋１行右下ピクセル＝ｎ＋１行＋１列なお、局部アドレス発生器36は、フィールド蓄積メモ
リの各々に対して交差点切替回路20で選択された出力ア
ドレス発生器24又は26に対応する。

第４図に示すように、画像変換アドレス発生器19から
の行アドレス信号の下位２ビット（Y0及びY1で示す）
と、列アドレス信号の最下位ビット（X0で表す）を用い
て所望の４つのピクセルがどのバンクに記憶されている
かを決定できる。

第５図は、上述の考え方を利用して、２つのフィール
ド蓄積メモリを用いて、完全な２フィールドである１フ
レームの作成に拡張した場合を示す。なお、各フィール
ド蓄積メモリは、上述の如く４つのバンクを有し、RAS
（行アドレス・ストローブ）の下位３ビットを用いる。
局部アドレス発生器36は、画像変換アドレス発生器19か
らのフレーム・アドレスを次のようにフィールド・アド
レスに変換する。

フィールド１のアドレス＝（フレーム・アドレス）/2 フィールド２のアドレス＝（フレーム・アドレス＋１）
/2 上述の如く、これらアドレスを用いて、同時に８つの
ピクセルを得る。ここで２つのピクセルは水平方向で、
４つのピクセルは垂直方向である。補間器23は、これら
ピクセルを用いて、もし必要ならば、高位の垂直補間を
実行できる。かかる補間器は、ジョン・アブト及びリチ
ャード・エイ・ジャクソが1987年10月23日に出願した米
国特許出願第922601号「テレビジョン特殊効果システム
用補間器」に開示されている。これは、原理的には、変
換アドレス発生器19が発生する読出しアドレスが小数部
分を含む場合、このアドレスが示す中間ピクセルに隣接
し、フィールド蓄積メモリから読出された複数のピクセ
ルの値を中間ピクセルまでの距離に応じて比例配分的に
補間して、中間ピクセルの値を求める。すなわち、中間
ピクセルの場合、４つのピクセルに囲まれているので、
上側２つのピクセルの値を中間ピクセルまでの水平方向
の距離（中間ピクセルの水平アドレスの小数部分で決ま
る）の比に応じて補間して第１中間補間値を求め、同様
に下側２つのピクセルの値を中間ピクセルまでの水平方
向の距離の比に応じて補間して第２補間値を求める。次
に、中間ピクセルの垂直方向の距離（中間ピクセルの垂
直アドレスの小数部分で決まる）の比に応じて上述の第
１及び第２補間値から比例部分的に補間して、最終的な
中間ピクセルの値を求める。ところで、インタレースの
場合、中間ピクセルの上側の２つのピクセルがフィール
ド１及び２の一方ならば、中間ピクセルの下側の２つの
ピクセルはフィールド１及び２の他方である。よって、
フィールド１の４つの隣接するピクセル及びフィールド
２の４つの隣接するピクセルの合計８つのピクセルを２
つのフィールド蓄積メモリから得た場合、補間器は、そ
の中から適切な４つのピクセルを選択して上述のように
内挿補間を行えばよい。

フィールド蓄積メモリ12、14及び16の各々を４つのバ
ンク28、30、32及び34で構成し、構成が互いに等しい４
つのプレーン38、40、42及び44で各バンクを構成する。
各プレーンのメモリ容量は、映像データの完全な１フィ
ールド分を記憶するのに充分であり、各プレーンを独自
にアドレス指定できる。すなわち、プレーン38、40、42
及び44の各々は、バンクＡ〜Ｄの領域を有している。と
ころで、プレーン38、40、42及び44の各々は、夫々専用
のアドレス発生器48、50、52及び54を具えている。な
お、これらアドレス発生器48〜54の各々は、局部アドレ
ス発生器36を含んでおり、アドレス発生器48〜54が発生
するアドレス信号の２ビットがプレーン38〜44を識別す
る。各プレーンは、書込みの際には同時にアドレス指定
されるが、読出しの際には別々にアドレス指定される。
また、局部アドレス発生器36は、バンク用の２ビット
を、アドレス発生器48〜54のサブセットとして発生す
る。各バンクは、書込みの際は別々にアドレス指定さ
れ、読出しの際は同時にアドレス指定される。出力マル
チプレクサ（MUX）46は、４つのメモリ・プレーンの１
つを順番に選択して、出力する。

データを各フィールド蓄積メモリ12、14及び16に書込
む際、４つのプレーン総てを同じにアドレス指定する
と、同一の完全なフィールド映像データが総てのプレー
ンに蓄積される。フィールド蓄積メモリ12、14及び16か
ら画像を読出す際、先ず、第１プレーン38のアドレス指
定された第１ピクセルをアクセスする。上述の如く、第
１プレーン38の第１ピクセルをアクセスする間に、その
隣接の複数のピクセルをアクセスするために、第２ピク
セルを第２プレーン40に要求する。同様に、第１及び第
２プレーン38及び40中の夫々のピクセルをアクセスする
間に、第３ピクセルを第３プレーン42に要求する。最後
に、第４プレーン44を同様にアクセスして、第１ピクセ
ル及びそれに隣接する第２〜第４ピクセルをアクセスす
るサイクルを完了させる。第５ピクセルは、再び第１プ
レーン38から求める。よつて、メモリ・アクセス時間
は、必要とするピクセル周期の４分の１のみでよい。し
たがって、４つのプレーンの各々を別々にアドレス指定
するが同時に読み出すことにより、即ち、４つのバンク
を同時に読み出すことにより、メモリの１ピクセル当た
りのアクセス時間がピクセル周期の４分の１となる。こ
れら読み出された４つのピクセルは、上述の如くマルチ
プレクサ46が順次選択する。

出力マルチプレクサ46は、プレーン38、40、42及び44
の各々の出力端から出力するデータと同期している。よ
つて、マルチプレクサ46の出力は、ピクセルの連続した
流れであり、これらピクセルは異なるメモリ・プレーン
からの出力であるということが明らかである。このアド
レス指定を独立にできるという技術により、全体として
ピクセルをランダム・アクセスできる。例えば、蓄積さ
れた画像の左上ピクセルの次に右下ピクセルをアクセス
し、この右下ピクセルの次に中央ピクセルをアクセスし
てもよく、種々の組合せのピクセルのアクセスが可能で
ある。このランダム・アクセスにより、所望の空間的変
換が可能になる。

全帯域幅モードにおいて、データをフィールド蓄積メ
モリ12、14及び16に書込む時、４つのプレーン36、40、
42及び44の総てを同じにアドレス指定するので、上述の
如く、同じ画像、即ち映像フィールドを４つのプレーン
の総てに蓄積することになる。半帯域幅モードでは、Ｕ
及びＶクロミナンス成分の如き２つの半帯域幅信号を同
じ入力にマルチプレクスすることを除けば、同じハード
ウェアを使用することになる。第７図に示す如く、第１
ピクセル（Ｕ＝Ｒ−Ｙ）を第１プレーンを書込み、第２
ピクセル（Ｖ＝Ｂ−Ｙ）を第1Uピクセルと同じアドレス
で第２プレーンに書込む。全帯域幅の場合と同様にこの
書込み動作を持続して、総てのＵピクセルを第１及び第
３プレーンに蓄積し、総てのＶピクセルを対応Ｕピクセ
ルと同じアドレス位置で第２及び第４プレーンに蓄積す
る。よつて、第１及び第３プレーンは同じＵデータを蓄
積し、第２及び第４プレーンは同じＶデータを蓄積す
る。従つて、４つのプレーンのメモリ空間の半分のみを
用いる。

フィールド蓄積メモリから画像を読出す時、求めた第
１ピクセルを、Ｕデータを蓄積した第１プレーン38から
読出す。次に、この読出しアドレスを保持して、対応Ｖ
ピクセルを第２プレーン40の同じアドレスから読出す。
同様に、Ｕデータの第２ピクセルを第３プレーン42から
読出し、対応するＶピクセルを第４プレーン44から読出
す。全帯域幅の場合と同様、フィールド蓄積メモリから
の読出しアクセスは、完全にランダムである。第１ピク
セルをアドレス１（全帯域幅）から読出す場合、半帯域
幅メモリは、最下位ビットを無視し、第１プレーン38の
アドレス０のＵデータをアクセスし、次のクロック・サ
イクルにて、対応するＶピクセルを第２プレーン40から
アドレス０で読出す。第８図は、非変換画像の読出し過
程、即ち、入力と同じ画像を出力する過程を示し、第９
図は、ランダムにアクセスされた変換画像を読出す過程
を示す。

［発明の効果］上述の如く本発明の画像変換メモリは、３つのフィー
ルド蓄積手段を具え、各蓄積手段を、１フィールド分の
入力デジタル映像データを蓄積できる複数のバンク、例
えば、４つのバンクで構成している。そして、任意の１
ピクセルの映像データ及びこの任意の１つのピクセルに
関して水平及び垂直方向に最も近隣した複数のピクセル
の映像データをこれら複数のバンクの各々に蓄積する。
よって、任意の１ピクセルの映像データのアクセスが要
求されたときに、読出し状態にある２つのフィールド蓄
積手段の各々の複数のバンクに蓄積された映像データを
並列にアクセスして、任意の１ピクセル及びこの１ピク
セルに関して水平及び垂直方向に最も近隣した複数のピ
クセルを複数のバンクから自動的に読出すことができ
る。これら読出した複数のピクセルを補間器に供給でき
るので、空間的画像変換の際の補間処理が高速となるた
め、実時間で全フレーム・データを処理できる。また、
各フィールド蓄積手段をランダムにアクセスできるの
で、種々の連続的で滑らかな空間的画像変換が可能にな
る。さらに、フィールド蓄積手段のアドレス指定を変更
するのみで、全帯域幅データ及び半帯域幅データの両方
に対して同じハードウェアを用いることができる。

【図面の簡単な説明】

第１図は本発明の画像変換メモリ装置のブロック図、第
２図は本発明を用いたデジタル映像特殊効果システムの
ブロック図、第３図は第１図のフレーム蓄積メモリを構
成するフィールド蓄積メモリのブロツク図、第４図は第
３図のフィールド蓄積メモリのアドレス指定を示す図、
第５図は完全なフレームを表わす２つのフィールド蓄積
メモリのアドレス指定を示す図、第６図は第３図のフィ
ールド蓄積メモリ構成するバンクのブロック図、第７図
は第３図のフィールド蓄積メモリの各プレーンにおける
半帯域幅データの蓄積を示す図、第８図は連続ピクセル
に対する第６図のプレーンからの全帯域幅及び半帯域幅
データの出力を示す図、第９図は非連続ピクセルに対す
る第６図のプレーンからの全帯域幅及び半帯域幅データ
の出力を示す図である。図中、11、13、25はフレーム・バッファ、12、14、16は
フィールド蓄積メモリ、20は交差点切替回路、23は内挿
補間器、33は結合回路を示す。

Claims

(57)【特許請求の範囲】

【請求項１】フレーム蓄積手段を３つのフィールド蓄積
手段で構成し、上記３つのフィールド蓄積手段の内の１
つのフィールド蓄積手段にフィールド映像データを書込
む間に、残りの２つのフィールド蓄積手段から読出して
完全なフレーム映像データを発生し、該フレーム映像デ
ータを補間器に供給して変換された映像データを発生す
る画像変換メモリ装置であって、上記フィールド蓄積手段の各々を、１フィールド分の入
力デジタル映像データを蓄積できる複数のバンクで構成
し、任意の１ピクセルの映像データ及び上記任意の１つのピ
クセルに関して水平及び垂直方向に最も近隣した複数の
ピクセルの映像データを上記複数のバンクの各々に蓄積
し、上記任意の１ピクセルの映像データのアクセスが要求さ
れたときに、読出し状態にある上記２つのフィールド蓄
積手段の各々の上記複数のバンクに蓄積された映像デー
タを並列にアクセスして、上記任意の１ピクセル及び該
１ピクセルに関して水平及び垂直方向に最も近隣した複
数のピクセルを上記複数のバンクから自動的に読出して
上記補間器に供給することを特徴とする画像変換メモリ
装置。