JPH09509766A - 単一のフレームバッファを有する画像処理システム - Google Patents

単一のフレームバッファを有する画像処理システム

Info

Publication number
JPH09509766A
JPH09509766A JP8520322A JP52032296A JPH09509766A JP H09509766 A JPH09509766 A JP H09509766A JP 8520322 A JP8520322 A JP 8520322A JP 52032296 A JP52032296 A JP 52032296A JP H09509766 A JPH09509766 A JP H09509766A
Authority
JP
Japan
Prior art keywords
foreground
image
pixel
input
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8520322A
Other languages
English (en)
Other versions
JP3818662B2 (ja
Inventor
ランゲ アルフォンシウス アンソニウス ヨゼフ デ
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH09509766A publication Critical patent/JPH09509766A/ja
Application granted granted Critical
Publication of JP3818662B2 publication Critical patent/JP3818662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/272Means for inserting a foreground image in a background image, i.e. inlay, outlay
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/10Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/126The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/128Frame memory using a Synchronous Dynamic RAM [SDRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】 前景画像および背景画像を処理して合成した画像を共用フレームバッファ(60)に格納する。これらの画像を、画像の混合が可能なように合成する。また、画像間でスムーズな変わり目が達成される。入力画像を独立に供給でき、異なるレートとリフレッシュできる。画像処理システムは、合成画像内の位置が、予め決められた背景区域であるか、予め決められた前景区域であるか、予め決められた混合区域であるのかを決定する手段(34,36)を具える。混合区域には、合成画像内において、対応する前景画像の予め決められた領域に対応する位置として規定される混合区域位置を含んでいる。前景区域は、合成画像内において、前景画像に対応し、混合区域の部分とならない位置として規定される前景区域位置を含んでいる。背景区域は、合成画像内において、背景画像に対応し、混合区域あるいは前景区域の部分とならない位置として規定される背景区域位置を含んでいる。画像処理システムは、さらにディスプレイコントローラ(30)と、このディスプレイコントローラに結合されたフレームバッファ(60)を具えている。ディスプレイコントローラ(30)は、入力手段(32)と、処理手段(36)とを具えている。入力手段(32)は、背景入力画像を構成するディジタル背景入力ピクセルを受け取るとともに、少なくとも1つの前景入力画像を構成するディジタル前景入力ピクセルを受け取る。処理手段(36)は入力ピクセルを処理し、処理したピクセル列をフレームバッファ(60)へ送って合成画像を形成する。前景入力ピクセルを処理し、これが前景区域位置に対応する場合には対応するメモリ素子へ送り、前景入力ピクセルが混合区域位置に対応する場合には、このピルセルを代表する部分を対応するメモリ素子へ送る。背景入力ピクセルを処理し、これが背景区域位置に対応する場合には対応するメモリ素子へ送り、背景入力ピクセルが混合区域位置に対応する場合には、このピルセルを代表する部分を対応するメモリ素子へ送る。

Description

【発明の詳細な説明】 単一のフレームバッファを有する画像処理システム 本発明は、前景画像および背景画像を処理し、共用フレームバッファに合成画 像を格納するようにした画像処理システムであって、ディスプレイコントローラ 手段と、このディスプレイコントローラ手段に結合されたフレームバッファ手段 とを具え、前記ディスプレイコントローラ手段が、 背景入力画像を構成するディジタル背景入力ピクセルおよび少なくとも1つの ディジタル前景入力画像を構成するディジタル前景入力ピクセルを受け、これら 背景入力ピクセルと前景入力ピクセルとの差を求める入力手段と、 前記入力ピクセルを処理し、この処理したピクセル列を前記フレームバッファ 手段のメモリ素子に転送して合成画像を形成する処理手段とを具える画像処理シ ステムに関するものである。 ビデオディスプレイの上に表示される情報は種々の形態を取ることができる。 例えば、英−数文字、グラフィックイメージ、アニメーション、静止画あるいは 完全な動画を表示するのが有用である。伝統的には、画像処理システムは1種類 または2種類の情報を表示するように設計されてきた。代表的には、表示すべき 情報は別々に格納され、表示されるときに初めて合成(多重)されるようにされ てきた。ディスプレイシステムの品質が向上するのに伴って(ピクセルおよび色 の分解能が向上してきた)、処理回路や画像記憶装置を組み合わせて画像処理シ ステムのコストを低減する努力が払われてきた。 このような画像処理システムは、アメリカ特許明細書第5,243,447号から既知 である。この既知のシステムではビデオ画像およびグラフィック画像の双方を合 成するために単一のフレームバッファを有するビデオディスプレイシステムとな っている。このシステムでは、入力グラフィックピクセルおよびビデオピクセル を処理するディスプレイコントローラを用いている。これらのピクセルを、単一 のフレームバッファ内に単一のデータフォーマットで格納している。このフレー ムバッファから通常のビデオ発生器でピクセルを読み出して通常のディスプレイ デバイスに出力するようにしている。このフレームバッファ内のメモリ素子の位 置は、ディスプレイシステム上の対応するピクセルと整合させている。上述した ディスプレイコントローラは、グラフィック画像とビデオ画像とを合成して合成 画像を形成するための混合器を具えている。この混合器は、伝統的なクロマ−キ ーング手法にしたがうものとするかまたはフレームバッファへグラフィックデー タ入力ピクセルおよびビデオデータ入力ピクセルのどちらを格納するのかを決め る所望のグラフィック/ビデオ合成手法にしたがうものとすることができる。そ の結果、合成画像において、合成された画像間において鮮鋭なの切り換わり目が 生じることになる。従来のシステムにおいては、画像を混合するような形態で画 像を合成することはできなかった。 本発明の目的は、前景入力画像および背景入力画像を合成して単一のフレーム バッファへ格納するに当たり、画像の混合が可能な画像処理システムを提供しよ うとするものである。本発明の他の目的は、それぞれ独立して供給され、異なる リフレッシュレートを有する入力画像を処理することができるそのようなシステ ムを提供しようとするものである。本発明のさらに他の目的は、画像間の切り換 わり目がスムーズとなるように入力画像を合成することができる画像処理システ ムを提供しようとするものである。 このような目的を達成するために、本発明によるシステムは、合成画像内の位 置が、予め決められた背景区域の一部を構成するものであるのか予め決められた 前景区域の一部を構成するものであるのかあるいは予め決められた混合区域の一 部を構成するものであるのかを決定する手段を具え、前記混合区域は、合成され た画像において対応する前景画像の予め決められた領域に対応する位置として規 定された混合区域位置を有しており、前記前景区域は、合成された画像において 前景画像に対応し、前記混合区域の一部とならない位置として規定された前景区 域位置を有しており、前記背景区域は、合成された画像において背景画像に対応 し、前記混合区域または前景区域の一部とならない位置として規定された背景区 域位置を有しており、 前記ディスプレイコントローラ手段が、 各入力ピクセルに対して対応する画像位置を決定する手段と、 各画像位置に対して対応するメモリ素子を決定する手段と、 前記前景入力ピクセルを処理し、このピクセルが前景区域位置に対応す る場合にはこれを対応するメモリ素子へ送り、前景入力ピクセルが混合区域に対 応する場合には、前景ピクセルを代表する部分を対応するメモリ素子へ送る手段 と、 前記背景入力ピクセルを処理し、このピクセルが背景区域位置に対応す る場合にはこれを対応するメモリ素子へ送り、背景入力ピクセルが混合区域に対 応する場合には、背景ピクセルを代表する部分を対応するメモリ素子へ送る手段 とを設けたことを特徴とするものである。 本発明によるシステムによれば、合成画像の背景区域、前景区域および混合区 域を識別することができる。背景区域とは、前景区域によって占有されていない 合成画像の領域を意味する。したがって、この背景区域を用いて背景画像のピク セルだけを表示する。合成画像において前景画像によって占有される領域内にお いては、双方の画像のピクセルを入力として用いることができる。この領域は、 混合区域および前景区域の2つの部分に分割されている。混合区域は背景画像と 前景画像とを混合して表示するのに用いられるものである。前景区域は前景画像 のピクセルだけを表示するのに用いられ、背景画像の対応する部分は不可視とす る。混合区域を前景画像の周縁に限定することによって、両画像の変わり目をス ムーズなものとすることができる。このようなスムーズな変わり目は、特にソフ トなビデオ画像からシャープなグラフィック画像への変わり目のような場合に、 見た目に美しいものとなる。このことは、特に背景ビデオ画像の上にアニメーシ ョン画像を重畳する場合に有利となる。さらに、スムーズな変わり目は、前景画 像のエッジに沿って発生するエリアジング(“階段”画像アーチファクト)の問 題を解決することができる。合成画像を表示処理する際に生じる恐れのあるオー バーシュートのような他のアーチファクトもスムーズな変わり目によってマスク することができる。 混合区域は、前景画像の全体をカバーする大きさまで拡大することもでき、こ の場合には前景区域は小さくなって零となる。これによって、特に同じ大きさの 背景画像と前景画像との2つの画像を混合する場合に効果がある。 フレームバッファのメモリ素子は、2つの入力ピクセルの全情報を格納するこ とはできないので、本発明のシステムにおいては、混合区域内では双方の画像に 含まれる情報を代表する部分を選択するようにする。これらの部分を、互いに独 立にアクセスできるように格納することによって、画像を異なる瞬時に供給した り、異なるレートでリフレッシュすることができるようになる。 本発明によるシステムの第1の実施例においては、 前記ディスプレイコントローラ手段が、前記混合区域を第1および第2の選択 部に分割する手段を具え、 前記前景ピクセルの代表的な部分が、混合区域位置の第1の選択部に対応する 前景ピクセルを含み、 前記背景ピクセルの代表的な部分が、混合区域位置の第2の選択部に対応する 背景ピクセルを含むようにする。 この結果としてピクセルは空間的に分散したものとなり(幾つかのピクセルは 前景画像から由来しており、他のピクセルは背景画像から由来している)、通常 テレビジョンを見ている場合のように、表示された合成画像を十分遠方から見る ときに混合効果が得られる。画像位置の選択部は、双方の入力画像を代表する部 分が良好となるように選ぶ。これを実現する一つの方法は、混合区域内において 画像位置を前景入力ピクセルおよび背景入力ピクセルに対して交互に割り当てる ことである。このようなパターンを垂直方向および水平方向に繰り返すことによ って“チェス盤”パターンにしたがった等しい寄与が得られる。 本発明の他の変形例においては、画像処理システムが前記フレームバッファ手 段に結合されたデレー手段と、このデレー手段および前記フレームバッファ手段 に結合されたブレンダーロジック手段とを具え、 前記デレー手段が、前記フレームバッファ手段からピクセル列を受け取る手段 と、このピクセル列と同じピクセル列を1ピクセルの時間遅延させたものを発生 する手段とを具え、 前記ブレンダーロジック手段が、第1および第2の入力手段と、ブレンド手段 と、出力手段とを具え、 前記第1の入力手段が、前記フレームバッファ手段からピクセル列を読み出す 手段を具え、 前記第2の入力手段が、前記デレー手段からピクセル列を読み出す手段を具え 、 前記ブレンド手段が、前記第1の入力手段を介して受け取ったピクセルと前記 第2の入力手段を介して受け取ったピクセルとをブレンドしてブレンドされたピ クセルを形成する手段を具え、 前記出力手段が、前記第1の入力手段を介して受け取ったピクセルが混合区域 位置に対応する場合には、前記ブレンドされたピクセルを送り出し、前記ピクセ ルが前景区域位置または背景区域位置に対応する場合には、第1の入力手段を介 して受け取ったピクセルを送りだす手段を具える。 ピクセルを表示する以前に順次のピクセルを混合区域内において混合すること によって、通常コンピュータのディスプレイモニタを見るときの場合のように接 近して見たときにも、良好な混合効果が得られる。 本発明によるシステムの第2の実施例においては、 前記入力ピクセルが複数のビットを有しており、 前記フレームバッファ手段のメモリ素子は前記入力ピクセルのビットとほぼ同 数のビット格納位置を有しており、 前記ディスプレイコントローラ手段が、前記混合区域位置に対応するメモリ素 子のビット格納位置を第1および第2の選択部に分割する手段を具え、 混合区域位置に対応する前記前景ピクセルの代表的な部分が、各前景ピクセル の、対応するメモリ素子のビット格納位置の第1の選択部に送られる代表的な部 分を含み、 混合区域位置に対応する前記背景ピクセルの代表的な部分が、各背景ピクセル の、対応するメモリ素子のビット格納位置の第2の選択部に送られる代表的な部 分を含むものとする。 混合区域内においては、フレームバッファメモリ素子を用いて双方の画像から 由来する情報を格納することができる。この目的のために、各メモリ素子のビッ ト格納位置を2つの選択部に分割する。第1の選択部を用いて前景入力画像のピ クセルに関連する情報を格納し、第2の選択部を用いて背景入力画像のピクセル に関連する情報を格納する。混合区域内の各ピクセルに対して、前景画像ピクセ ルの複数の上位桁ビットをビット格納位置の半分に格納し、背景画像ピクセルの 複数の上位桁ビットを残りのビット格納位置に格納することができる。特別な注 意を払わない場合には、混合効果はだいぶ粗いものとなる恐れがある。例えば、 最上位桁のビット格納位置を用いて前景画像ピクセルの1ビットを格納する場合 には、このビットが合成したピクセルの強度の半分に寄与することになる。した がって、ビットが変化するような前景画像ピクセルの強度が緩やかに変化する場 合でも合成したピクセルの強度には大きな変化が生じるてしまう。他方、背景画 像ピクセルの強度が大きく変化しても、合成したピクセルの強度の変化はきわめ て小さなものとなってしまう。 本発明の変形例においては、 前記画像処理システムが、前記フレームバッファ手段に結合されたブレンダー ロジック手段を具え、 前記ブレンダーロジック手段が、入力手段と、ブレンド手段と、出力手段とを 具え、 前記入力手段が、前記フレームバッファ手段からピクセル列を読み出す手段を 具え、 前記ブレンド手段が、前記ビット格納位置の第1の選択部から読み出した値と 、ビット格納位置の第2の選択部から読み出した値とをブレンドしてブレンドさ れたピクセルを形成する手段を具え、 前記出力手段が、前記第1の入力手段を介して受け取ったピクセルが混合区域 位置に対応する場合には、前記ブレンドされたピクセルを送り出し、前記ピクセ ルが前景区域位置または背景区域位置に対応する場合には、第1の入力手段を介 して受け取ったピクセルを送りだす手段を具える。 この変形例においては、ブレンダーロジック手段を用いて、フレームバッファ に格納されているピクセルを表示以前に処理する。混合区域内のピクセルに対し ては、ブレンダーロジック手段は双方の寄与ピクセルの最上位桁のビットを検索 し、双方の値を混合する。これによって良好な混合効果が得られる。 混合の質を向上するためにブレンダーロジック手段を用いる代わりに、本発明 の他の変形例においては、前記システムに、前記前景入力ピクセルの合成画像に 対する寄与の値を、前景入力ピクセルをビット格納位置の第1の選択部に格納さ れる前景入力ピクセルの値のほぼ半分に選択することによって前記前景入力ピク セルを代表する部分を決定し、前記背景入力ピクセルの合成画像に対する寄与の 値を、背景入力ピクセルをビット格納位置の第2の選択部に格納される背景入力 ピクセルの値のほぼ半分に選択することによって前記背景入力ピクセルを代表す る部分を決定する手段を設ける。 利用できるビット格納位置に入力ピクセルのビットの予め決められた選択部を 格納しても、合成されたピクセルに対する入力ピクセルの寄与が常に良好となる 訳ではない。この問題を解決するために、本例では背景入力ピクセルおよび前景 入力ピクセルの各々の最適な寄与を決定して利用できるビット格納位置に格納す る。今、例として強度レベルを8−ビット値として格納するものとする。さらに 、混合区域の中間部においては、最上位ビットを前景ピクセルに割り当て、次の 上位ビットを背景ピクセルに割り当て、さらに次の上位ビットを前景ピクセルに 割り当てるといったように前景ピクセルおよび背景ピクセルに交互にビットを割 り当てるものと仮定する。また、前景ピクセルの最高強度レベルは255であり、 合成画像に対する双方の画像の寄与を等しい(半分)ものと仮定する。前景ピク セルの上位4ビットを格納することによって合成ピクセルの強度に対する寄与は 170となる。この場合、合成ピクセルの最上位ビットだけを設定することによっ て128の好ましい寄与を実現することができる。 以下、本発明の上述した要旨およびその他の要旨を図面を参照して詳細に説明 する。 図1はディスプレイシステムに供給すべき前景および背景入力画像を示す図、 図2は合成画像中の前景区域、背景区域および混合区域を示す図、 図3は本発明による画像処理システムの実施例を具える装置のブロック図、 図4は図3に示した画像処理システムの一層詳細なブロック図、 図5は画像合成情報を格納するのに用いるラン−レングスを示す図、 図6は選択された背景画像ピクセルで補足された前景画像ピクセルの選択され た部分をフレームバッファ内の混合区域に格納するようにした画像処理システム の実施例のブロック図、 図7、8および9は前景画像および背景画像からピクセルを選択する場合の種 々のピクセル位置パターンを示す図、 図10は背景画像ピクセルの選択部で補足された前景画像ピクセルの選択部を転 送する場合のプログラムのフロー図、 図11は慣例のシリアル入出力ポートを有するフレームバッファを用いた画像処 理システムの実施例の図、 図12はフレームバッファに格納されたピクセルを、表示以前に、追加のブレン ダーロジックを用いて処理するようにした画像処理システムの実施例のブロック 図、 図13は混合区域内において、ビット格納位置の選択された部分に格納された前 景画像ピクセルを代表するデータと、ビット格納位置の残余の部分に格納された 背景画像ピクセルを代表するデータを格納するようにした画像処理システムの変 形例のブロック図、 図14および15は、前景画像ピクセルを表すデータおよび背景画像ピクセルを表 すデータを格納するための種々のビット格納位置パターンを示す図、 図16は、慣例のシリアル入出力ポートを有するフレームバッファを用いる図13 に示す画像処理システムのブロック図、 図17は、フレームバッファに格納されたピクセルを、表示以前に、追加のブレ ンダーロジックを用いて処理するようにした図13に示す画像処理システムのブロ ック図、 図18は種々のビット格納位置パターンの変形例を示す図である。 図1および2は、画像の合成方法を示すものであり、図1aはディスプレイシス テムにおいて表示すべき背景入力画像を示すものである。斜線を付けて示してあ る画像は、大きな矩形200として示してあるディスプレイ画面の全体をカバーす るものである。図1bはドットを付けて前景入力画像を示し、これはディスプレイ 画面200のごく一部分を占めているに過ぎない。この部分を小さな矩形210で示す 。図2aおよび2bは、本発明によって背景および前景入力画像を合成し、共用 フレームバッファに格納して得られる画像を示すものである。図2aにおいて、合 成画像は、以後混合区域と称する小さな矩形220として示された領域内の混合画 像と、以後背景区域と称する残余のディスプレイ領域230内の背景画像とから構 成されている。この混合区域220は図1bの領域210に対応しており、前景入力画像 によって占められている。背景区域230は、図1bの領域210を除いた図1aの領域20 0に対応している。前景画像によって占有されている領域(図1bの領域210)を2 つの部分に分割することによって他の効果が得られる。第1の部分を用いて前景 画像と背景画像とを混合したものを表示し、第2の部分を用いて前景画像を表示 する。この例を図2bに示すが、この図では混合区域220を前景画像の周縁の領域 に限定してある。前景領域240は前景画像の残りの部分が占めるようにしている 。前景画像の周縁において画像を混合することによって前景画像と背景画像との 切り換わり目をスムーズとすることができる。 本発明においては、画像はディジタルデータ要素、すなわちピクセルの列とし て供給されるものであることを前提としている。アナログ画像を本発明による画 像処理システムへ入力画像として供給する場合には、慣例のアナログ−ディジタ ル変換回路を用いてディジタル化する。画像を適当なサイズに変換するのが望ま しい場合には、慣例のサイズ変更回路を用いることができる。同様に、大きな画 像から特定の領域を抽出したり、画像の位置を変更したりするために慣例の回路 を用いることができる。このような回路を本発明と一緒に用いることができるが 、これらの回路は本発明の一部を構成するものではないので、これ以上は説明し ない。 前景画像は任意の種類の表示可能な情報とすることができ、例えば完全な動画 、グラフィックイメージ、アニメーション、英─数文字とすることがきる。同様 に、背景画像もビデオ情報およびグラフィック情報を含む広範囲の表示可能な情 報で構成することができる。本明細書においては、一つの背景画像および一つの 前景画像を取り上げるが、もっと多くの画像に対しても同様の技術を適用するこ とができることは明らかである。例えば、或る背景画像に第1の前景画像を重畳 させ、さらにこの第1の前景画像に第2の前景画像を部分的に重畳させるような ことが可能である。本発明の画像処理システムによれば、先ず背景画像と第1の 前景画像とを処理し、次に第2の前景画像を処理する際には、背景画像と第1の 前景画像との合成画像を背景画像と見做し、第2の前景画像を前景画像と見做せ ば良い。 図3は、本発明による画像処理システムを具現した装置の実施例のブロック図 である。この装置は、ディスプレイコントローラ30に結合された前景画像源10お よび背景画像源20を具えている。前景画像源10は、前景入力画像ピクセルの列を 前景画像接続部12を経てディスプレイコントローラ30へ供給する。背景画像源20 は、背景入力画像ピクセルの列を背景画像接続部22を経てディスプレイコントロ ーラ30へ供給する。これらの画像はそれぞれ独立して供給することができ、また 異なるレートでリフレッシュすることができる。ディスプレイコントローラ30は 、CPU50から合成画像接続部52を経て画像合成情報を受ける。ディスプレイコン トローラ30は入力ピクセルを処理し、この処理したピクセルをフレームバッファ 60のメモリ素子へ転送する。これらのメモリ素子の位置はそれぞれのピクセルの 画像中の位置に対応している。ビデオ発生器70はフレームバッファ60の順次のメ モリ素子からピクセルを読み出し、ビデオディスプレイ80上で映出すべき対応す るビデオ信号を発生する。画像源10,20、CPU50、ビデオ発生器70およびビデオ ディスプレイ80は既知の素子であり、本発明の要旨ではないので、これ以上は説 明しない。 図4は本発明による画像処理システムの実施例の詳細なブロック図である。デ ィスプレイコントローラ30は、前景画像源10から前景画像接続部12を経て前景画 像入力ピクセル列を受けるともに背景画像源20から背景画像接続部22を経て背景 画像入力ピクセル列を受ける入力手段32を具えている。この入力手段32は、例え ばシフトレジスタを用いて実現することができる。ディスプレイコントローラ30 は前景ピクセルと背景ピクセルとの差分を求めることができるものである。例え ば、双方のピクセル列に対して別々のシフトレジスタを用いる場合には、上述し た差分を求めることは自明である。一方、これらのピクセル列を共用I/Oバスを 経て受ける場合には、ピクセルのタイプまたは画像源を識別する追加の属性情報 を用いて差分を検出することができる。この属性情報は、例えばピクセル単位ま たはピクセルブロック単位で供給することができる。また、属性情報はピクセル 列と一緒に供給するかまたは別個に供給することができる。 ディスプレイコントローラ30はさらに、各入力ピクセルに対して対応する画像 位置を決定することができる。この情報はピクセルに、属性情報またはアドレス 情報として加えることができる。あるいはまた、水平および垂直位置カウンタを 新たな画像が入力される度にリセットしても良い。ディスプレイコントローラ30 は、CPU50から合成画像接続部52を介して受けた合成情報を合成メモリ34に格納 する。この合成メモリ34に格納されている合成情報によって、処理手段46は、個 々の入力ピクセルを、その画像位置に基づいて、合成画像によって占有される全 ディスプレイ区域の中の背景区域、混合区域または前景区域のいずれに割り当て るのかを決定する。これらの区域は図2aおよび2bに示したものである。混合区域 240は、前景画像と背景画像とを混合したものを表示するために用いられるもの である。前景領域240は前景画像の残りの部分をディスプレイするために用いら れる(背景画像の対応する部分は見えなくする)。残りのディスプレイ区域、す なわち背景区域230は、背景画像の残りの部分を表示するために用いられる。 上述した合成メモリ34に格納されている画像合成情報は幾つかの形態を取るこ とができる。その数例を以下に示す。 各画像位置に対して2ビットを有する2−ビットプレーン。第1のビットは前 景ピクセルをフレームバッファ60の対応するメモリ素子へ転送(その後対応する 画像位置で表示される)すべきか否かを指示する。第2のビットは、背景ピクセ ルをフレームバッファ60の対応するメモリ位置に転送すべきか否かを指示する。 これらのビットが、前景ピクセルおよび背景ピクセルをフレームバッファ60の対 応するメモリ素子へ転送すべきことを指示する場合には混合が行われる。 各画像位置に対して1ビットを有する1−ビットプレーン。このビットは、対 応する画像位置を前景入力画像が占めるべきか否かを指示する。前景画像の周縁 に制限された混合区域220においてのみ混合が必要な場合には、この周縁区域の 巾を格納すれば足りる。図2bに示すような合成を行なう場合には、周縁領域の全 周に亘って同じピクセル巾となっているので、巾としてはただ一つの値を格納す るだけで良い。ビットプレーン内に格納された情報と組み合わされたこの情報に よって混合区域と前景区域とを識別することが可能となる。 図5aに示すような1次元ラン−レングス。この図は背景区域230、混合区域220 および前景区域240を示すものである。ディスプレイ上のi,i+1---で表された各 ラインを少なくとも一つの線分Δijに分割し、或る区域から他の区域への変わり 目において新たな線分を開始させる。各線分Δijに対して、区域の種類と線分の 長さとを記憶する。指標jはそれぞれのライン上でのj番目の変わり目を表す。 例えば、ラインi+1は5つの線分を有している。また、線分の長さは処理手段36 において、ループカウンタによって個々の処理を何個の連続するピクセルに対し て行なう必要があるのかを指示するのに使用される。さらに、既に処理した線分 の長さを加算する加ことによって当該線分の水平方向の開始位置を計算により求 めることができる。また、当該線分の終了位置は水平方向の開始位置に当該線分 の長さを加えることによって計算できる。このように、或る線分のライン情報( 垂直位置)、水平方向の開始および終了位置を用いて当該線分を各画像区域に割 り当てることができる。 図5bに示す2次元ラン−レングスを用いることによって矩形の前景画像を処理 することができる。この場合には、画像をそれぞれが多数の順次のラインを含む 垂直方向の区画Δyiに分割する。指標iは垂直方向の区画の番号を表す。新た な垂直方向の区画は、或るラインが一つ前のラインとは異なる区域を占める場合 に開始させる。各垂直方向の区画Δyiは少なくとも一つの水平方向のセグメン トΔyi,xjに分割する。この指標jは、水平方向のセグメントの番号を示すも のである。或る区域から他の区域への変わり目において新たな水平方向のセグメ ントが開始される。この手法は、矩形の画像に対して採用されるので、各垂直方 向の区画Δyi内においては、すべてのラインは同一の水平位置において変わり 目が発生する。図5bに示す合成画像は5つの区画(Δy1からΔy5)から構成さ れている。図面では、垂直方向の区画Δy1に対する水平方向のセグメント(た だ1つのセグメントΔy1,x1)および垂直方向の区画Δy4に対する水平方向の セグメント(3つのセグメントΔy4,x1〜Δy4,x3)を示してある。各セグメ ントΔyi,xjに対して区域の種類を記憶しておく。 本発明の変形例では、図4に示す合成メモリ34をディスプレイコントローラ30 の外部に設けることもでき、特にビットプレーンの場合にはフレームバッファ手 段60に組み込むのが好適である。あるいはまた、合成メモリ34は、図3に示すCP U50のメモリに組み込むこともできる。 処理手段36はフレームバッファ60のメモリ素子へピクセルを転送する。合成メ モリ34内に格納した情報を用いて処理手段36は入力ピクセルを次のように処理す る。 前景入力ピクセルが前景区域に入るものである場合には、これらをフレームバ ッファ60の対応するメモリ素子へ転送する。 前景入力ピクセルが混合区域に入るものである場合には、それを代表する部分 を選択してフレームバッファ60の対応するメモリ素子へ転送する。 背景入力ピクセルが背景区域に入るものである場合は、これらをフレームバッ ファ60の対応するメモリ素子へ転送する。 背景入力ピクセルが混合区域に入るものである場合には、それを代表する部分 を選択してフレームバッファ60の対応するメモリ素子へ転送する。 このようにして、フレームバッファ内に合成画像を形成することができる。 図6は他の実施例を示すものであり、本例ではディスプレイコントローラ30は 、混合区域内の画像位置を2つの選択部に分割する手段38を具えている。第1の 選択部は前景ピクセルを表示するためのものであり、第2の選択部は背景ピクセ ルを表示するためのものである。入力画像の双方が混合区域に対して十分に寄与 するものである場合には、通常のテレビジョンを見る場合のように十分に遠い距 離から見るときに、視聴者は混合の印象を受けるようになる。混合メモリ34に格 納された情報を用いて、処理手段36は入力ピクセルがどの区域に入るものである のかを決定する。混合区域に対応する入力ピクセルに対しては、処理手段36は分 割手段38から供給される情報を用いて、入力ピクセルがどの選択部に入るのかを 決定する。これに基づいて、処理手段は入力ピクセルを以下のように処理する。 前景入力ピクセルが前景区域に入るものである場合には、これらのピクセルを フレームバッファ60の対応するメモリ素子へ転送する。 前景入力ピクセルが混合区域の第1の選択部へ入るものである場合には、これ らのピクセルをフレームバッファ60の対応するメモリ素子へ転送する。 背景入力ピクセルが背景区域に入るものである場合には、これらのピクセルを フレームバッファ60の対応するメモリ素子へ転送する。 背景入力ピクセルが混合区域の第2の選択部に入るものである場合には、これ らのピクセルをフレームバッファ60の対応するメモリ素子へ転送する。 混合区域を2つの選択部に分割する幾つかの方法を説明するために、図7にお いては、混合区域220の点線枠を付けて示す小さな部分222を、個々のピクセル位 置が見えるまで拡大して示す。図7、図8a〜8dおよび9a〜9cには、種々の選択部 のパターンを示す。ハッチングしたパターンのピクセル位置は背景ピクセルを表 示するために用いられるものであり、無パターン(白)のピクセル位置は前景ピ クセルを表示するために用いられるものである。第1のパターンにおいては(図 7)、前景ピクセルと背景ピクセルとを交互に表示する(チェス盤パターン)。 この場合には、双方の画像は、混合画像全体に亘って同等の寄与をすることにな る。図7に示す混合領域は3個のピクセル巾を有する周縁領域となっている。も ちろん、他の巾、例えばピクセル2個分または4個分の巾とすることもできる。 さらに、混合区域は、前景画像の周縁領域だけでなく他の領域とすることもでき る。また、混合領域を前景画像全体の領域を占めるものとすることもできる。 2つの画像を混合する際のレベルは通常α−関数で記述することができる。す なわち、前景画像ピクセルをα倍したものと、背景画像を(1−α)倍したもの とで混合画像のピクセルを構成することができ、ここにαは0から1の範囲内の 値である。この実施例では、個々のピクセルを混合するものではないが、十分に 離れたところから見ることによって混合効果を得ることができる(空間混合)。 視聴者から見たαの有効な値は、個々の入力画像から異なる個数のピクセルを選 択することによって左右される(画像から選択されるピクセルの個数が多くなる と合成画像に対する当該画像の寄与は大きくなり、少なくなると寄与も低くなる )。図8は、図面の上部に示すようにα−関数を混合区域に亘って変化させて或 る画像から別の画像への変わり目を特にスムーズとした4つのパターンを示すも のである。 例として、図8に示す混合区域は3個のピクセル巾を有する周縁領域とした。 背景区域よりも前景区域に一層近い大多数の位置を用いて、前景ピクセルを表示 する。周縁領域の中間の位置の半分を用いて前景ピクセルを表示する。前景区域 よりも背景区域に一層近い位置の大多数を用いて背景ピクセルを表示する。図9 は、4個のピクセル巾を有する周縁領域より成る混合区域を示すものである。こ の場合のα−関数を図面の上部に示した。 100Hzよりも低い周波数で動作するインターレースディスプレイ上に混合画像 を表示する場合には、ピクセルの分離(隣接するピクセルが異なる入力画像から 由来している)があるとフリッカが生じる。図7、8および9に示すパターンで は、混合区域内のピクセルは、同じ入力画像から由来する少なくとも1つの隣接 するピクセルを有するようにする(垂直方向あるいは対角線方向に)ことによっ てフィルッカを回避するようにしている。 図6の分割手段38によって混合区域を2つの選択部に分割する機能を、他の実 施例では処理手段36で受け持たせることできることは明らかである。例えば、処 理手段36を図10のフローチャートで示すように入力ピクセルを処理するようにプ ログラムすることができる。このプログラムはピクセルをチェス盤のパターンに したがって混合するものである。 さらに他の実施例では、分割手段38の機能を図3のCPU50で実行できることも 明らかである。CPU50は、合成メモリ34に格納すべき合成情報52と一緒にパター ン情報をディスプレイコントローラ30へ供給することができる。例えば、合成情 報52は、各画像位置に対して1ビットを割り当てた1−ビットプレーンの形態と することができる。このビットは、前景ピクセルまたは背景ピクセルのいずれを フレームバッファの対応するメモリ素子へ転送して、その後に対応する画像位置 で表示するのかを指示するものである。この場合、CPU50は、混合区域において は所望のパターンにしたがってビットを交互に割り当てることができる。あるい はまた、1次元ラン−レングスを用いる場合には、CPU50は各セグメントに対し て区域の種類に応じた処理パターンを供給することができる。或るセグメントに 対して混合のレベルを異ならせる必要がある場合には、CPU50は、各セグメント に対して一連のパターンを供給することができる。例えば、図9bには、3つの混 合レベルを有する混合区域を示してある。この場合には、CPU50は1ピクセル長 の開始パターン(α=3/4に対応する)と、2ピクセル長の連続パターン(α=1 /2に対応する)と、1ピクセル長の停止パターン(α=1/4に対応する)とを 供給することができる。特に、画像の上縁に沿う場合には、パターンはもっと長 いものとなる。 画像は、そこに含まれる情報に依存して異なるレートでリフレッシュすること ができる。完全な動画の典型的なリフレッシュレートは25または30Hzであるが、 テレテキストページは2秒置きにリフレッシュするだけで良い。オンスクリーン ディスプレイ(OSD)情報は全くリフレッシュする必要がなく、アニメーションの グラフィック画像は30Hzよりも高いピークリフレッシュレートが必要である。こ のような種々の画像を処理できるようにするために、ディスプレイコントローラ 30は前景入力画像および背景入力画像をそれぞれ独立に(異なる時刻に異なるリ フレッシュレートで)処理できるものである必要がある。これは、フレームバッ ファ60として、先に格納した画像ピクセルに影響を及ぼすことなく新たな画像ピ クセルを書き込むことができるものを用いることにより実現できる。このような フレームバッファとしては、ランダムアクセスポートを有するフレームバッファ (ピクセルを独立に書き込むことができる)がある。このようなフレームバッフ ァは、例えばNEC株式会社から製造販売されている。また、シリアル入力ポート を有し、メモリ素子へのマスクドアクセスがサポートされているフレームバッフ ァを用いることもできる(ピクセル列を順次のメモリ素子へ格納し、ビットマス クを用いて指示される幾つかのピクセルをスキップしても先に格納したピクセル の値は影響を受けない)。このようなデバイスの例としては、NEC株式会社から 製造販売されている同期GRAM(μPD481850)やミクロン・テクノロジー社から製 造販売されているページモードDRAM(MT4C1668/9)がある。 図11は、本発明によるディスプレイコントローラ30およびフレームバッファ60 の他の実施例を示すものである。本例においては、慣例のシリアル入出力動作を サポートするフレームバッファ60を用いる。このようなフレームバッファの例と しては、同期DRAM(SDRAM)があり、これは容易に入手することができる。このよ うなフレームバッファを用いる場合には、ピクセル列を書き込むことによってこ の列に対応するすべての順次のメモリ素子は影響を受ける(範囲内のどのメモリ 素子もスキップされない)。双方の画像のピクセルより成る混合区域のピクセル 列を書き込むために、ディスプレイコントローラ30は、双方の画像のピクセルに 同時にアクセスできるものである必要がある。このためには、画像がそれぞれ独 立して供給される場合でもそのようなことを実現するために、ディスプレイコン トローラ30には、フレームバッファ60から先に格納したピクセル列を読み出すた めの第2の入力手段40を設ける。そこでの読み込みは、第1の入力手段32で現在 受けている入力ピクセル列と同期して行なう。処理手段36は、表示区域および混 合区域にしたがって第1の入力手段32で受けるピクセルを選択し、この選択した ピクセルを第2の入力手段40で受けるピクセルと組み合わせる。次に、処理手段 36は合成したピクセル列をフレームバッファ60へ転送する。明らかに、シリアル 入出力動作は、別個のポートの形態のフレームバッファ60によってサポートでき るかまたは高速双方向ポートの形態でサポートすることもできる。 図12は本発明の他の実施例を示すものであり、画像処理システムは、フレーム バッファ60に結合したプレンダーロジック手段90を具えている。図6に示したも のと同様のディスプレイコントローラ30は入力ピクセルを上述したように処理し 、フレームバッファ60内に格納される合成画像を形成する。ブレンダーロジック 手段90はフレームバッファ60からピクセルを読み出し、それらを例えば図3のデ ィスプレイ発生器70に供給する。さらに、ブレンダーロジック手段90は、混合区 域に対応したピクセルを転送する前にブレンドする。これによって、通常のコン ピュータディスプレイの場合のようにディスプレイに接近して見る場合にも良好 な混合レベルを得ることができる。ブレンダーロジック手段90は、ピクセル列を 読み取る第1および第2の入力手段を具えている。第1の入力手段92はフレーム バッファ60に結合されている。第2の入力手段94はデレーロジック手段100に結 合されている。このデレーロジック手段100は、フリップフロップやシフトレジ スタのような慣例の回路を用いて構成されており、フレームバッファ60から読み 出されたピクセル列を、順次に受けるピクセル間の時間間隔に等しいデレー時間 だけ遅らせるものである。ブレンダーロジック手段90はさらに、第1の入力手段 92を介して受け取ったピクセルを第2の入力手段94を介して受け取ったピクセル とブレンドする手段96を具えている。例えば、双方の入力ピクセルを2で除算し (シフト動作)、その結果を加算することによって実行することができる。ブレ ンダーロジック手段90にはさらにピクセルを転送するための出力手段98を設け る。合成メモリ34に格納されている情報を用いて第1の入力手段92を介して受け 取ったピクセルが混合区域の一部を構成するものであるか否かを決定する。当該 ピクセルが混合区域のものである場合にはブレンドされたピクセルを転送する。 しかし当該ピクセルが混合区域のものでない場合には、ピクセルをブレンドする ことなく転送する。本実施例では、同じ画像ライン上の直前のピクセルとブレン ドする。当業者であれば他の種々のブレンド方法を適用できることは明らかであ る。例えば、同一のライン上のより多くの(先行するまたは後続の)ピクセルを 含むように拡張したり、隣接する(先行するまたは後続の)ライン上のピクセル を含むように拡張したフレンド方法を採用することができる。他方、ブレンドを 所定のピクセルにのみ限定することもできる。例えば、同一の入力画像から由来 する順次のピクセルをブレンドする代わりに、特定のパターン情報を用いること によって、ブレンドを異なる画像から由来するピクセルに限ることもできる。 本発明の変形例においては、デレーロジック手段100およびブレンダーロジッ ク手段90の機能を、慣例のようにディスプレイコントローラ30と組み合わせるこ とができる。さらに、図3のビデオ発生器70の機能をディスプレイコントローラ 30と組み合わせることもできる。 画像ピクセルは種々のデータフォーマットを用いて表現することができ、例え ばRGBのようなカラー−スペースモデルやYUVのような輝度−基準モデルを用いる ことができる。ある種のデータフォーマットはグラフィック画像に一層適してお り、他の種類のデータフォーマットはビデオ画像に一層適している。さらに、画 像は異なるビット数を用いて表現することができる。例えば、カラーまたは輝度 /彩度強度レベルに対しては通常6または8ビットを用いることができる。本発 明の実施例においては、個々の強度レベルに対して8ビットを用いるものとする 。このようなフォーマットの例は、24ビットRGB(3つの8−ビットカラー強度 レベル)および16-ビット4:2:2YUV(1つの8−ビット輝度強度レベル:2つの 8−ビットカラー強度レベルで、これらを順次のピクセルに対して交互に格納す る)である。さらに本実施例では、入力画像は同じデータフォーマットで供給さ れるものとしている。これら入力画像のフォーマットが異なる場合には、慣例の 回路を用いてこれらのピクセルを共通のフォーマットに変換することができる 。あるいはまた、異なるフォーマットのピクセルを、例えばフォーマットの寄与 を残したまま処理し、格納するには種々の方法が既知である。本発明は使用する データフォーマットおよびビット数とは無関係に適用できるものである。さらに 、当業者は、特にYUVの場合には、一つの色成分も失われないように注意する必 要があることがわかる(UおよびV色成分は通常順次のピクセルに対して交互に 格納されているので、所望の混合レベルがα=1/2の場合には、混合区域におい ては4個のピクセル毎に色成分を格納するのが好適である)。 図13はさらに他の実施例を示すものであり、ディスプレイコントローラ30は、 混合区域位置に対応するメモリ素子のビット格納位置を2つの選択部に分割する 手段44を具えている。各メモリ素子のビット格納位置の第1の選択部を用いて前 景入力ピクセルを代表する部分を格納し、第2の選択部を用いて背景入力ピクセ ルを代表する部分を格納する。 図14は、8−ビット強度レベルを用いる場合の2つの選択部を示すものである 。説明の便宜上、一つのピクセルをただ1個の8−ビットフィールドでしか示し ていないが、典型的にはピクセルは2つまたは3つの8−ビットフィールドで表 示され、格納されるものである。各メモリ素子300は第1の選択部310および第2 の選択部320とに分割されている。第1の選択部310のビット格納位置には、上位 4桁のビットを格納し、第2の選択部320のビット格納位置には、下位4桁のビ ットを格納する。したがって、第1の選択部310には前景ピクセル330の上位4桁 のビットが格納され、第2おん選択部320には背景ピクセル340の上位4桁のビッ トが格納される。 図15は選択部の種々の変形例を示す。第2の選択部(背景画像に割り当てられ ている)のビット格納位置をハッチングを付けて示す。通常は、図14および15b に示すように、ビット格納位置は双方の入力画像に対して均等に割り当てられて いる。或る入力画像のα−係数が0.5よりも相当小さい場合には、この入力画像 に対しては少数の入力ビットを割り当てるのが好適である。例えば、α=0.125と する場合には、合成ピクセルに対する前景ピクセルの完全な寄与を格納するのに 5ビットを用いれば十分である(2進法を用いる場合には、前景ピクセルの最高 強度は255であり、したがって5ビットを用いて格納する場合には最大の寄与は 32となる)。背景ピクセルの完全な寄与を格納するためには、8ビットが必要で ある(最高強度:7/8×255)。理想的には、双方の寄与を完全に格納するには、1 3ビット(5ビット+13ビット)を用いる。8ビットしか用いられないので、図1 5cの選択部は図15cの選択の好適な変形例となる。図15cにおいては、前景画像に 対して3ビット(約5*(8/13))が割り当てられ、背景画像に対して5ビット( 約8*(8/13))が割り当てられている。この方法を用いると、最高の混合係数( α−係数)を持つ画像に対してより多数のビット格納位置が割り当てられるよう に格納位置が分割されることになる。図15a〜15dの上部に示したα−係数は背景 画像の可能な寄与を表している。図15bに示す選択の変形例として、図15dでは、 格納位置を交互に割り当てるようにしている。 選択したピクセルビットを格納することは、メモリ素子の個々の格納位置に、 メモリ素子の残余の格納位置に影響を与えることなくピクセルビットを書き込む ことができるフレームバッファ60を用いることによって可能となる。このような 機能は、メモリ素子格納位置に対するマスクドアクセスが可能なシリアル入力ポ ート付きのフレームバッファによって実行できる。このようなフレームバッファ の例としては、NEC株式会社から製造販売されている同期GRAMがある。このよう なフレームバッファを用いることにより、図12に示す分割手段44によってフレー ムバッファに対する所望のマスクパターンを与えることができる。 図16は、ピクセルビットの選択した部分を格納するようにした実施例の変形例 を示す。本例では慣例のシリアル入出力動作のみをサポートするフレームバッフ ァ60を用いている。このようなフレームバッファへのメモリ素子への書き込みを 行うとメモリ素子のすべてのビット格納位置に影響を及ぼすことになる。このよ うなフレームバッファを用いるために、ディスプレイコントローラ30にはフレー ムバッファ60から既に格納されているピクセル列を読み出す第2の入力手段40を 設ける。この読み出しは、第1の入力手段32を介して現在受け取っている入力ピ クセル列と同期して行なう。例えば、或る瞬時において第1入力手段は混合区域 に対応する前景入力ピクセルを受け取っているものと仮定するとともに選択部の ビット格納位置は図14に示すようになっているものと仮定する。この場合には、 前景入力ピクセルの上位4桁のビットが選択される。これは、例えばヘキサデシ マル値“F”を有する最上位桁マスクニブルを有するヘキサデシマルマスク“F0 ”を用いてピクセル強度に対してビット毎のAND演算を施すことによって実行で きる。同様に、下位の4ビットを第1の入力手段40によってフレームバッファ60 から読み出したピクセル列から選択する。これは、例えばヘキサデシマルマスク “F0”を用いピクセル強度に対してビット毎のAND演算を行なうことによって実 行できる。上述したように、これら下位4桁のビットは背景入力ピクセルの上位 4桁のビットを含むものである。次に、双方のビット列を混合し(例えばビット 毎のOR演算を実行する)、フレームバッファ60へ転送する。これらの演算を実行 するのに通序付のロジックを使用する代わりに、処理手段36をこれらの演算を実 行するようにプログラムすることもできる。このような場合には、プログラムコ ードにマスクを組み入れておくか、あるいはまたデータの形態でプログラムがマ スクを使用できるようにする。 本発明のさらに他の実施例においては、図17に示すように、画像処理システム に、フレームバッファ60に結合したブレンダーロジック手段110を設ける。ディ スプレイコントローラ30は図13に示したものと同じものであり、入力ピクセルを 上述したように処理してフレームバッファ60内に格納される合成画像を形成する ものである。ブレンダーロジック手段110はフレームバッファ60からピクセルを 読み出して、例えば図3に示したディスプレイ発生器70に送る。さらに、ブレン ダーロジック手段110は、混合区域内のピクセルに対して、ピクセルを転送する 以前に双方の選択部の格納位置から読み出した値をブレンドする。これによって 、ディスプレイを通常コンピュータディスプレイを見る場合のように近くから見 る場合に、良好なブレンドレベルが得られる。そのために、ブレンダーロジック 手段110にはフレームバッファ60からピクセル列を読み出す手段112を設ける。ブ レンダーロジック手段110は、さらに第1の選択部のビット格納位置から読み出 した値と、第2の選択部のビット格納位置から読み出した値とをブレンドする手 段114を設ける。ここで選択部のビット格納位置は図14に示すようなものである と仮定して、例えば以下のようにしてブレンドを行なう。 ヘキサデシマルマスク“F0”を用い、ピクセル強度に対してビット毎のAND演 算を行なうことによって上位4桁のビット格納位置から前景入力ピクセルの上位 4 桁のビットを抽出する。その結果得られる値を第1のレジスタに格納する。 ヘキサデシマルマスク“0F”を用い、ピクセル強度に対してビット毎のAND演 算を行なうことによって下位4桁のビット格納位置から背景入力ピクセルの上位 4桁のビットを抽出する。この値を16倍して(4ビット位置だけシフトする)ビ ットを上位のニブルに格納されるようにする。その結果得られる値を第2のレジ スタに格納する。 双方のレジスタに格納されている値を2で除算(シフト動作)して加算するこ とによりこれらの値の平均値を演算する。 この結果得られるブレンドされたピクセルは双方の値の平均値となっている。マ スクパターンは固定としても良いし、図3に示すディスプレイコントローラ30ま たはCPU50のような外部のコントローラから供給しても良い。ブレンダーロジッ ク手段110にはさらにピクセルを転送する出力手段116を設ける。合成メモリ34に 格納した情報を用いて入力手段112を介して受け取ったピクセルが混合区域の一 部になるか否かを決定する。ピクセルが混合区域の一部となる場合には、ブレン ドしたピクセルを転送する。ピクセルが混合区域の一部ではない場合には、ピク セルをブレンドせずに転送する。 本発明に変形例においては、ブレンドロジック手段110の機能を慣例のように ディスプレイコントローラ30に組み込むことができる。 格納したピクセルを表示する前にブレンダーロジック手段110を用いない場合 には、混合はかなり粗雑なものとなる恐れがある。例えば、前景画像のピクセル を格納するのに最上位桁のビット格納位置を使用する場合には、このビットは合 成されたピクセルの強度の半分に寄与することになる。前景画像ピクセルの強度 の僅かに変化してビットが変化するような場合には、合成されたピクセルの強度 が大きく変化してしまう可能性がある。他方、背景画像ピクセルの強度が大きく 変化しても合成されたピクセルの強度は僅かしか変化しない可能性もある。した がって本発明の変形例においては、ブレンダーロジック手段110を用いずに良好 な混合レベルが得られるように2つの方法を使用する。第1の方法は、合成され たピクセルに対して所望の混合レベルに近い値を寄与させるように選択部のビッ ト格納位置を割り当てるものである。例えば、図14において、上位4桁のビット 格納位置を背景画像に割り当てる。これによって背景画像ピクセルの寄与を最大 強度15までに制限することになり、これは合成されたピクセルの最高強度の約1/ 16に過ぎない(255の最高強度の約1/16)。その結果、高い強度を有する入力ピ クセルの最高混合レベルは約α=1/16となる。低い強度の入力ピクセルに対して は、例えば最高強度の1/8よりも小さくなり、近似的に混合レベルα=0.5が依然 として得られる。 図18は14の可能な選択部を示すものである。第2の選択部(背景画像に割り当 てられている)を構成するビット格納位置をハッチングを付けて示した。当業者 は所望の混合レベルおよび入力画像の性質に対して、画像で使用されている強度 レベルの分布および範囲に応じて最適の選択部を選ぶことができる。明らかに、 図18に示した以外の選択部も使用することができる。 ブレンドロジックを使用することなく良好な混合レベルを得る第2の方法は、 前景および背景の各々の入力ピクセルの最適の寄与を、利用できるビット格納位 置に格納する以前に決定するものである。入力ピクセルをビット格納位置に割り 当てる簡単な方法は、入力ピクセルに対して割り当てられた格納位置と同数の上 位桁ビットを格納することである。この方法は、所望の混合レベルに対して寄与 が最適なものとならない欠点がある。例えば、最上位ビットが前景ピクセルに割 り当てられた図18gに示す選択部にしたがってビット格納位置が割り当てられて いるものと仮定する。さらに、前景ピクセルは最高強度255を有し、好適な混合 レベルはα=0.5であると仮定する。前景ピクセルの上位4桁のビットを格納する と、混合されたピクセルの強度に対する寄与は170(128+32+8+2)となる。この場 合、好適な寄与128は、合成されたピクセルの最上位ビットのみをセットするだ けで良い。同様に、すべての強度レベルおよびすべての所望の混合レベルに対し て最適の寄与を決定することができる。 上述した双方の方法を組み合わせることによって特に良好な混合レベルが得ら れることを当業者は了解することができる。これは、例えば以下のようにして実 現することができる。 種々の画像において用いられている強度レベルの分布および範囲のような要素 に対して入力の性質を分析する(例えば、テレテキストの性質は完全な動画とは 相違している)。 所望の混合レベルを決定する。 各可能なピクセル強度に対して実行される混合レベルをすべての選択部に対し て演算する。 種々の画像の分布情報を用いて平均の混合レベルを演算する。 各画像タイプ毎に、所望の混合レベルに近い平均混合レベルを達成できる選択 部を選ぶ。 選んだ選択部にしたがって入力画像ピクセルを処理して最適の寄与を転送する 。 明らかに、最後の工程は、典型的には図16に示す処理手段36によって実行される 。他の工程の幾つかは、例えば汎用コンピュータを用いて一度だけ実行するのが 最良である。その場合には、図3のCPU50を新たな種類の画像をディスプレイコ ントローラ30によって処理する必要がある場合には、選択情報をディスプレイコ ントローラ30へ供給するようにプログラムすることができる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI G09G 5/36 520 9186−5C H04N 5/272 H04N 1/387 9178−5H G06F 15/66 450 5/272 9569−5H 15/68 400A 【要約の続き】 は、入力手段(32)と、処理手段(36)とを具えている。入 力手段(32)は、背景入力画像を構成するディジタル背景 入力ピクセルを受け取るとともに、少なくとも1つの前 景入力画像を構成するディジタル前景入力ピクセルを受 け取る。処理手段(36)は入力ピクセルを処理し、処理し たピクセル列をフレームバッファ(60)へ送って合成画像 を形成する。前景入力ピクセルを処理し、これが前景区 域位置に対応する場合には対応するメモリ素子へ送り、 前景入力ピクセルが混合区域位置に対応する場合には、 このピルセルを代表する部分を対応するメモリ素子へ送 る。背景入力ピクセルを処理し、これが背景区域位置に 対応する場合には対応するメモリ素子へ送り、背景入力 ピクセルが混合区域位置に対応する場合には、このピル セルを代表する部分を対応するメモリ素子へ送る。

Claims (1)

  1. 【特許請求の範囲】 1.前景画像および背景画像を処理し、共用フレームバッファに合成画像を格納 するようにした画像処理システムであって、 ディスプレイコントローラ手段およびこのディスプレイコントローラ手段に 結合されたフレームバッファ手段を具え、 前記ディスプレイコントローラ手段が、 前景入力画像を構成するディジタル背景入力ピクセルおよび少なくとも一つ の前景入力画像を構成するディジタル前景入力ピクセルを受け取り、これら背景 および前景ピクセルの差分を求める入力手段と、 前記入力ピクセルを処理し、処理したピクセル列を前記フレームバッファ手 段のメモリ素子へ送って合成画像を形成する処理手段とを具えるものにおいて、 画像処理システムが、前記合成画像内の位置が、予め決められた背景区域の 一部を構成するものであるのか予め決められた前景区域の一部を構成するもので あるのかあるいは予め決められた混合区域の一部を構成するものであるのかを決 定する手段を具え、前記混合区域は、合成された画像において対応する前景画像 の予め決められた領域に対応する位置として規定された混合区域位置を有してお り、前記前景区域は、合成された画像において前景画像に対応し、前記混合区域 の一部とならない位置として規定された前景区域位置を有しており、前記背景区 域は、合成された画像において背景画像に対応し、前記混合区域または前景区域 の一部とならない位置として規定された背景区域位置を有しており、 前記ディスプレイコントローラ手段が、 各入力ピクセルに対して対応する画像位置を決定する手段と、 各画像位置に対して対応するメモリ素子を決定する手段と、 前記前景入力ピクセルを処理し、このピクセルが前景区域位置に対応する場 合にはこれを対応するメモリ素子へ送り、前景入力ピクセルが混合区域に対応す る場合には、前景ピクセルの代表的な部分を対応するメモリ素子へ送る手段 と、 前記背景入力ピクセルを処理し、このピクセルが背景区域位置に対応する場 合にはこれを対応するメモリ素子へ送り、背景入力ピクセルが混合区域に対応す る場合には、背景ピクセルの代表的な部分を対応するメモリ素子へ送る手段とを 設けたことを特徴とする画像処理システム。 2.請求項1の画像処理システムにおいて、前記混合区域に、合成画像において 、対応する前景画像の予め決められた周縁領域に対応する部分を設けたことを特 徴とする画像処理システム。 3.請求項1の画像処理システムにおいて、 前記ディスプレイコントローラ手段が、前記混合区域を第1および第2の選 択部に分割する手段を具え、 前記前景ピクセルの代表的な部分が、混合区域位置の第1の選択部に対応す る前景ピクセルを含み、 前記背景ピクセルの代表的な部分が、混合区域位置の第2の選択部に対応す る背景ピクセルを含むことを特徴とする画像処理システム。 4.請求項3の画像処理システムにおいて、前記混合区域位置の分割処理が、隣 接する位置を、前記第1および第2の選択部に実質的に交互に割り当てる処理を 含むことを特徴とする画像処理システム。 5.請求項3または4の画像処理システムにおいて、画像処理システムが前記フ レームバッファ手段に結合されたデレー手段と、このデレー手段および前記フレ ームバッファ手段に結合されたブレンダーロジック手段とを具え、 前記デレー手段が、前記フレームバッファ手段からピクセル列を受け取る手 段と、このピクセル列と同じピクセル列を1ピクセルの時間遅延させたものを発 生する手段とを具え、 前記ブレンダーロジック手段が、第1および第2の入力手段と、ブレンド手 段と、出力手段とを具え、 前記第1の入力手段が、前記フレームバッファ手段からピクセル列を読み出 す手段を具え、 前記第2の入力手段が、前記デレー手段からピクセル列を読み出す手段を具 え、 前記ブレンド手段が、前記第1の入力手段を介して受け取ったピクセルと前 記第2の入力手段を介して受け取ったピクセルとをブレンドしてブレンドされた ピクセルを形成する手段を具え、 前記出力手段が、前記第1の入力手段を介して受け取ったピクセルが混合区 域位置に対応する場合には、前記ブレンドされたピクセルを送り出し、前記ピク セルが前景区域位置または背景区域位置に対応する場合には、第1の入力手段を 介して受け取ったピクセルを送りだす手段を具えることを特徴とする画像処理シ ステム。 6.請求項1の画像処理システムにおいて、 前記入力ピクセルが複数のビットを有しており、 前記フレームバッファ手段のメモリ素子は前記入力ピクセルのビットとほぼ 同数のビット格納位置を有しており、 前記ディスプレイコントローラ手段が、前記混合区域位置に対応するメモリ 素子のビット格納位置を第1および第2の選択部に分割する手段を具え、 混合区域位置に対応する前記前景ピクセルの代表的な部分が、各前景ピクセ ルの、対応するメモリ素子のビット格納位置の第1の選択部に送られる代表的な 部分を含み、 混合区域位置に対応する前記背景ピクセルの代表的な部分が、各背景ピクセ ルの、対応するメモリ素子のビット格納位置の第2の選択部に送られる代表的な 部分を含むことを特徴とする画像処理システム。 7.請求項6の画像処理システムにおいて、前記メモリ素子のビット格納位置の 第1の選択部が、メモリ素子で利用できるビット格納位置のほぼ半数を有するこ とを特徴とする画像処理システム。 8.請求項2または6記載の画報処理システムに置いて、前記メモリ素子のビッ ト格納位置の第1の選択部が、対応する位置が背景区域よりも前景区域に一層近 い場合には、メモリ素子で利用できるビット格納位置の半数よりも多い位置を有 し、対応する位置が前景区域よりも背景区域に一層近い場合には、メモリ素子で 利用できるビット格納位置の半数よりも少ない位置を有するものとした 画像処理システム。 9.請求項6,7または8の画像処理システムにおいて、前記前景入力ピクセル の代表的な部分が、前景入力ピクセルの上位の複数のビットを含み、前記背景入 力ピクセルの代表的な部分が、背景入力ピクセルの上位の複数のビットを含むこ とを特徴とする画像処理システム。 10.請求項6,7または8の画像処理システムにおいて、前記システムが、前記 前景入力ピクセルの合成画像に対する寄与の値を、前景入力ピクセルをビット格 納位置の第1の選択部に格納される前景入力ピクセルの値のほぼ半分に選択する ことによって前記前景入力ピクセルの代表的な部分を決定し、前記背景入力ピク セルの合成画像に対する寄与の値を、背景入力ピクセルをビット格納位置の第2 の選択部に格納される背景入力ピクセルの値のほぼ半分に選択することによって 前記背景入力ピクセルの代表的な部分を決定する手段を具えることを特徴とする 画像処理システム。 11.請求項7の画像処理システムにおいて、 前記画像処理システムが、前記フレームバッファ手段に結合されたブレンダ ーロジック手段を具え、 前記ブレンダーロジック手段が、入力手段と、ブレンド手段と、出力手段と を具え、 前記入力手段が、前記フレームバッファ手段からピクセル列を読み出す手段 を具え、 前記ブレンド手段が、前記ビット格納位置の第1の選択部から読み出した値 と、ビット格納位置の第2の選択部から読み出した値とをブレンドしてブレンド されたピクセルを形成する手段を具え、 前記出力手段が、前記第1の入力手段を介して受け取ったピクセルが混合区 域位置に対応する場合には、前記ブレンドされたピクセルを送り出し、前記ピク セルが前景区域位置または背景区域位置に対応する場合には、第1の入力手段を 介して受け取ったピクセルを送りだす手段を具えることを特徴とする画像処理シ ステム。 12.請求項2の画像処理システムにおいて、前記周縁領域の巾を2〜4ピクセル とすることを特徴とする画像処理システム。 13.請求項1〜12の画像処理システムを含む装置。
JP52032296A 1994-12-23 1995-11-27 単一のフレームバッファを有する画像処理システム Expired - Fee Related JP3818662B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL94203749.0 1994-12-23
EP94203749 1994-12-23
PCT/IB1995/001064 WO1996020470A1 (en) 1994-12-23 1995-11-27 Single frame buffer image processing system

Publications (2)

Publication Number Publication Date
JPH09509766A true JPH09509766A (ja) 1997-09-30
JP3818662B2 JP3818662B2 (ja) 2006-09-06

Family

ID=8217489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52032296A Expired - Fee Related JP3818662B2 (ja) 1994-12-23 1995-11-27 単一のフレームバッファを有する画像処理システム

Country Status (6)

Country Link
US (1) US5719593A (ja)
EP (1) EP0746840B1 (ja)
JP (1) JP3818662B2 (ja)
KR (1) KR100362071B1 (ja)
DE (1) DE69535693T2 (ja)
WO (1) WO1996020470A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145758A (ja) * 2004-11-18 2006-06-08 Fuji Photo Film Co Ltd オンスクリーンディスプレイ装置
JP2006521030A (ja) * 2003-03-17 2006-09-14 エルジー エレクトロニクス インコーポレーテッド インタラクティブ・メディア・プレーヤーでイメージデータを処理する装置及び方法
JP2012514263A (ja) * 2008-12-31 2012-06-21 エスティー‐エリクソン、ソシエテ、アノニム 画像ブレンドプロセス及び画像ブレンド装置
JP2014016383A (ja) * 2012-07-05 2014-01-30 Toshiba Corp 画像処理装置および画像表示装置
JP2022515709A (ja) * 2018-11-14 2022-02-22 ベステル エレクトロニク サナイー ベ ティカレト エー.エス. 画像を生成するための方法、コンピュータプログラム、及び装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331472A (ja) * 1995-05-24 1996-12-13 Internatl Business Mach Corp <Ibm> 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置
JP3141737B2 (ja) * 1995-08-10 2001-03-05 株式会社セガ 仮想画像生成装置及びその方法
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6700588B1 (en) * 1998-11-09 2004-03-02 Broadcom Corporation Apparatus and method for blending graphics and video surfaces
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6853385B1 (en) * 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6798420B1 (en) 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
JP2001016623A (ja) * 1999-06-30 2001-01-19 Agilent Technologies Japan Ltd 撮像素子の試験方法
AU2573301A (en) 1999-10-29 2001-05-08 Surfcast, Inc. System and method for simultaneous display of multiple information sources
US7987431B2 (en) 1999-10-29 2011-07-26 Surfcast, Inc. System and method for simultaneous display of multiple information sources
US9668011B2 (en) * 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US6975324B1 (en) 1999-11-09 2005-12-13 Broadcom Corporation Video and graphics system with a video transport processor
US6538656B1 (en) 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
US8913667B2 (en) * 1999-11-09 2014-12-16 Broadcom Corporation Video decoding system having a programmable variable-length decoder
US6924803B1 (en) * 2000-05-18 2005-08-02 Vulcan Portals, Inc. Methods and systems for a character motion animation tool
JP4150949B2 (ja) * 2001-05-30 2008-09-17 ソニー株式会社 画像処理装置および方法、記録媒体、並びにプログラム
JP2004045748A (ja) * 2002-07-11 2004-02-12 Sharp Corp 表示装置及び表示方法
US7667710B2 (en) * 2003-04-25 2010-02-23 Broadcom Corporation Graphics display system with line buffer control scheme
WO2004104790A2 (en) * 2003-05-20 2004-12-02 Kagutech Ltd. Digital backplane
EP1671308A1 (en) * 2003-09-29 2006-06-21 Koninklijke Philips Electronics N.V. Method and apparatus for displaying a sub-picture over a background picture on a bi-stable display
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
WO2007039859A2 (en) * 2005-10-05 2007-04-12 Nxp B.V. Teletext processing circuit
WO2008044098A1 (en) * 2006-10-13 2008-04-17 Freescale Semiconductor, Inc. Image processing apparatus for superimposing windows displaying video data having different frame rates
US8472066B1 (en) 2007-01-11 2013-06-25 Marvell International Ltd. Usage maps in image deposition devices
JP4404116B2 (ja) * 2007-08-14 2010-01-27 セイコーエプソン株式会社 画像処理回路、表示装置及び印刷装置
JP4488042B2 (ja) * 2007-08-14 2010-06-23 セイコーエプソン株式会社 画像処理回路、表示装置及び印刷装置
US9024966B2 (en) * 2007-09-07 2015-05-05 Qualcomm Incorporated Video blending using time-averaged color keys
US8046453B2 (en) * 2007-09-20 2011-10-25 Qurio Holdings, Inc. Illustration supported P2P media content streaming
GB2521407B (en) 2013-12-18 2019-02-27 Displaylink Uk Ltd Display system
US11144119B2 (en) 2015-05-01 2021-10-12 Irisvision, Inc. Methods and systems for generating a magnification region in output video images
US11372479B2 (en) 2014-11-10 2022-06-28 Irisvision, Inc. Multi-modal vision enhancement system
US11546527B2 (en) 2018-07-05 2023-01-03 Irisvision, Inc. Methods and apparatuses for compensating for retinitis pigmentosa
US10146304B2 (en) 2014-11-10 2018-12-04 Irisvision, Inc. Methods and apparatus for vision enhancement
GB2534847A (en) 2015-01-28 2016-08-10 Sony Computer Entertainment Europe Ltd Display
US10497340B2 (en) * 2017-04-10 2019-12-03 Intel Corporation Beam scanning image processing within an improved graphics processor microarchitecture
CA3091176A1 (en) 2018-02-13 2019-08-22 Frank Werblin Methods and apparatus for contrast sensitivity compensation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498079A (en) * 1981-08-20 1985-02-05 Bally Manufacturing Corporation Prioritized overlay of foreground objects line buffer system for a video display system
US4531120A (en) * 1983-01-20 1985-07-23 International Business Machines Corporation Superposing graphic patterns
US4591842A (en) * 1983-05-26 1986-05-27 Honeywell Inc. Apparatus for controlling the background and foreground colors displayed by raster graphic system
IT1188385B (it) * 1985-02-28 1988-01-07 Rca Corp Apparato e metodo per la sovrapposizione di immagini video
US4745407A (en) * 1985-10-30 1988-05-17 Sun Microsystems, Inc. Memory organization apparatus and method
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
GB8601652D0 (en) * 1986-01-23 1986-02-26 Crosfield Electronics Ltd Digital image processing
JPS62272366A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 図形情報処理装置
US4992781A (en) * 1987-07-17 1991-02-12 Sharp Kabushiki Kaisha Image synthesizer
US5128658A (en) * 1988-06-27 1992-07-07 Digital Equipment Corporation Pixel data formatting
US5271097A (en) * 1988-06-30 1993-12-14 International Business Machines Corporation Method and system for controlling the presentation of nested overlays utilizing image area mixing attributes
US4951229A (en) * 1988-07-22 1990-08-21 International Business Machines Corporation Apparatus and method for managing multiple images in a graphic display system
US4958146A (en) * 1988-10-14 1990-09-18 Sun Microsystems, Inc. Multiplexor implementation for raster operations including foreground and background colors
US5185666A (en) * 1991-08-05 1993-02-09 Sony Corporation Of America Digitized film image processing system with bordered split screen display
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521030A (ja) * 2003-03-17 2006-09-14 エルジー エレクトロニクス インコーポレーテッド インタラクティブ・メディア・プレーヤーでイメージデータを処理する装置及び方法
JP2006145758A (ja) * 2004-11-18 2006-06-08 Fuji Photo Film Co Ltd オンスクリーンディスプレイ装置
JP2012514263A (ja) * 2008-12-31 2012-06-21 エスティー‐エリクソン、ソシエテ、アノニム 画像ブレンドプロセス及び画像ブレンド装置
JP2014016383A (ja) * 2012-07-05 2014-01-30 Toshiba Corp 画像処理装置および画像表示装置
JP2022515709A (ja) * 2018-11-14 2022-02-22 ベステル エレクトロニク サナイー ベ ティカレト エー.エス. 画像を生成するための方法、コンピュータプログラム、及び装置

Also Published As

Publication number Publication date
US5719593A (en) 1998-02-17
DE69535693D1 (de) 2008-03-13
DE69535693T2 (de) 2009-01-22
EP0746840B1 (en) 2008-01-23
KR100362071B1 (ko) 2003-03-06
JP3818662B2 (ja) 2006-09-06
KR970701408A (ko) 1997-03-17
EP0746840A1 (en) 1996-12-11
WO1996020470A1 (en) 1996-07-04

Similar Documents

Publication Publication Date Title
JP3818662B2 (ja) 単一のフレームバッファを有する画像処理システム
US5481275A (en) Resolution enhancement for video display using multi-line interpolation
US5896140A (en) Method and apparatus for simultaneously displaying graphics and video data on a computer display
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
US5010413A (en) Method and apparatus for displaying an enlarged image on multiple monitors to form a composite image
JPS6153908B1 (ja)
KR19990087564A (ko) 컴퓨터 그래픽 디스플레이 장치에서 화소값 및 알파값의 보간
IE60736B1 (en) Video display apparatus
US4771275A (en) Method and apparatus for assigning color values to bit map memory display locations
EP0840276B1 (en) Window processing in an on screen display system
US4772941A (en) Video display system
JPH0432593B2 (ja)
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
EP0343636A2 (en) Apparatus for receiving character multiplex broadcasting
US6339451B1 (en) Graphical on-screen display system
US5107254A (en) Address producing circuit for zoom function
JP2009507418A (ja) ビデオテストパターンのための効率的なテスト生成装置
EP0400990B2 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JP3542690B2 (ja) テレビ用のビデオ・グラフィックス装置
JP3453413B2 (ja) ボーダを有する文字記号を表示する方法および装置
JPH07162816A (ja) 文字放送受信装置
JP2510019B2 (ja) 画像表示方法および装置
JPS6224298A (ja) 画素丸め処理方法および回路
JP3704999B2 (ja) 表示装置及び表示方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees