KR970701408A - 단일 프레임 버퍼 영상 처리 시스템(Single frame buffer image processing system) - Google Patents

단일 프레임 버퍼 영상 처리 시스템(Single frame buffer image processing system)

Info

Publication number
KR970701408A
KR970701408A KR1019960704725A KR19960704725A KR970701408A KR 970701408 A KR970701408 A KR 970701408A KR 1019960704725 A KR1019960704725 A KR 1019960704725A KR 19960704725 A KR19960704725 A KR 19960704725A KR 970701408 A KR970701408 A KR 970701408A
Authority
KR
South Korea
Prior art keywords
foreground
pixel
background
input
region
Prior art date
Application number
KR1019960704725A
Other languages
English (en)
Other versions
KR100362071B1 (ko
Inventor
안토니우스 요제프 데 랑게 알폰시우스
Original Assignee
요트.게.아. 롤페즈
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR970701408A publication Critical patent/KR970701408A/ko
Application granted granted Critical
Publication of KR100362071B1 publication Critical patent/KR100362071B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)

Abstract

영상처리시스템은 배경 및 전경 영상을 처리하여 결합영상을 공유 프레임 버퍼에 기억한다. 영상들은 영상의 혼합이 가능한 방식으로 처리된다. 또한 영상긴에 자연스러운 천이가 달성가능하다. 입력영상은 독립적으로 제공될 수도 있도 상이한 리프레시 속도를 가질 수도 있다. 영상처리시스템은 결합 영상의 위치가 예정된 배경 영역, 예정된 전경영역 또는 예정된 혼합영역에 속하는지를 판정하는 수단(34,36)을 포함한다. 혼합영역은 해당 전경영상의 예정된 영역에 대응하는 결합영상내의 위치들로 정의되는 혼합영역 위치들로 이루어진다. 전경 영역은 혼합영역에 속하지 않으면서 전경영상에 대응하는 결합 영상내의 위치들로 정의되는 전경 영역 위치들로 이루어진다. 배경영역은 혼합영역 또는 전경영역에 속하지 않으면서 배경영상에 대응하는 결합영상내의 위치들로 정의되는 배경 영역 위치들로 이루어진다. 영상처리시스템은 디스플레이 제어기(30)와 이 디스플레이 제어기에 접속된 프레임 버퍼(60)를 포함한다. 디스플레이 제어기(30)는 입력수단(32)과 처리수단(36)을 포함한다.입력수단(32)은 배경 입력 영상을 구성하는 디지탈 배경 입력 화소를 수신하고, 적어도 하나의 전경입력 영상을 구성하는 디지탈 전경 입력 화소를 수신한다. 처리수단(36)은 입력화소들을 처리하여 이 처리된 화소들의 스트림을 프레임 버퍼(60)의 메모리 소자로 전송함으로써 결합영상을 형성한다. 화소들이 전경 영역 위치들에 대응할 경우에는 전경화소를 대응하는 메모리 소자들로 전송하고 화소가 혼합 영역 위치에 대응한 경우에는 전경화소의 대표부분을 대응하는 메모리 소자들로 전송함으로써 전경 입력 화소들이 처리된다. 화소들이 배경영역 위치들에 대응할 경우에는 배경화소를 대응하는 메모리 소자들로 전송하고 화소가 혼합 영역 위치에 대응할 경우에는 배경화소의 대표부분을 대응하는 메모리 소자들로 전송함으로써 배경 입력 화소들이 처리된다.

Description

단일 프레임 버퍼 영상 처리 시스템(Single frame buffer image processing system)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 영상처리시스템의 일실시예를 구체화한 장치의 블럭도를 도시한다,
제4도는 제3도의 영상처리시스템의 상세 블록도를 도시한다.

Claims (13)

  1. 디스플레이 제어 수단 및, 이 디스플레이 제어 수단에 접속된 프레임 버퍼를 구비하고, 배경 및 전경 영상을 처리하여 공유 프레임 버퍼에 결합영상을 기억하는 영상처리시스템에 있어서, 상기 디스플레이 제어수단이, 배경 입력 영상을 구성하는 디지탈 배경 영상 입력 화소 및 적어도 하나의 전경 입력 영상을 구성하는 디지탈 전경 입력 화소를 수신하고, 배경 및 전경 입력 화소를 구별하는 입력수단 및; 상기 입력화소들을 처리하여 이 처리된 화소들의 스트림을 상기 프레임 버퍼 수단의 메모리 소자로 전송함으로써 결합영상을 형성하는 처리수단을 포함하고, 상기 결합영상의 위치가 예정된 배경영역, 예정된 전경영역 또는 예정된 혼합영역에 속하는지를 판정하는 수단을 더 포함하되, 상기 혼합영역은 해당 전경영상의 예정된 영역에 대응하는 결합영상내의 위치들로 정의되는 혼합영역 위치들로 이루어지고, 상기 전경영역은 상기 혼합영역에 속하지 않으면서 전경영상에 대응하는 결합영상내의 위치들로 정의되는 전경 영역 위치들로 이루어지고, 상기 배경영역은 상기 혼합영역 또는 상기 전경영역에 속하지 않으면서 배경영상에 대응하는 결합영상내의 위치들로 정의되는 배경 영역 위치들로 이루어지며, 상기 디스플레이 제어수단이, 각각의 입력 화소에 대해 대응하는 영상 위치를 결정하는 수단과; 각각의 영상 위치에 대해 대응하는 메모리 소자를 결정하는 수단과; 전경화소들이 전경 영역 위치들에 대응하면 전경화소들을 대응하는 메모리 소자로 보내고, 전경화소들이 혼합 영역 위치들에 대응하면 전경화소들의 대표 부분(representative portion)을 대응하는 메모리 소자로 보냄으로써, 상기 전경 입력 화소들을 처리하는 수단 및; 배경화소들이 배경 영역 위치들에 대응하면 배경화소들을 대응하는 메모리 소자로 보내고, 배경화소들이 혼합 영역 위치에 대응하면 배경 화소들의 대표 부분을 대응하는 메모리 소자로 보냄으로써, 상기 배경 입력 화소들을 처리하는 수단을 포함하는 것을 특징으로 하는 영상처리시스템.
  2. 제1항에 있어서,상기 혼합영역은 해당 전경여상의 예정된 주변 영역에 대응하는 결합영상내의 위치들로 이루어지는 것을 특징으로 하는 영상처리 시스템.
  3. 제1항에 있어서,상기 디스플레이 제어 수단은 혼합 영역 위치들을 제1 및 제2선택부로 분할하는 수단을 포함하고, 상기 전경화소의 대표부분은 혼합 영역위치들의 상기 제1선택부에 대응하는 전경화소들로 구성되고, 상기 배경화소의 대표부분은 혼합 영역 위치들의 상기 제2선택부에 대응하는 배경화소들로 구성되는 것을 특징으로 하는 영상처리 시스템.
  4. 제1항에 있어서, 혼합 영역 위치들을 분할하는 것은 이웃하는 위치들을 사실상 번갈아가며 상기 제1선택부 및 상기 제2선택부에 배정하는 것임을 특징으로 하는 영상처리 시스템.
  5. 제3항 또는 제4항에 있어서, 상기 프레임 버퍼 수단에 접속된 지연수단 및, 상기 지연수단 및 상기 프레임 버퍼 수단에 접속된 조합 논리 수단을 더 포함하고, 상기 지연수단이 상기 프레임 버퍼 수단으로부터 화소 스트림을 수신하는 수단 및, 이 화소 스트림에 한 화소 길이 만큼 시간지연을 발생시키는 수단을 구비하고, 상기 조합 논리 수단이 제1 및 제2입력수단과, 조합수단 및 출력수단을 포함하되, 상기 제1입력수단은 상기 프레임 버퍼로부터 화소 스트림을 판독하는 수단을 구비하고, 상기 제2입력수단은 상기 지연수단으로부터 화소 스트림을 판독하는 수단을 구비하고, 상기 조합수단은 상기 제1입력수단에 의해 수신된 화소를 상기 제2입력수단 의해 수신된 화소가 조합하여 조합화소를 형성하는 수단을 구비하며, 상기 출력수단은 상기 제1입력수단에 의해 수신된 화소가 혼합 영역 위치에 대응할 경우에는 상기 조합화소를 전송하고 상기 수신된 화소가 전경 영역 위치 또는 배경 영역 위치에 대응할 경우에는 상기 제1입력수단에 의해 수신된 화소를 전송하는 수단을 구비하는 것을 특징으로 하는 영상처리 시스템.
  6. 제1항에 있어서, 상기 입력화소들은 복수의 비트들로 이루어지고, 상기 프레임 버퍼의 상기 메모리 소자는 상기 복수의 입력 화소 비트들과 사실상 동일한 량의 비트 기억 위치들로 이루어지고, 상기 디스플레이 제어 수단은 혼합 영역 위치에 대응하는 메모리 소자의 비트 기억 위치들을 제1 및 제2선택부로 분할하는 수단을 포함하고, 혼합 영역 위치에 대응하는 상기 전경화소의 대표부분은 해당 메모리 소자의 비트 기억 위치들의 상기 제1선택부에 전송될 각각의 전경화소의 대표부로 이루어지고, 혼합 영역 위치에 대응하는 상기 배경화소의 대표부분은 해당 메모리 소자의 비트 기억 위치들의 상기 제2선택부에 전송될 각각의 배경화소의 대표부로 이루어지는 것을 특징으로 하는 영상처리 시스템.
  7. 제6항에 있어서, 메모리 소자의 비트 기억 위치들의 상기 제1선택부는 메모리 소자내에서 이용가능한 비트 기억 위치들의 총량의 절반인 것을 특징으로 하는 영상처리 시스템.
  8. 제2항 또는 제6항 에 있어서, 메모리 소자의 비트 기억 위치들의 상기 제1선택부는 대응 위치가 배경영역보다는 전경영역에 더 근접할 경우에는 메모리내에서 이용가능한 비트 기억 위치들의 총 량의 절반 이상으로 이루어지고, 대응 위치가 전경영역보다는 배경영역에 더 근접할 경우에는 메모리내에서 이용가능한 비트 기억 위치들의 총 량의 절반 이하로 이루어지는 것을 특징으로 하는 영상처리 시스템.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 전경 입력 화소의 상기 대표부는 전경 입력 화소의 최상위 비트들로 이루어지고, 배경 입력 화소의 상기 대표부는 배경 입력 화소의 최상위 비트들로 이루어지는 것을 특징으로 하는 영상처리 시스템.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,비트 기억 위치들의 상기 제1선택부에 기억될 때 결합영상에 기여하는 값을 전경 입력 화소값의 사실상 절반값으로 선택함으로써 전경 입력 화소의 상기 대표부를 결정하고, 비트 기억위치들의 제2선택부에 기억될 때 결합영상에 기여하는 값을 배경 입력 화소 값의 사실상 절반값으로 선택함으로써 배경 입력 화소의 상기 대표부를 결정하는 수단을 더 포함하는것을 특징으로 하는 영상처리 시스템.
  11. 제7항에 있어서, 상기 프레임 버퍼 수단에 접속된 조합 논리 수단을 더 포함하고, 상기 조합 논리 수단은 입력수단,조합수단 및, 출력수단을 포함하되 상기 입력수단은 상기 프레임 버퍼로부터 화소 스트림을 판독하는 수단을 구비하고, 상기 조합수단은 비트 기억 위치들의 상기 제1선택부로부터 판독된 값을 비트 기억 위치들의 상기 제2선택부로부터 판독된 값과 조합하여 조합화소를 형성하는 수단을 구비하며, 상기 출력수단은 상기 입력수단에 의해 수신된 화소가 혼합 영역 위치에 대응할 경우에는 상기 조합화소를 전송하고 상기 수신된 화소가 전경 영역 위치 도는 배경 영역 위치에 대응할 경우에는 상기 입력수단에 의해 수신된 화소를 전송하는 수단을 구비하는 것을 특징으로 하는 영상처리 시스템.
  12. 제2항에 있어서, 상기 주변영역은 2 내지 4개의 화소들로 이루어진 폭을 것을 특징으로 하는 영상처리 시스템.
  13. 제1항 내지 제12항에 청구된 청상처리시스템을 포함하는 것을 특징으로 하는 장치
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960704725A 1994-12-23 1995-11-27 단일 프레임 버퍼 영상 처리 시스템 KR100362071B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94203749 1994-12-23
EP94203749.0 1994-12-23

Publications (2)

Publication Number Publication Date
KR970701408A true KR970701408A (ko) 1997-03-17
KR100362071B1 KR100362071B1 (ko) 2003-03-06

Family

ID=8217489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704725A KR100362071B1 (ko) 1994-12-23 1995-11-27 단일 프레임 버퍼 영상 처리 시스템

Country Status (6)

Country Link
US (1) US5719593A (ko)
EP (1) EP0746840B1 (ko)
JP (1) JP3818662B2 (ko)
KR (1) KR100362071B1 (ko)
DE (1) DE69535693T2 (ko)
WO (1) WO1996020470A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331472A (ja) * 1995-05-24 1996-12-13 Internatl Business Mach Corp <Ibm> 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置
JP3141737B2 (ja) * 1995-08-10 2001-03-05 株式会社セガ 仮想画像生成装置及びその方法
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6853385B1 (en) 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6573905B1 (en) * 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6608630B1 (en) * 1998-11-09 2003-08-19 Broadcom Corporation Graphics display system with line buffer control scheme
US6798420B1 (en) 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
JP2001016623A (ja) * 1999-06-30 2001-01-19 Agilent Technologies Japan Ltd 撮像素子の試験方法
US7987431B2 (en) 1999-10-29 2011-07-26 Surfcast, Inc. System and method for simultaneous display of multiple information sources
EP1242856A4 (en) * 1999-10-29 2008-06-04 Surfcast Inc SYSTEM AND METHOD FOR SIMULTANEOUS DISPLAY OF INFORMATION FROM A VARIETY OF SOURCES
US8913667B2 (en) * 1999-11-09 2014-12-16 Broadcom Corporation Video decoding system having a programmable variable-length decoder
US9668011B2 (en) * 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US6975324B1 (en) 1999-11-09 2005-12-13 Broadcom Corporation Video and graphics system with a video transport processor
US6538656B1 (en) 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
US6924803B1 (en) * 2000-05-18 2005-08-02 Vulcan Portals, Inc. Methods and systems for a character motion animation tool
JP4150949B2 (ja) * 2001-05-30 2008-09-17 ソニー株式会社 画像処理装置および方法、記録媒体、並びにプログラム
JP2004045748A (ja) * 2002-07-11 2004-02-12 Sharp Corp 表示装置及び表示方法
KR100925195B1 (ko) * 2003-03-17 2009-11-06 엘지전자 주식회사 대화형 디스크 플레이어의 이미지 데이터 처리장치 및처리방법
US7667710B2 (en) * 2003-04-25 2010-02-23 Broadcom Corporation Graphics display system with line buffer control scheme
GB2417360B (en) * 2003-05-20 2007-03-28 Kagutech Ltd Digital backplane
KR20060096420A (ko) * 2003-09-29 2006-09-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 쌍안정 디스플레이 상의 배경 화상 위에 서브-화상을디스플레이하기 위한 방법 및 장치
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
JP4749701B2 (ja) * 2004-11-18 2011-08-17 富士フイルム株式会社 オンスクリーンディスプレイ装置
US20080246878A1 (en) * 2005-10-05 2008-10-09 Nxp B.V. Teletext Processing Circuit
EP2082393B1 (en) * 2006-10-13 2015-08-26 Freescale Semiconductor, Inc. Image processing apparatus for superimposing windows displaying video data having different frame rates
US8472066B1 (en) * 2007-01-11 2013-06-25 Marvell International Ltd. Usage maps in image deposition devices
JP4488042B2 (ja) * 2007-08-14 2010-06-23 セイコーエプソン株式会社 画像処理回路、表示装置及び印刷装置
JP4404116B2 (ja) 2007-08-14 2010-01-27 セイコーエプソン株式会社 画像処理回路、表示装置及び印刷装置
US9024966B2 (en) * 2007-09-07 2015-05-05 Qualcomm Incorporated Video blending using time-averaged color keys
US8046453B2 (en) * 2007-09-20 2011-10-25 Qurio Holdings, Inc. Illustration supported P2P media content streaming
ATE550744T1 (de) * 2008-12-31 2012-04-15 St Ericsson Sa Verfahren und vorrichtung zum mischen von bildern
JP2014016383A (ja) * 2012-07-05 2014-01-30 Toshiba Corp 画像処理装置および画像表示装置
GB2521407B (en) * 2013-12-18 2019-02-27 Displaylink Uk Ltd Display system
US11546527B2 (en) 2018-07-05 2023-01-03 Irisvision, Inc. Methods and apparatuses for compensating for retinitis pigmentosa
US11144119B2 (en) 2015-05-01 2021-10-12 Irisvision, Inc. Methods and systems for generating a magnification region in output video images
US11372479B2 (en) 2014-11-10 2022-06-28 Irisvision, Inc. Multi-modal vision enhancement system
EP3218850A4 (en) 2014-11-10 2018-06-27 Visionize LLC Methods and apparatus for vision enhancement
GB2534847A (en) 2015-01-28 2016-08-10 Sony Computer Entertainment Europe Ltd Display
US10497340B2 (en) * 2017-04-10 2019-12-03 Intel Corporation Beam scanning image processing within an improved graphics processor microarchitecture
WO2019160962A1 (en) 2018-02-13 2019-08-22 Frank Werblin Methods and apparatus for contrast sensitivity compensation
WO2020098934A1 (en) * 2018-11-14 2020-05-22 Vestel Elektronik Sanayi Ve Ticaret A.S. Method, computer program and apparatus for generating an image

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498079A (en) * 1981-08-20 1985-02-05 Bally Manufacturing Corporation Prioritized overlay of foreground objects line buffer system for a video display system
US4531120A (en) * 1983-01-20 1985-07-23 International Business Machines Corporation Superposing graphic patterns
US4591842A (en) * 1983-05-26 1986-05-27 Honeywell Inc. Apparatus for controlling the background and foreground colors displayed by raster graphic system
IT1188385B (it) * 1985-02-28 1988-01-07 Rca Corp Apparato e metodo per la sovrapposizione di immagini video
US4745407A (en) * 1985-10-30 1988-05-17 Sun Microsystems, Inc. Memory organization apparatus and method
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
GB8601652D0 (en) * 1986-01-23 1986-02-26 Crosfield Electronics Ltd Digital image processing
JPS62272366A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 図形情報処理装置
US4992781A (en) * 1987-07-17 1991-02-12 Sharp Kabushiki Kaisha Image synthesizer
US5128658A (en) * 1988-06-27 1992-07-07 Digital Equipment Corporation Pixel data formatting
US5271097A (en) * 1988-06-30 1993-12-14 International Business Machines Corporation Method and system for controlling the presentation of nested overlays utilizing image area mixing attributes
US4951229A (en) * 1988-07-22 1990-08-21 International Business Machines Corporation Apparatus and method for managing multiple images in a graphic display system
US4958146A (en) * 1988-10-14 1990-09-18 Sun Microsystems, Inc. Multiplexor implementation for raster operations including foreground and background colors
US5185666A (en) * 1991-08-05 1993-02-09 Sony Corporation Of America Digitized film image processing system with bordered split screen display
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system

Also Published As

Publication number Publication date
EP0746840A1 (en) 1996-12-11
US5719593A (en) 1998-02-17
EP0746840B1 (en) 2008-01-23
DE69535693T2 (de) 2009-01-22
JP3818662B2 (ja) 2006-09-06
KR100362071B1 (ko) 2003-03-06
JPH09509766A (ja) 1997-09-30
WO1996020470A1 (en) 1996-07-04
DE69535693D1 (de) 2008-03-13

Similar Documents

Publication Publication Date Title
KR970701408A (ko) 단일 프레임 버퍼 영상 처리 시스템(Single frame buffer image processing system)
US4236228A (en) Memory device for processing picture images data
US4682161A (en) Variable size character display without loss of obscured character positions
KR890015114A (ko) 그래픽디스플레이 시스템에 있어서의 그래픽디스플레이장치
KR920006971A (ko) 멀티포오트메모리
KR930011726A (ko) 모션보상 텔레비젼과 같은 피드백 시스템용 다중 시리얼 억세스 메모리
EP0357618A1 (en) SWITCHING SYSTEM.
EP0139094B1 (en) Raster scan digital display system with a multiple memory device comparator facility
GB9106675D0 (en) Data networks
KR850003459A (ko) 영상 처리 계통(映傷處理系統)
KR900015030A (ko) 화상의 국소처리를 고속으로 실행하는 화상처리 시스템
KR910015178A (ko) 화상데이터 처리장치
US5204752A (en) Image processing apparatus having shadow composition capability using binary data thinning and thickening circuits and preset thinning and thickening width data
US6633975B1 (en) Data processing system having plurality of processors and executing series of processings in prescribed order
KR920022808A (ko) 수신 화상 표시 기능을 갖는 팩시밀리 장치
US6606673B2 (en) Direct memory access transfer apparatus
KR950016327A (ko) 디스플레이 시스템용 디지탈 메모리
EP0613091A2 (en) Parallel data transfer circuit
KR960030683A (ko) 보간 장치
US6282321B1 (en) Context generation circuit and method for small screen
JP2651517B2 (ja) 画像処理方式
JPH0362276B2 (ko)
JP2001292327A (ja) 画像処理装置
JP2000113160A (ja) 画像処理方法
JPS614393A (ja) 時間スイツチ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee