JP2009507418A - ビデオテストパターンのための効率的なテスト生成装置 - Google Patents

Abstract

ビデオテストパターン生成装置（１００）及び方法は、ビデオテストパターンを生成するため、１以上のアドレスカウンタ（１１０，１１２，１１４，１１６）を制御するよう構成されるコントロールシーケンサ（１０６）を有する。第１メモリ（１０２）が、ビデオテストパターンの各部分の間の遷移のためのピクセル値を格納し、繰り返されるピクセル値を格納するよう構成される。第２メモリ（１０４）は、これらの遷移のためのピクセル値及び繰り返されるピクセル値の配置を決定するためのパターン情報を格納するよう構成される。リピートカウンタ（１１６）は、次の遷移前に生成されるいくつかの繰り返されるピクセル値を制御するよう構成される。

Description

発明の詳細な説明

［関連出願の相互参照］
本出願は、参照することによりその内容のすべてがここに含まれる、２００５年８月３１日に出願された米国仮特許出願第６０／７１２，９５２号“ＣＯＭＰＡＣＴ ＴＥＳＴ ＧＥＮＥＲＡＴＯＲ”に関する。
［発明の分野］
本発明は、一般にテストパターン生成装置に関し、より詳細には、標準的なスクリーンテストパターンと高品位なスクリーンテストパターンの両方によるテストパターンを生成するのに必要とされるメモリ記憶量を減少させる効率的なパターン生成装置に関する。
［発明の背景］
典型的には、デジタルビデオテストパターン生成装置は、ビデオライン全体のピクセルを格納する。カラーバーパターンについては、１つのビデオラインの各ソリッドカラーセグメントについて格納される冗長なデータが多数ある。パターンが複雑になるに従って、すべてのビデオラインを格納するのに必要となるストレージも大きなものとなる。これは、ビデオライン毎により多数のピクセルが存在する高品位映像ではさらに悪化する。例えば、１つのビデオラインを格納するため数キロバイトを必要とする可能性がある。

従来、１つのビデオライン全体を構成するのに十分なピクセルメモリが生成装置に備えられていた。標準品位のカラーバーでは、１つのビデオラインについて１，４４０バイトのストレージが要求されていた。（高品位映像については、３，８４０バイトまで要求される。）テストパターンの複雑さが増大するに従って、パターン毎により多くのビデオラインが格納される必要がある。

従って、ディスプレイスクリーンを備えた装置のためのよりメモリ効率の高いテストパターン生成装置が必要とされる。
［概要］
ビデオテストパターン生成装置及び方法は、ビデオテストパターンを生成するため、１以上のアドレスカウンタを制御するよう構成されるコントロールシーケンサを有する。第１メモリが、ビデオテストパターンの各部分の間の遷移のためのピクセル値を格納し、繰り返されるピクセル値を格納するよう構成される。第２メモリは、これらの遷移のためのピクセル値及び繰り返されるピクセル値の配置を決定するためのパターン情報を格納するよう構成される。リピートカウンタは、次の遷移前に生成されるいくつかの繰り返されるピクセル値を制御するよう構成される。第１及び第２メモリは、同一チップ又はディスクに設けられてもよい。
［発明の詳細な説明］
本発明の特徴は、ビデオテストパターンのためのピクセルデータを格納し、特に垂直バータイプのビデオテストパターンのためのピクセルデータを格納するのに必要とされるメモリ量を減少させるシステム及び方法を提供する。一実施例では、ピクセルデータは各バーの間の各遷移に対して格納され、バー自体はバー期間における各遷移の最後のピクセルを繰り返すことによって生成される。バーパターンについて、ここに記載される実施例は、各カラーのバーの間の各遷移についてのピクセルのみを格納することによって、必要とされるピクセル格納量を大きく低減する。（下流におけるビデオ処理での問題を回避するため、各カラー間のスムーズな遷移が急激なスイッチより求められる。）
ビデオテストパターンは、通常は帯域制限されている。各カラー値は、１つから他のものに単に進むことはできない。各カラーは、１つのカラーバーから次のカラーバーへのスムーズな遷移を必要とする。このため、本発明の特徴は、バー間の各遷移について（適切なローパスフィルタを利用して）予め計算されたピクセルを使用し、これらの遷移ピクセルをＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納する。また、カラーバーの幅を構成するため、各遷移の直近のピクセルが繰り返された回数がＲＯＭに格納される（各バーについて数百回同一のピクセル値を格納するのでなく）。

本発明は、ビデオテストパターン生成装置について説明されるが、本発明はより広範なものであり、繰り返しのカラー又はパターンによる１以上のフィールドを有する任意のテスト生成装置を含むことが理解されるべきである。さらに、本発明は、以下に限定されるものではないが、テレビ、セットトップボックス、ＤＶＲ、ＤＶＤ、ビデオカセットレコーダ、携帯情報端末、携帯コンピュータ、携帯電話、パーソナルコンピュータ、ラップトップなどを含む任意のビデオディスプレイ装置又はビデオディスプレイ生成装置に適用可能である。

図面に示される各要素は、ハードウェア、ソフトウェア又はそれらの組み合わせの各種形態により実現可能であることが理解されるべきである。好ましくは、これらの要素は、プロセッサ、メモリ及び入出力インタフェースを含む１以上の適切にプログラムされた汎用装置上のハードウェアとソフトウェアの組み合わせにより実現される。

以下の説明では、本発明のコンセプトを説明するため以下の用語が示される。例えば、“テストパターン”という表現は、テストパターン生成装置により生成されるビデオイメージ全体を表す。“バーパターン”という表現は、テストパターンを構成する１以上のビデオラインに含まれるカラーバーの１つのシーケンスを表す。“遷移（ｔｒａｎｓｉｔｉｏｎ）”という用語は、２つのカラーバーの間のピクセル（８つのピクセルなど）を表す。

各図面を通じて同様の参照番号は同様又は同一の要素を特定する図面を詳細に参照するに、図１は、説明のためのグレイスケールシェーディングによる一例となるカラーバーパターンを示す。パターンＡ及びＢは、本発明の一実現形態が生成可能なタイプのテストパターンの２つの具体例である。テストパターンＡ（１２）は、それぞれ異なるカラーの８つの垂直バー１３を用いた１つのバーパターンを使用する。テストパターンＢは、３つのバーパターン１４、１６及び１８を使用し、バーパターン１４と１４の２つがパターンＢの下半分において繰り返される。

図２を参照するに、一実施例によるテストパターン生成装置１００のブロック図が示される。生成装置１００は、第１ＲＯＭ（ＲＯＭ１）１０２と第２ＲＯＭ（ＲＯＭ２）１０４を有する。コントロールシーケンサ１０６は、生成されるカラー又はパターンを決定するための処理機能を提供する。ラインカウンタ（ＬＣＴＲ）１１０、遷移カウンタ（ＴＣＴＲ）１１２、ピクセルカウンタ（ＰＣＴＲ）１１４及びリピートカウンタ（ＲＣＴＲ）１１６などの複数のカウンタが、ビデオラインアドレス及びセクションを走査するのに使用される。図示された実施例では、遷移ピクセルデータはＲＯＭ１（１０２）に格納され、ピクセルデータのリピートカウンタは、ＲＯＭ２（１０４）に格納される。マルチプレクサ１２０が、テストパターンが出力されないとき（ビデオラスタの水平及び垂直リトレース期間など）、デフォルトとしてブラックピクセルを供給するのに使用される。

図１のテストパターン（Ａ及びＢ）を参照して、２つのビデオフォーマットのためのテストパターンが説明される（この場合、１０８０ｉ又は７２０ｐフォーマットの高品位映像）。バーパターン１（１２及び１４）は、合計で９つの遷移によるシンプルな８バーパターンである。（９番目の遷移は、直近のバーパターンからブラックへのものである。）バーパターン２（１６）は、逆順によるカラーバーパターン１と同一であり、バーパターン３（１８）は、ホワイトからブラックへの１２ステップのグレイスケールである。他のバーパターンがまた利用されるかもしれない。

図２を引き続き参照しながら図３を参照するに、ＲＯＭ１（１０２）とＲＯＭ２（１０４）のコンテンツが例示的に示される。ＲＯＭ１（１０２）は、すべてのバーパターン１、２、３（２０６）におけるすべての遷移２０４のピクセルデータ２０２を有する。この場合、ブロック２０８に示される（４：２：２ Ｙ−Ｃｂ−Ｃｒフォーマットなどによる）遷移毎に８つのピクセルが存在する。４：２：２ Ｙ−Ｃｂ−Ｃｒフォーマットでは、色差サンプル（Ｃｂ及びＣｒ）のそれぞれは、ルマ（Ｙ）サンプルのサンプルレートの１／２で発生し、それは、各ピクセルが１つのＹサンプルを有し、２つの連続するピクセルがＣｂ及びＣｒサンプルのそれぞれ１つを共有することを意味している。８つピクセルの各グループの直近の２つのピクセル２１０はバーカラーであり、バーの幅を構成するため繰り返されるピクセルである。

ＲＯＭ２（１０４）は、各カラーバーについてリピートカウント値を有する。ＲＯＭ２（１０４）の各位置２２０は、ＲＯＭ１（１０２）の８つのピクセルのグループに対応する。このため、２つのＲＯＭ１０２と１０４は、生成されるカラーバーを選択するアドレスビット２２２を共有することができる。各バーパターンの直近の遷移２２４が他のバーカラーの代わりに水平ブランキング（ブラック）に移行するため、この直近の遷移に対応するＲＯＭ２（１０４）の位置は利用されず、ゼロに設定される。

ＲＯＭ２（１０４）は、複数のビデオフォーマット２２５及び２２７（１０８０ｉ又は７２０ｐフォーマットによる高品位映像など）を処理する機能を有する。フォーマット２２５又は２２７は、ビデオフォーマット選択信号などを利用して、外部ロジックに基づき選択されてもよい。説明及び図示されたテストパターン、バーパターン及びフォーマットは例示的なものであるということが理解されるべきである。他のパターン及びフォーマットがまた利用可能であり、より多くのパターン及びフォーマットが利用可能である。

図２を再び参照するに、コントロールシーケンス１０６が、一実現形態により生成可能なＡ及びＢ（図１）などの各テストパターンについて、バーパターン１２、１４、１６、１８など（図１など）をシーケンシングするのに利用される。外部ロジック（図示せず）は、シーケンサ１０６にパターン選択信号を入力することにより何れのテストパターン及びビデオフォーマットが生成されるか通知する。外部ロジックはまた、シーケンサ１０６にラスタタイミング信号を提供する。ＲＯＭ１０２及び１０４は、シーケンサ１０６による制御の下でバイナリカウンタ１１２及び１１４によりアドレス指定される。カウンタ１１４は、最下位アドレスビットをＲＯＭ１（１０２）に与える３ビットアップカウンタを有してもよい。各カラーバーについて、カウンタ１１４は０から７までカウントアップし、その後にバーの期間中は６と７のカウントの間で交代する。６と７のカウントは、繰り返されるピクセル値である。このように、ソリッドカラーバーを生成するため、又は繰り返しパターンを提供するため、割り当てられたピクセル値を維持しながらアドレス値が変更される。

カウンタ１１２は、遷移ピクセルシーケンスとリピートカウントを選択するため、ＲＯＭ１０２及び１０４の両方をアドレス指定する。カウンタ１１２は、各バーパターンのスタート時にコントロールシーケンサ１０６によりロードされる。各バー遷移のスタート時、カウンタ１１６はＲＯＭ２（１０４）の出力によりロードされ、カウンタ１１４はゼロにリセットされ、その後にカウントアップされる。カウンタ１１４が繰り返しカウント６及び７をスタートすると、カウンタ１１６は各繰り返しに対してデクリメントされる。カウンタ１１６がゼロに到達すると、カウンタ１１４はゼロにリセットされ、カウンタ１１２は１だけインクリメントされ、ＲＯＭ２（１０４）の次の出力がカウンタ１１６にロードされる。このサイクルが、ビデオラインが完成するまで繰り返される。

カウンタ１１０は、バーパターンが繰り返されるライン数をカウントダウンするビデオラインカウンタを有する。（例えば、図１のテストパターンＡは、ビデオフィールドのすべてのラインを占有する１つのみのバーパターンしか使用しないが、テストパターンＢは、そのうちの２つがフィールドの下半分で繰り返される３つのバーパターンを有している。）コントロールシーケンサ１０６は、各バーパターンのスタート時にカウンタ１１０にラインカウントをロードする。各ビデオラインが完成すると、カウンタ１１０は１だけデクリメントされる。カウンタ１１０がゼロに到達すると、コントロールシーケンサ１０６は、バー生成を終了するか（テストパターンＡの場合）、又は次のバーパターンに移行する（テストパターンＢの場合）。各ビデオライン間（水平ブランキング期間）又は各ビデオフィールド間において、シーケンサ１０６は、ブランク信号に従ってブラックピクセル値を出力することが有効とされるマルチプレクサ１２０を利用して、ブラックビデオを出力に挿入する。

効果的には、同一のピクセル値を再利用又は繰り返すことによって、大量のピクセル格納スペースが節約される。例えば、スクリーンピクセルの大部分についてテストパターンを規定するのに必要とされる格納領域は、数メモリ位置に減少される。図２を参照して説明されたようなテスト生成回路は、ビデのスクリーンを調整又はテストするための効率的なテストパターン生成装置を提供するため、任意のビデオスクリーン又は装置に搭載されてもよい。

図４を参照するに、例示的な実施例によりテストパターンを効率的に生成するためのブロック／フロー図が示される。ブロック３０２において、ピクセル値を各ピクセルに割り当てるためのアドレスカウンタの調整（インクリメント又はデクリメント）が実行される。これは、カウンタを設定並びにインクリメント及びデクリメントするため、コントロールシーケンサを利用することを含む。例えば、カウンタは、ピクセル値のアドレスを提供するピクセル値カウンタ、遷移がいつどこでレンダリングされるか提供する遷移カウンタ、非遷移領域においてピクセル値が繰り返される回数を格納するリピートカウンタ及びアドレス指定されるラインを調整するラインカウンタを含む。

ブロック３０４において、格納されている遷移値によるビデオテストパターンの遷移領域に対して、ピクセル値がメモリから出力される。これらの遷移ピクセル値は１つのメモリに格納されてもよく、遷移ピクセル値をレンダリングするためのパターンは他のメモリに格納するようにしてもよい。また、格納されたすべての情報を１つのメモリ装置に格納することも可能である。

ブロック３０６において、繰り返されるピクセル値が同一のメモリ位置から繰り返し出力されるように、ピクセル値は遷移領域以外の領域において繰り返される。例えば、図１のソリッドカラー領域のピクセル値は、同一のメモリ位置から繰り返される。これは、同一となる多数のピクセル値を格納する必要性を軽減する。

ブロック３０８において、異なるパターンが同一のスクリーンに格納及びレンダリングされてもよく、又はこれらのパターンはアプリケーション又は他の基準に従って選択されてもよい。同様に、レンダリングのためのビデオフォーマットが選択されてもよい。パターン及びフォーマットは、ユーザの嗜好や向上での設定に基づくものであってもよく、又はディスプレイタイプに対応するものであってもよい。例えば、ビデオフォーマットは、高品位と標準品位のテレビの間で変更されてもよい。あるいは、高品位テレビについてフォーマットが異なるようにしてもよい（高品位１０８０ｉ又は７２０ｐなど）。

ビデオテストパターンの効率的なテスト生成装置のためのシステム及び方法の好適な実施例が説明されたが（限定するものでなく例示するため）、上記教示に基づき改良及び健康が当業者により可能であるということに留意されたい。添付した請求項により概略されるような本発明の範囲及び趣旨の範囲内にある変更が、記載された本発明の特定の実施例において可能であるということが理解されるべきである。本発明を特許法により要求される詳細さにより説明したが、特許により保護されることが請求及び所望されるものは添付した請求項に与えられている。

図１は、本発明の特徴によるレンダリングされる一例となるビデオテストパターンを示す図である。 図２は、本発明の例示的な実施例によるテストパターン生成装置のブロック図である。 図３は、本発明の一実施例による例示的なＲＯＭに格納されるピクセル値及び遷移位置を含むメモリ装置のコンテンツを示すブロック図である。 図４は、本発明の例示的な実施例によるテストパターンを効率的に生成する方法を示すフロー図である。

Claims (21)

1. ビデオテストパターンを生成するよう少なくとも１つのアドレスカウンタを制御するコントローラと、
   前記ビデオテストパターンの各部分の間の各遷移のピクセル値を格納し、繰り返されるピクセル値を格納する第１メモリと、
   前記ピクセル値と前記繰り返されるピクセル値の配置を決定するためのピクセルパターン情報を格納する第２メモリと、
   次の遷移の前に生成される前記繰り返されるピクセル値の個数を制御するカウンタと、
   を有するビデオテストパターン生成装置。
2. 前記コントローラは、ピクセル値が割り当てられるピクセルアドレスを変更するよう少なくとも１つのアドレスカウンタをインクリメント／デクリメントするように、前記少なくとも１つのアドレスカウンタを制御するコントロールシーケンサである、請求項１記載の生成装置。
3. 前記少なくとも１つのアドレスカウンタは、Ｙ−Ｃｂ−Ｃｒフォーマットによる各遷移のためのピクセル値を提供するピクセルカウンタを有する、請求項１記載の生成装置。
4. 前記少なくとも１つのアドレスカウンタは、前記各遷移のためのピクセル値のアドレス位置を提供する遷移カウンタを有する、請求項１記載の生成装置。
5. 前記カウンタは、次の遷移前にピクセル値が繰り返される回数を表すカウントを有するリピートカウンタである、請求項１記載の生成装置。
6. 前記少なくとも１つのアドレスカウンタは、ピクセル値を次のピクセル行に適用するためラインカウントを変更するラインカウンタを有する、請求項１記載の生成装置。
7. 前記第１メモリは、前記ビデオテストパターンの少なくとも１つのパターンに従って格納されるピクセル遷移値を有するＲＯＭを有する、請求項１記載の生成装置。
8. 前記第２メモリは、前記第１メモリのピクセル遷移値のためのアドレスに対応する遷移位置の値を有するＲＯＭを有する、請求項７記載の生成装置。
9. 前記第２メモリは、少なくとも１つのビデオフォーマットのための格納された遷移パターンを有し、前記ビデオフォーマットは選択可能である、請求項１記載の生成装置。
10. ブラックピクセルを生成する手段をさらに有する、請求項１記載の生成装置。
11. 選択されたビデオテストパターンに従って、ピクセルカウンタと、遷移カウンタと、リピートカウンタと、ラインカウンタとを有する各アドレスカウンタを制御するよう構成されるコントロールシーケンサと、
    前記ビデオテストパターンの各部分の間の各遷移のためのピクセル値を格納し、繰り返されるピクセル値を格納し、前記遷移カウンタと前記ピクセルカウンタとからのアドレス情報に従って格納されているピクセル値を出力するよう構成される第１メモリと、
    前記各遷移のためのピクセル値と前記繰り返されるピクセル値との配置を決定するためのパターン情報を格納し、前記遷移カウンタからのアドレス情報と選択されたフォーマットとに従って、遷移領域と繰り返されるピクセル領域とを規定するよう構成される第２メモリと、
    を有するビデオテストパターン生成装置であって、
    前記ラインカウンタは、ピクセル値を次のピクセル行に適用するためのラインカウントを変更するよう構成され、
    前記リピートカウンタは、次の遷移前に生成される前記繰り返されるピクセル値の回数を制御するよう構成される生成装置。
12. 前記アドレスカウンタは、ピクセル値及び／又は遷移が割り当てられるアドレスを変更するためインクリメント／デクリメントされる、請求項１１記載の生成装置。
13. 前記ピクセル値は、Ｙ−Ｃｂ−Ｃｒフォーマットに従って格納される、請求項１１記載の生成装置。
14. 前記第１メモリは、前記ビデオテストパターンの１以上のパターンに従って格納されたピクセル遷移値を有するＲＯＭを有する、請求項１１記載の生成装置。
15. 前記第２メモリは、前記第１メモリのピクセル遷移値のアドレスに対応する遷移位置の値を格納したＲＯＭを有する、請求項１４記載の生成装置。
16. 前記第２メモリは、１以上のビデオフォーマットの格納された遷移パターンを有し、前記ビデオフォーマットは選択可能である、請求項１１記載の生成装置。
17. ブラックピクセルを生成する手段をさらに有する、請求項１１記載の生成装置。
18. ビデオテストパターンを生成する方法であって、
    ピクセル値を各ピクセルに割り当てるようアドレスカウンタを調整するステップと、
    格納されている遷移値に従って、ビデオテストパターンの各遷移領域のピクセル値をメモリから出力するステップと、
    繰り返されるピクセル値が同一のメモリ位置から繰り返し出力されるように、前記遷移領域以外の領域における出力のためのピクセル値を繰り返すステップと、
    を有する方法。
19. レンダリングされるテストパターンを選択するステップをさらに有する、請求項１８記載の方法。
20. レンダリングするビデオフォーマットを選択するステップをさらに有する、請求項１８記載の方法。
21. 請求項１８記載の方法の各ステップをマシーンに実行させることにより実行可能な命令のプログラムを有形に実現するマシーンにより可読なプログラム記憶装置。

Images