JPH05130648A - テストパターン信号発生装置 - Google Patents
テストパターン信号発生装置Info
- Publication number
- JPH05130648A JPH05130648A JP3318691A JP31869191A JPH05130648A JP H05130648 A JPH05130648 A JP H05130648A JP 3318691 A JP3318691 A JP 3318691A JP 31869191 A JP31869191 A JP 31869191A JP H05130648 A JPH05130648 A JP H05130648A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- signal
- vertical
- test pattern
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/02—Diagnosis, testing or measuring for television systems or their details for colour television signals
Abstract
(57)【要約】
【目的】 ハードウェア量を大幅に削減して、小形で安
価なテストパターン信号発生装置を得る。 【構成】 水平カウンタと垂直カウンタとの計数値に従
って、水平メモリおよび垂直メモリより読み出した情報
に含まれる記号に基づいて水平、垂直の同期信号を生成
し、またこれら両メモリの出力よりテストパターンの輝
度・色度信号およびデータ信号を合成する。 【効果】 カウンタなどのハードウェア量およびメモリ
容量を大幅に削減することが可能となって、小形で安価
なテストパターン信号発生装置が得られる。
価なテストパターン信号発生装置を得る。 【構成】 水平カウンタと垂直カウンタとの計数値に従
って、水平メモリおよび垂直メモリより読み出した情報
に含まれる記号に基づいて水平、垂直の同期信号を生成
し、またこれら両メモリの出力よりテストパターンの輝
度・色度信号およびデータ信号を合成する。 【効果】 カウンタなどのハードウェア量およびメモリ
容量を大幅に削減することが可能となって、小形で安価
なテストパターン信号発生装置が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、ブラウン管（以下、
ＣＲＴという）や液晶を利用したディスプレイモニタの
テストパターン信号を生成するテストパターン信号発生
装置に関するものである。
ＣＲＴという）や液晶を利用したディスプレイモニタの
テストパターン信号を生成するテストパターン信号発生
装置に関するものである。
【０００２】
【従来の技術】図１２は従来のテストパターン信号発生
装置を示すブロック図である。図において、１ａ〜１ｈ
は対象となるディスプレイモニタに対応した同期信号の
周期、同期信号のパルス幅、データ表示領域の開始、終
了などを、後述する対応したカウンタにセットするラッ
チ回路である。
装置を示すブロック図である。図において、１ａ〜１ｈ
は対象となるディスプレイモニタに対応した同期信号の
周期、同期信号のパルス幅、データ表示領域の開始、終
了などを、後述する対応したカウンタにセットするラッ
チ回路である。
【０００３】２ａ〜２ｈはドットクロックあるいは水平
同期信号を計数し、計数値が対応するラッチ回路１ａ〜
１ｈによってセットされた値になると、カウントアップ
信号を出力してリセットされるカウンタである。
同期信号を計数し、計数値が対応するラッチ回路１ａ〜
１ｈによってセットされた値になると、カウントアップ
信号を出力してリセットされるカウンタである。
【０００４】３ａ〜３ｄはカウンタ２ａ〜２ｈ中の対応
する２つからのカウントアップ信号にてセット・リセッ
トされ、水平同期信号、垂直同期信号、水平データ表示
領域パルス、あるいは垂直データ表示領域パルスを生成
するフリップフロップである。
する２つからのカウントアップ信号にてセット・リセッ
トされ、水平同期信号、垂直同期信号、水平データ表示
領域パルス、あるいは垂直データ表示領域パルスを生成
するフリップフロップである。
【０００５】次に動作について説明する。ここで、図１
３はディスプレイモニタにおける信号の一般的なタイミ
ング図であり、同図（ａ）は垂直同期信号、（ｂ）は水
平同期信号、（ｃ）は時間軸を拡大した水平同期信号、
（ｄ）はデータ信号を示している。
３はディスプレイモニタにおける信号の一般的なタイミ
ング図であり、同図（ａ）は垂直同期信号、（ｂ）は水
平同期信号、（ｃ）は時間軸を拡大した水平同期信号、
（ｄ）はデータ信号を示している。
【０００６】これらはディスプレイモニタの画面上に表
示され得る最小の光点に相当するデータ信号のパルス幅
を持ったクロック、即ちドットクロックを計数すること
によって得られる。
示され得る最小の光点に相当するデータ信号のパルス幅
を持ったクロック、即ちドットクロックを計数すること
によって得られる。
【０００７】つまり、図１３（ｃ）に示すように水平同
期信号の周期およびパルス幅は、ドットクロックのそれ
ぞれａ個分あるいはｂ個分の長さで表され、同図（ａ）
に示すように垂直同期信号の周期およびパルス幅は、水
平同期信号のそれぞれＡ個分あるいはＢ個分の長さで表
される。
期信号の周期およびパルス幅は、ドットクロックのそれ
ぞれａ個分あるいはｂ個分の長さで表され、同図（ａ）
に示すように垂直同期信号の周期およびパルス幅は、水
平同期信号のそれぞれＡ個分あるいはＢ個分の長さで表
される。
【０００８】ここで、ディスプレイモニタのＣＲＴ上で
は、図１４に示すように電子ビームの走査は左から右に
振れながら上から下へと順に降りてゆき、垂直同期信号
はその最初の走査線の左端の位置に相当し、水平同期信
号は各走査線の左端の位置に相当している。
は、図１４に示すように電子ビームの走査は左から右に
振れながら上から下へと順に降りてゆき、垂直同期信号
はその最初の走査線の左端の位置に相当し、水平同期信
号は各走査線の左端の位置に相当している。
【０００９】なお、このようなディスプレイモニタでは
一般的に、図１４に二点鎖線Ｘで示した走査が行われる
全領域を表示には使用せず、同図に一点鎖線Ｙで示した
走査が安定した領域のみを表示のために使用している。
一般的に、図１４に二点鎖線Ｘで示した走査が行われる
全領域を表示には使用せず、同図に一点鎖線Ｙで示した
走査が安定した領域のみを表示のために使用している。
【００１０】従って、垂直方向では図１５（ａ）に示す
ように、垂直同期信号より水平走査線Ｃ本目からＤ本目
までをデータ表示領域と決め、水平方向では同図（ｂ）
に示すように、水平同期信号よりドットクロックｃ個目
からｄ個目までをデータ表示領域と決めている。
ように、垂直同期信号より水平走査線Ｃ本目からＤ本目
までをデータ表示領域と決め、水平方向では同図（ｂ）
に示すように、水平同期信号よりドットクロックｃ個目
からｄ個目までをデータ表示領域と決めている。
【００１１】従来のテストパターン信号発生装置は図１
２に示すように、この図１５のタイミングチャートに示
すＡ〜Ｄあるいはａ〜ｄの各値を持った信号を、カウン
タを利用してその出力でセット・リセットされるフリッ
プフロップなどで作成していた。
２に示すように、この図１５のタイミングチャートに示
すＡ〜Ｄあるいはａ〜ｄの各値を持った信号を、カウン
タを利用してその出力でセット・リセットされるフリッ
プフロップなどで作成していた。
【００１２】即ち、カウンタ２ａにはラッチ回路１ａよ
り、水平同期信号の周期に対応するドットクロック数
“ａ”がセットされ、カウンタ２ｂにはラッチ回路１ｂ
より水平同期信号のパルス幅に対応するドットクロック
数“ｂ”がセットされる。
り、水平同期信号の周期に対応するドットクロック数
“ａ”がセットされ、カウンタ２ｂにはラッチ回路１ｂ
より水平同期信号のパルス幅に対応するドットクロック
数“ｂ”がセットされる。
【００１３】カウンタ２ａはドットクロックの計数を行
って、その計数値がラッチ回路１ａにてセットされた値
“ａ”に達するとカウントアップし、カウントアップ信
号を自身およびカウンタ２ｂのリセット端子とフリップ
フロップ３ａに送る。
って、その計数値がラッチ回路１ａにてセットされた値
“ａ”に達するとカウントアップし、カウントアップ信
号を自身およびカウンタ２ｂのリセット端子とフリップ
フロップ３ａに送る。
【００１４】フリップフロップ３ａはこのカウントアッ
プ信号を受け取るとセットされてその出力をハイレベル
にする。一方、カウンタ２ｂは計数値がリセットされ、
その後ドットクロックの計数を継続する。
プ信号を受け取るとセットされてその出力をハイレベル
にする。一方、カウンタ２ｂは計数値がリセットされ、
その後ドットクロックの計数を継続する。
【００１５】カウンタ２ｂはその計数値がラッチ回路１
ｂにてセットされた値“ｂ”に達するとリセット信号を
フリップフロップ３ａに送出する。フリップフロップ３
ａはこれによってリセットされ、その出力をローレベル
にする。従って、フリップフロップ３ａからは図１３
（ｃ）に示す、周期“ａ”、パルス幅“ｂ”の水平同期
信号が出力される。
ｂにてセットされた値“ｂ”に達するとリセット信号を
フリップフロップ３ａに送出する。フリップフロップ３
ａはこれによってリセットされ、その出力をローレベル
にする。従って、フリップフロップ３ａからは図１３
（ｃ）に示す、周期“ａ”、パルス幅“ｂ”の水平同期
信号が出力される。
【００１６】カウンタ２ｃおよび２ｄはこの水平同期信
号を入力として同様に動作し、そのフリップフロップ３
ｂより図１３（ａ）に示す周期“Ａ”、パルス幅“Ｂ”
の垂直同期信号を出力する。同様にして、カウンタ２
ｅ，２ｆはドットクロックを、カウンタ２ｇ，２ｈは水
平同期信号を計数し、フリップフロップ３ｃあるいは３
ｄより水平データあるいは垂直データの表示領域パルス
を出力する。
号を入力として同様に動作し、そのフリップフロップ３
ｂより図１３（ａ）に示す周期“Ａ”、パルス幅“Ｂ”
の垂直同期信号を出力する。同様にして、カウンタ２
ｅ，２ｆはドットクロックを、カウンタ２ｇ，２ｈは水
平同期信号を計数し、フリップフロップ３ｃあるいは３
ｄより水平データあるいは垂直データの表示領域パルス
を出力する。
【００１７】なお、カウンタ２ｆおよび２ｈからはその
計数値がテストパターンを表示するためのデータが格納
されている記憶素子にアクセスするためのアドレスとし
て出力される。
計数値がテストパターンを表示するためのデータが格納
されている記憶素子にアクセスするためのアドレスとし
て出力される。
【００１８】
【発明が解決しようとする課題】従来のテストパターン
信号発生装置は以上のように構成されているので、水平
同期信号、垂直同期信号、水平データ表示領域パルス、
および垂直データ表示領域パルス生成のため、その各々
に対してラッチ回路１ａ〜１ｈ、カウンタ２ａ〜２ｈ、
およびフリップフロップ３ａ〜３ｄが必要となり、ま
た、カウントデータが極めて大きなものであるため、例
えばカウンタ２ａだけにも３〜４個のカウンタ用ＩＣを
必要とし、そのハードウェア量が膨大なものとなって装
置が大形化するばかりか、データ信号の作成にも大容量
のメモリを必要とするなどの問題点があった。
信号発生装置は以上のように構成されているので、水平
同期信号、垂直同期信号、水平データ表示領域パルス、
および垂直データ表示領域パルス生成のため、その各々
に対してラッチ回路１ａ〜１ｈ、カウンタ２ａ〜２ｈ、
およびフリップフロップ３ａ〜３ｄが必要となり、ま
た、カウントデータが極めて大きなものであるため、例
えばカウンタ２ａだけにも３〜４個のカウンタ用ＩＣを
必要とし、そのハードウェア量が膨大なものとなって装
置が大形化するばかりか、データ信号の作成にも大容量
のメモリを必要とするなどの問題点があった。
【００１９】この発明は上記のような問題点を解消する
ためになされたもので、ハードウェア量の大幅な削減を
可能とし、小形で安価なテストパターン信号発生装置を
得ることを目的とする。
ためになされたもので、ハードウェア量の大幅な削減を
可能とし、小形で安価なテストパターン信号発生装置を
得ることを目的とする。
【００２０】
【課題を解決するための手段】請求項１の発明に係るテ
ストパターン信号発生装置は、計数値が水平周期のドッ
トクロック数になるとカウントアップする水平カウンタ
の計数値でアクセスされ、１回のアクセスで読み出され
る情報中に、水平同期信号を規定する信号およびテスト
パターンの水平方向を規定する信号を含む水平メモリ
と、計数値が垂直周期の走査線数になるとカウントアッ
プする垂直カウンタの計数値でアクセスされ、１回のア
クセスで読み出される情報中に、垂直同期信号を規定す
る信号およびテストパターンの垂直方向を規定する信号
を含む垂直メモリと、水平および垂直メモリより読み出
された出力を合成してテストパターン信号を出力する出
力回路とを備えたものである。
ストパターン信号発生装置は、計数値が水平周期のドッ
トクロック数になるとカウントアップする水平カウンタ
の計数値でアクセスされ、１回のアクセスで読み出され
る情報中に、水平同期信号を規定する信号およびテスト
パターンの水平方向を規定する信号を含む水平メモリ
と、計数値が垂直周期の走査線数になるとカウントアッ
プする垂直カウンタの計数値でアクセスされ、１回のア
クセスで読み出される情報中に、垂直同期信号を規定す
る信号およびテストパターンの垂直方向を規定する信号
を含む垂直メモリと、水平および垂直メモリより読み出
された出力を合成してテストパターン信号を出力する出
力回路とを備えたものである。
【００２１】請求項２の発明に係るテストパターン信号
発生装置は、計数値が水平周期のドットクロック数にな
るとカウントアップする水平カウンタの計数値でアクセ
スされ、１回のアクセスで読み出される情報中に、水平
同期信号を規定する信号およびテストパターンの水平方
向を規定する信号を含む水平メモリと、計数値が垂直周
期の走査線数になるとカウントアップする垂直カウンタ
の計数値でアクセスされ、１回のアクセスで読み出され
る情報中に、垂直同期信号を規定する信号およびテスト
パターンの垂直方向を規定する信号を含む垂直メモリ
と、水平および垂直メモリより読み出された出力を、テ
ストパターンの輝度・色度信号およびデータ信号に合成
する出力回路とを備えたものである。
発生装置は、計数値が水平周期のドットクロック数にな
るとカウントアップする水平カウンタの計数値でアクセ
スされ、１回のアクセスで読み出される情報中に、水平
同期信号を規定する信号およびテストパターンの水平方
向を規定する信号を含む水平メモリと、計数値が垂直周
期の走査線数になるとカウントアップする垂直カウンタ
の計数値でアクセスされ、１回のアクセスで読み出され
る情報中に、垂直同期信号を規定する信号およびテスト
パターンの垂直方向を規定する信号を含む垂直メモリ
と、水平および垂直メモリより読み出された出力を、テ
ストパターンの輝度・色度信号およびデータ信号に合成
する出力回路とを備えたものである。
【００２２】
【作用】請求項１の発明におけるテストパターン信号発
生装置は、水平カウンタの計数値でアクセスされる水平
メモリより読み出された情報に含まれる信号と、垂直カ
ウンタの計数値でアクセスされる垂直メモリより読み出
された情報に含まれる信号に基づいて水平同期信号およ
び垂直同期信号を生成し、また出力回路にてこれらの信
号を合成することにより、ハードウェア量を大幅に削減
して小形で安価なテストパターン信号発生装置を実現す
る。
生装置は、水平カウンタの計数値でアクセスされる水平
メモリより読み出された情報に含まれる信号と、垂直カ
ウンタの計数値でアクセスされる垂直メモリより読み出
された情報に含まれる信号に基づいて水平同期信号およ
び垂直同期信号を生成し、また出力回路にてこれらの信
号を合成することにより、ハードウェア量を大幅に削減
して小形で安価なテストパターン信号発生装置を実現す
る。
【００２３】請求項２の発明におけるテストパターン信
号発生装置は、水平カウンタの計数値でアクセスされる
水平メモリより読み出された情報に含まれる信号と、垂
直カウンタの計数値でアクセスされる垂直メモリより読
み出された情報に含まれる信号に基づいて水平同期信号
および垂直同期信号を生成し、また出力回路にて前記各
メモリの出力よりテストパターンの輝度・色度信号およ
びデータ信号を合成することにより、ハードウェア量を
大幅に削減して小形で安価なテストパターン信号発生装
置を実現する。
号発生装置は、水平カウンタの計数値でアクセスされる
水平メモリより読み出された情報に含まれる信号と、垂
直カウンタの計数値でアクセスされる垂直メモリより読
み出された情報に含まれる信号に基づいて水平同期信号
および垂直同期信号を生成し、また出力回路にて前記各
メモリの出力よりテストパターンの輝度・色度信号およ
びデータ信号を合成することにより、ハードウェア量を
大幅に削減して小形で安価なテストパターン信号発生装
置を実現する。
【００２４】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、４ａは対象となるディ
スプレイモニタに対応した水平周期のドットクロック数
“ａ”を後述する水平カウンタにセットする水平ラッチ
回路であり、４ｂは同じく垂直周期の走査線数“Ａ”を
後述する垂直カウンタにセットする垂直ラッチ回路であ
る。
ついて説明する。図１において、４ａは対象となるディ
スプレイモニタに対応した水平周期のドットクロック数
“ａ”を後述する水平カウンタにセットする水平ラッチ
回路であり、４ｂは同じく垂直周期の走査線数“Ａ”を
後述する垂直カウンタにセットする垂直ラッチ回路であ
る。
【００２５】５ａはドットクロックが入力される都度歩
進してその計数値を出力し、計数値が水平ラッチ回路４
ａによってセットされた水平周期のドットクロック数
“ａ”に達するとカウントアップし、カウントアップ信
号を発生してリセットされる水平カウンタである。
進してその計数値を出力し、計数値が水平ラッチ回路４
ａによってセットされた水平周期のドットクロック数
“ａ”に達するとカウントアップし、カウントアップ信
号を発生してリセットされる水平カウンタである。
【００２６】５ｂは水平カウンタ５ａのカウントアップ
信号が入力される都度歩進してその計数値を出力し、計
数値が垂直ラッチ回路４ｂによってセットされた垂直周
期の走査線数“Ａ”に達するとカウントアップしてリセ
ットされる垂直カウンタである。
信号が入力される都度歩進してその計数値を出力し、計
数値が垂直ラッチ回路４ｂによってセットされた垂直周
期の走査線数“Ａ”に達するとカウントアップしてリセ
ットされる垂直カウンタである。
【００２７】６ａは水平カウンタ５ａの計数値をアドレ
スとしてアクセスされ、１回のアクセスで読み出される
情報中に、水平同期信号を規定する信号およびテストパ
ターンの水平方向を規定する信号を含んだ水平メモリで
ある。
スとしてアクセスされ、１回のアクセスで読み出される
情報中に、水平同期信号を規定する信号およびテストパ
ターンの水平方向を規定する信号を含んだ水平メモリで
ある。
【００２８】６ｂは垂直カウンタ５ｂの計数値をアドレ
スとしてアクセスされ、１回のアクセスで読み出される
情報中に、垂直同期信号を規定する信号およびテストパ
ターンの垂直方向を規定する信号を含んだ垂直メモリで
ある。
スとしてアクセスされ、１回のアクセスで読み出される
情報中に、垂直同期信号を規定する信号およびテストパ
ターンの垂直方向を規定する信号を含んだ垂直メモリで
ある。
【００２９】７はこれら水平メモリ６ａおよび垂直メモ
リ６ｂより読み出された情報より、テストパターンの輝
度・色度信号およびデータ信号を合成して出力する出力
回路である。
リ６ｂより読み出された情報より、テストパターンの輝
度・色度信号およびデータ信号を合成して出力する出力
回路である。
【００３０】次に動作について説明する。水平カウンタ
５ａには水平ラッチ回路４ａによって水平周期１周期分
のドットクロック数“ａ”がセットされる。水平カウン
タ５ａは入力されるドットクロックの計数を行い、計数
値がこの“ａ”に達するとリセットされ、またその計数
値は歩進の都度水平メモリ６ａに送られる。
５ａには水平ラッチ回路４ａによって水平周期１周期分
のドットクロック数“ａ”がセットされる。水平カウン
タ５ａは入力されるドットクロックの計数を行い、計数
値がこの“ａ”に達するとリセットされ、またその計数
値は歩進の都度水平メモリ６ａに送られる。
【００３１】従って、水平メモリ６ａはこのカウンタ５
ａの計数値“０”〜“ａ”をアドレスとして周期的にア
クセスされることとなる。この水平メモリ６ａは１回の
アクセスによって、例えば１バイトの情報が読み出され
るものであり、図２はその内容の一例を示す説明図であ
る。
ａの計数値“０”〜“ａ”をアドレスとして周期的にア
クセスされることとなる。この水平メモリ６ａは１回の
アクセスによって、例えば１バイトの情報が読み出され
るものであり、図２はその内容の一例を示す説明図であ
る。
【００３２】この図２では、この水平メモリ６ａから読
み出される情報のＤ0 ビットを水平同期信号を規定する
信号、Ｄ1 〜Ｄ3 ビットをデータ信号を規定する信号、
Ｄ4〜Ｄ7 ビットを輝度信号を規定する信号とした場合
を示している。
み出される情報のＤ0 ビットを水平同期信号を規定する
信号、Ｄ1 〜Ｄ3 ビットをデータ信号を規定する信号、
Ｄ4〜Ｄ7 ビットを輝度信号を規定する信号とした場合
を示している。
【００３３】即ち、水平メモリ６ａのＤ0 ビットには、
０番地からｂ番地までに“１”が、他の番地には“０”
がそれぞれ書き込まれている。従って、水平メモリ６ａ
のＤ0 ビットからは、図３（ａ）に示すように、カウン
タ５ａの計数値が“ｂ”になるまでは“１”、それ以後
は“０”の水平同期信号が出力されることになる。
０番地からｂ番地までに“１”が、他の番地には“０”
がそれぞれ書き込まれている。従って、水平メモリ６ａ
のＤ0 ビットからは、図３（ａ）に示すように、カウン
タ５ａの計数値が“ｂ”になるまでは“１”、それ以後
は“０”の水平同期信号が出力されることになる。
【００３４】また、同様にして、Ｄ1 ビットのｃ番地か
らｄ番地までを“１”、他の番地を“０”としておけ
ば、図３（ｂ）に示すデータ信号となる。さらに、Ｄ2
ビットのｃ番地とｄ番地だけを“１”、他の番地を
“０”とすれば、そのポイントのみを光らせる図３
（ｃ）に示すデータ信号となり、それを垂直方向に走査
することで、図４に示すようにデータ表示領域の左右に
縦線を表示することができる。
らｄ番地までを“１”、他の番地を“０”としておけ
ば、図３（ｂ）に示すデータ信号となる。さらに、Ｄ2
ビットのｃ番地とｄ番地だけを“１”、他の番地を
“０”とすれば、そのポイントのみを光らせる図３
（ｃ）に示すデータ信号となり、それを垂直方向に走査
することで、図４に示すようにデータ表示領域の左右に
縦線を表示することができる。
【００３５】さらに、Ｄ4 ，Ｄ5 ，Ｄ6 ，Ｄ7 ビットの
輝度信号も他の信号と同様にアクセスされるので、それ
らのｅ番地をそれぞれ“１”，“０”，“０”，“０”
とし、他の番地を全て“１”にしておけば、当該部分の
輝度を他の部分の輝度の半分にすることができる。
輝度信号も他の信号と同様にアクセスされるので、それ
らのｅ番地をそれぞれ“１”，“０”，“０”，“０”
とし、他の番地を全て“１”にしておけば、当該部分の
輝度を他の部分の輝度の半分にすることができる。
【００３６】図３の（ｄ）〜（ｇ）にこれら各輝度信号
のそれぞれの様子を示す。なお、この輝度信号を赤，
青，緑の色信号として選択すれば、水平方向における任
意の位置の表示色をコントロールすることも可能とな
る。
のそれぞれの様子を示す。なお、この輝度信号を赤，
青，緑の色信号として選択すれば、水平方向における任
意の位置の表示色をコントロールすることも可能とな
る。
【００３７】垂直側も前述の水平側と原理的には同一で
ある。即ち、垂直ラッチ回路４ｂにて垂直周期１周期分
の走査線の数“Ａ”がセットされた垂直カウンタ５ｂ
は、入力される水平カウンタ５ａのカウントアップ信号
を計数し、その計数値が“Ａ”に達するとリセットされ
る。
ある。即ち、垂直ラッチ回路４ｂにて垂直周期１周期分
の走査線の数“Ａ”がセットされた垂直カウンタ５ｂ
は、入力される水平カウンタ５ａのカウントアップ信号
を計数し、その計数値が“Ａ”に達するとリセットされ
る。
【００３８】従って、垂直メモリ６ｂはこの垂直カウン
タ５ｂの計数値“０”〜“Ａ”をアドレスとして周期的
にアクセスされ、その１回のアクセスによって図５にそ
の内容を示す１バイトの情報が読み出される。この場合
も、Ｄ0 ビットは垂直同期信号を規定する信号、Ｄ1 〜
Ｄ3 ビットはデータ信号、Ｄ4 〜Ｄ7 ビットは輝度信号
や色度信号を規定する信号となっている。
タ５ｂの計数値“０”〜“Ａ”をアドレスとして周期的
にアクセスされ、その１回のアクセスによって図５にそ
の内容を示す１バイトの情報が読み出される。この場合
も、Ｄ0 ビットは垂直同期信号を規定する信号、Ｄ1 〜
Ｄ3 ビットはデータ信号、Ｄ4 〜Ｄ7 ビットは輝度信号
や色度信号を規定する信号となっている。
【００３９】従って、垂直メモリ６ｂのＤ0 ビットに
は、０番地からＢ番地までに“１”が、他の番地には
“０”が書き込まれ、図６（ａ）に示す垂直同期信号が
出力される。同様にして、Ｄ2 ビットをＣ番地とＤ番地
だけを“１”とすれば図６（ｃ）に示すデータ信号とな
り、これは水平方向の走査では変化しないので、図７に
示すようにデータ表示領域の上下に横線を表示すること
ができる。
は、０番地からＢ番地までに“１”が、他の番地には
“０”が書き込まれ、図６（ａ）に示す垂直同期信号が
出力される。同様にして、Ｄ2 ビットをＣ番地とＤ番地
だけを“１”とすれば図６（ｃ）に示すデータ信号とな
り、これは水平方向の走査では変化しないので、図７に
示すようにデータ表示領域の上下に横線を表示すること
ができる。
【００４０】また、その他のＤ4 〜Ｄ7 ビットを輝度信
号や色度信号として使用する場合も同様にして、データ
表示領域の垂直方向の任意の位置の輝度や色度を指定す
ることが可能となる。図示の例では、Ｄ4 〜Ｄ6 ビット
にそれぞれ赤，緑，青の色度信号を対応させている。
号や色度信号として使用する場合も同様にして、データ
表示領域の垂直方向の任意の位置の輝度や色度を指定す
ることが可能となる。図示の例では、Ｄ4 〜Ｄ6 ビット
にそれぞれ赤，緑，青の色度信号を対応させている。
【００４１】即ち、Ｃ番地から１０番地の間はＤ4 ビッ
トのみが“１”、それに続く１０番地はＤ5 ビットのみ
が“１”、さらにそれに続く１０番地はＤ6 ビットのみ
が“１”、さらにそれに続く１０番地はＤ4 〜Ｄ6 ビッ
トが全て“１”となっており、これによって、図６の
（ｄ）〜（ｆ）に示すように赤，緑，青，白の各色が表
示される。
トのみが“１”、それに続く１０番地はＤ5 ビットのみ
が“１”、さらにそれに続く１０番地はＤ6 ビットのみ
が“１”、さらにそれに続く１０番地はＤ4 〜Ｄ6 ビッ
トが全て“１”となっており、これによって、図６の
（ｄ）〜（ｆ）に示すように赤，緑，青，白の各色が表
示される。
【００４２】その後、水平メモリ６ａおよび垂直メモリ
６ｂから読み出された、１バイトの情報中のＤ1 〜Ｄ7
ビットは出力回路７に送られて合成され、テストパター
ンの輝度・色度信号およびデータ信号として出力され
る。
６ｂから読み出された、１バイトの情報中のＤ1 〜Ｄ7
ビットは出力回路７に送られて合成され、テストパター
ンの輝度・色度信号およびデータ信号として出力され
る。
【００４３】即ち、水平メモリ６ａと垂直メモリ６ｂの
Ｄ2 ビットから出力された信号を合成すれば、図８に示
すように縦線と横線を任意に組み合わせた画面を表示す
ることが可能となり、また、水平メモリ６ａのＤ4 〜Ｄ
7 ビットと垂直メモリ６ｂのＤ4 〜Ｄ6 ビットからの信
号を合成すれば、輝度，色度についても縦方向，横方向
の任意の位置のコントロールも可能となる。
Ｄ2 ビットから出力された信号を合成すれば、図８に示
すように縦線と横線を任意に組み合わせた画面を表示す
ることが可能となり、また、水平メモリ６ａのＤ4 〜Ｄ
7 ビットと垂直メモリ６ｂのＤ4 〜Ｄ6 ビットからの信
号を合成すれば、輝度，色度についても縦方向，横方向
の任意の位置のコントロールも可能となる。
【００４４】実施例２．なお、上記実施例では、水平カ
ウンタ５ａにてドットクロックを計数するものを示した
が、現段階でのメモリのアクセス時間は３０ｎsec 程度
が限度で、ドットクロックとしては３０ＭＨｚ程度のも
のしか使用できない。
ウンタ５ａにてドットクロックを計数するものを示した
が、現段階でのメモリのアクセス時間は３０ｎsec 程度
が限度で、ドットクロックとしては３０ＭＨｚ程度のも
のしか使用できない。
【００４５】そこで、例えば５０ＭＨｚのドットクロッ
クが必要な場合には、図１０に示すように、分周器８を
設けて当該ドットクロックを２５ＭＨｚに分周し、それ
を水平カウンタ５ａで計数するようにしてもよい。
クが必要な場合には、図１０に示すように、分周器８を
設けて当該ドットクロックを２５ＭＨｚに分周し、それ
を水平カウンタ５ａで計数するようにしてもよい。
【００４６】その場合、水平メモリ６ａおよび垂直メモ
リ６ｂの内容を、ドットクロックが半分になったものと
して設定したタイミングチャートに合わせて書き込む必
要がある。そのようにすることによって、前述の実施例
の場合とほぼ同様に、テストパターンとして問題のない
程度の信号を得ることができる。
リ６ｂの内容を、ドットクロックが半分になったものと
して設定したタイミングチャートに合わせて書き込む必
要がある。そのようにすることによって、前述の実施例
の場合とほぼ同様に、テストパターンとして問題のない
程度の信号を得ることができる。
【００４７】ただし、前記実施例における水平メモリ５
ａのＤ2 ビットからの出力で縦線を表示した場合、倍の
パルス幅のドットクロックを使用しているため、縦線の
幅も２倍となってしまう。そのため、図１０に示す実施
例では、整形用ＩＣを用いてその縦線の太さを整形して
いる。
ａのＤ2 ビットからの出力で縦線を表示した場合、倍の
パルス幅のドットクロックを使用しているため、縦線の
幅も２倍となってしまう。そのため、図１０に示す実施
例では、整形用ＩＣを用いてその縦線の太さを整形して
いる。
【００４８】図１０において８がその整形用ＩＣで、例
えば７４Ｆ３９３（三菱電機（株）製）が用いられてい
る。即ち、この整形用ＩＣ８の端子Ｒに図１１（ａ）に
示す極性反転した水平メモリ５ａのＤ2 ビットからの信
号を入力し、端子ＣＫにドットクロックを入力する。
えば７４Ｆ３９３（三菱電機（株）製）が用いられてい
る。即ち、この整形用ＩＣ８の端子Ｒに図１１（ａ）に
示す極性反転した水平メモリ５ａのＤ2 ビットからの信
号を入力し、端子ＣＫにドットクロックを入力する。
【００４９】これによって、整形用ＩＣ８は端子Ｒの信
号がローレベルの間だけ端子ＣＫの信号のカウント開始
を行い、ドットクロックの１周期分に該当する信号をそ
の端子Ｑ0 より出力する。このようにドットクロックの
１周期分のパルス幅に整形された信号は、前記実施例の
場合と同様に使用することが可能となる。
号がローレベルの間だけ端子ＣＫの信号のカウント開始
を行い、ドットクロックの１周期分に該当する信号をそ
の端子Ｑ0 より出力する。このようにドットクロックの
１周期分のパルス幅に整形された信号は、前記実施例の
場合と同様に使用することが可能となる。
【００５０】なお、垂直側についてはこのような処置は
全く必要ない。
全く必要ない。
【００５１】
【発明の効果】以上のように、請求項１の発明によれ
ば、水平メモリより読み出された情報に含まれる信号か
ら水平同期信号を、垂直メモリより読み出された情報に
含まれる信号から垂直同期信号を生成し、これらの信号
を合成するように構成したので、カウンタなどのハード
ウェア量およびメモリ容量を大幅に削減することが可能
となって、小形で安価なテストパターン信号発生装置が
得られる効果がある。
ば、水平メモリより読み出された情報に含まれる信号か
ら水平同期信号を、垂直メモリより読み出された情報に
含まれる信号から垂直同期信号を生成し、これらの信号
を合成するように構成したので、カウンタなどのハード
ウェア量およびメモリ容量を大幅に削減することが可能
となって、小形で安価なテストパターン信号発生装置が
得られる効果がある。
【００５２】また、請求項２の発明によれば、水平メモ
リより読み出された情報に含まれる信号から水平同期信
号を、垂直メモリより読み出された情報に含まれる信号
から垂直同期信号を生成し、また両メモリの出力よりテ
ストパターンの輝度・色度信号およびデータ信号を合成
するように構成したので、カウンタなどのハードウェア
量およびメモリ容量を大幅に削減することが可能となっ
て、小形で安価なテストパターン信号発生装置が得られ
る効果がある。
リより読み出された情報に含まれる信号から水平同期信
号を、垂直メモリより読み出された情報に含まれる信号
から垂直同期信号を生成し、また両メモリの出力よりテ
ストパターンの輝度・色度信号およびデータ信号を合成
するように構成したので、カウンタなどのハードウェア
量およびメモリ容量を大幅に削減することが可能となっ
て、小形で安価なテストパターン信号発生装置が得られ
る効果がある。
【図１】この発明の一実施例よるにテストパターン信号
発生装置を示すブロック図である。
発生装置を示すブロック図である。
【図２】水平メモリの内容を示す説明図である。
【図３】水平メモリの各ビットからの出力波形を示すタ
イミング図である。
イミング図である。
【図４】縦線の表示例を示す説明図である。
【図５】垂直メモリの内容を示す説明図である。
【図６】垂直メモリの各ビットからの出力波形を示すタ
イミング図である。
イミング図である。
【図７】横線の表示例を示す説明図である。
【図８】水平メモリと垂直メモリの出力の合成例を示す
説明図である。
説明図である。
【図９】水平メモリと垂直メモリの出力の合成例を示す
説明図である。
説明図である。
【図１０】この発明の他の実施例を示すブロック図であ
る。
る。
【図１１】その動作を示すタイミング図である。
【図１２】従来のテストパターン信号発生装置を示すブ
ロック図である。
ロック図である。
【図１３】ディスプレイモニタにおける各信号の関係を
示すタイミング図である。
示すタイミング図である。
【図１４】同期信号と走査線、および走査線とデータ表
示領域との関係を示す説明図である。
示領域との関係を示す説明図である。
【図１５】垂直同期信号および水平同期信号とデータ表
示領域との時間関係を示すタイミングチャートである。
示領域との時間関係を示すタイミングチャートである。
５ａ 水平カウンタ ５ｂ 垂直カウンタ ６ａ 水平メモリ ６ｂ 垂直メモリ ７ 出力回路
Claims (2)
- 【請求項１】 ドットクロックを計数して歩進し、計数
値が水平周期のドットクロック数に達するとカウントア
ップしてリセットされる水平カウンタと、前記水平カウ
ンタのカウントアップ信号を計数して歩進し、計数値が
垂直周期の走査線数に達するとカウントアップしてリセ
ットされる垂直カウンタと、前記水平カウンタの計数値
をアドレスとしてアクセスされ、１回のアクセスで読み
出される情報中に、水平同期信号を規定する信号および
テストパターンの水平方向を規定する信号を含む水平メ
モリと、前記垂直カウンタの計数値をアドレスとしてア
クセスされ、１回のアクセスで読み出される情報中に、
垂直同期信号を規定する信号およびテストパターンの垂
直方向を規定する信号を含む垂直メモリと、前記水平メ
モリおよび垂直メモリの出力を合成して、テストパター
ン信号を出力する出力回路とを備えたテストパターン信
号発生装置。 - 【請求項２】 ドットクロックを計数して歩進し、計数
値が水平周期のドットクロック数に達するとカウントア
ップしてリセットされる水平カウンタと、前記水平カウ
ンタのカウントアップ信号を計数して歩進し、計数値が
垂直周期の走査線数に達するとカウントアップしてリセ
ットされる垂直カウンタと、前記水平カウンタの計数値
をアドレスとしてアクセスされ、１回のアクセスで読み
出される情報中に、水平同期信号を規定する信号および
テストパターンの水平方向を規定する信号を含む水平メ
モリと、前記垂直カウンタの計数値をアドレスとしてア
クセスされ、１回のアクセスで読み出される情報中に、
垂直同期信号を規定する信号およびテストパターンの垂
直方向を規定する信号を含む垂直メモリと、前記水平メ
モリおよび垂直メモリの出力を合成して、前記テストパ
ターンの輝度・色度信号およびデータ信号として出力す
る出力回路とを備えたテストパターン信号発生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318691A JPH05130648A (ja) | 1991-11-07 | 1991-11-07 | テストパターン信号発生装置 |
| US07/928,054 US5319446A (en) | 1991-11-07 | 1992-08-11 | Test pattern signal generator |
| KR1019920019733A KR960012671B1 (ko) | 1991-11-07 | 1992-10-26 | 테스트패턴신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318691A JPH05130648A (ja) | 1991-11-07 | 1991-11-07 | テストパターン信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05130648A true JPH05130648A (ja) | 1993-05-25 |
Family
ID=18101940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3318691A Pending JPH05130648A (ja) | 1991-11-07 | 1991-11-07 | テストパターン信号発生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5319446A (ja) |
| JP (1) | JPH05130648A (ja) |
| KR (1) | KR960012671B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323076A (ja) * | 2006-06-02 | 2007-12-13 | Thomson Licensing | ディスプレイ装置制御方法及び回路 |
| JP2015222896A (ja) * | 2014-05-23 | 2015-12-10 | 大日本印刷株式会社 | 色調整装置及び色調整方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437664B2 (ja) * | 1994-01-31 | 2003-08-18 | 東芝マイクロエレクトロニクス株式会社 | 信号発生回路及びそれを用いた画像表示装置の調整方法 |
| KR960003448A (ko) * | 1994-06-09 | 1996-01-26 | 김광호 | 텔레비젼 화면 조정용 테스트 패턴 디스플레이 방법 및 그 장치 |
| KR0151353B1 (ko) * | 1995-06-14 | 1998-10-15 | 김광호 | 모니터의 자기진단회로 및 그 방법 |
| US6025829A (en) * | 1996-10-28 | 2000-02-15 | Welch Allyn, Inc. | Image generator for video display |
| US5987624A (en) * | 1997-06-10 | 1999-11-16 | Paradise Electronics, Inc. | Method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system |
| JPH11190987A (ja) * | 1997-10-20 | 1999-07-13 | Sony Corp | 表示装置、マーカー信号構成方法、マーカー信号検出回路、及び制御信号発生回路 |
| US6084566A (en) * | 1997-12-29 | 2000-07-04 | Motorola, Inc. | Pattern display circuit |
| US7978218B2 (en) * | 1998-05-27 | 2011-07-12 | Advanced Testing Technologies Inc. | Single instrument/card for video applications |
| US7253792B2 (en) * | 1998-05-27 | 2007-08-07 | Advanced Testing Technologies, Inc. | Video generation and capture techniques |
| USRE45960E1 (en) | 1998-05-27 | 2016-03-29 | Advanced Testing Technologies, Inc. | Single instrument/card for video applications |
| US7768533B2 (en) | 1998-05-27 | 2010-08-03 | Advanced Testing Technologies, Inc. | Video generator with NTSC/PAL conversion capability |
| US7495674B2 (en) * | 1998-05-27 | 2009-02-24 | Advanced Testing Technologies, Inc. | Video generation and capture techniques |
| US6396536B1 (en) | 1998-05-27 | 2002-05-28 | Advanced Testing Technologies, Inc. | Automatic test instrument for multi-format video generation and capture |
| TW483242B (en) * | 2001-05-09 | 2002-04-11 | Novatek Microelectronics Corp | Color code decoding circuit for 3D display and the method thereof |
| US7671856B2 (en) | 2005-01-03 | 2010-03-02 | Tektronix, Inc. | Measuring timing parameters of RGBHV analog video |
| CA2620120A1 (en) * | 2005-08-31 | 2007-03-08 | Thomson Licensing | Efficient test generator for video test patterns |
| CN102164301B (zh) * | 2010-12-28 | 2013-02-13 | 福州瑞芯微电子有限公司 | 一种lcd控制器与视频输入控制器的相互测试方法 |
| US8497908B1 (en) | 2011-12-13 | 2013-07-30 | Advanced Testing Technologies, Inc. | Unified video test apparatus |
| US8648869B1 (en) | 2012-02-13 | 2014-02-11 | Advanced Testing Technologies, Inc. | Automatic test instrument for video generation and capture combined with real-time image redisplay methods |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174092A (ja) * | 1987-12-28 | 1989-07-10 | Canon Inc | テストパターン信号発生器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4414567A (en) * | 1981-09-24 | 1983-11-08 | The United States Of America As Represented By The Secretary Of The Navy | Pattern generating circuit |
| JPS6254180A (ja) * | 1985-09-03 | 1987-03-09 | Hitachi Electronics Eng Co Ltd | パタ−ン発生装置 |
| JPS62198292A (ja) * | 1986-02-25 | 1987-09-01 | Matsushita Electric Ind Co Ltd | デイスプレイ装置 |
| JPS63301691A (ja) * | 1987-05-30 | 1988-12-08 | Sony Corp | テレビジヨン受像機 |
| US4855820A (en) * | 1987-10-05 | 1989-08-08 | Joel Barbour | Down hole video tool apparatus and method for visual well bore recording |
| JPH01304493A (ja) * | 1988-06-02 | 1989-12-08 | Nec Corp | Ｃｒｔモニタ装置 |
| JPH026766A (ja) * | 1988-06-20 | 1990-01-10 | Nippon Telegr & Teleph Corp <Ntt> | テストパターン発生器 |
| JPH02296489A (ja) * | 1989-05-11 | 1990-12-07 | Oki Electric Ind Co Ltd | テストパターン発生方法 |
| DE4000359A1 (de) * | 1990-01-09 | 1991-07-11 | Broadcast Television Syst | Testbildsignalgeber |
-
1991
- 1991-11-07 JP JP3318691A patent/JPH05130648A/ja active Pending
-
1992
- 1992-08-11 US US07/928,054 patent/US5319446A/en not_active Expired - Fee Related
- 1992-10-26 KR KR1019920019733A patent/KR960012671B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174092A (ja) * | 1987-12-28 | 1989-07-10 | Canon Inc | テストパターン信号発生器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323076A (ja) * | 2006-06-02 | 2007-12-13 | Thomson Licensing | ディスプレイ装置制御方法及び回路 |
| JP2015222896A (ja) * | 2014-05-23 | 2015-12-10 | 大日本印刷株式会社 | 色調整装置及び色調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5319446A (en) | 1994-06-07 |
| KR930010777A (ko) | 1993-06-23 |
| KR960012671B1 (ko) | 1996-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05130648A (ja) | テストパターン信号発生装置 | |
| US5402148A (en) | Multi-resolution video apparatus and method for displaying biological data | |
| US4278972A (en) | Digitally-controlled color signal generation means for use with display | |
| US4357604A (en) | Variable size character display | |
| JPS5846027B2 (ja) | ラスタ走査型ビデオ表示器用タイミング信号発生装置 | |
| JPH051946B2 (ja) | ||
| US4683469A (en) | Display terminal having multiple character display formats | |
| JPS60249185A (ja) | デイスプレイコントロ−ラ | |
| US4286264A (en) | Signal generator for a graphic console | |
| KR920010747B1 (ko) | 매트릭스 표시장치와 매트릭스 표시장치에 공급될 표시데이타를 기억하기 위한 표시데이타 공급회로 | |
| US4554536A (en) | Logic timing diagram display apparatus | |
| JP3593715B2 (ja) | 映像表示装置 | |
| KR100206580B1 (ko) | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 | |
| JP3003734B2 (ja) | 表示制御装置 | |
| JPS645308B2 (ja) | ||
| JPS6138473B2 (ja) | ||
| SU1043730A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| JPS5857116B2 (ja) | 陰極線管表示装置の制御回路 | |
| KR100261213B1 (ko) | 디스플레이되는 문자마다 바탕색 선택이 가능한 온 스크린 디스플레이장치 | |
| JPS6177892A (ja) | カラ−画像表示方式 | |
| JPS60205581A (ja) | 表示装置 | |
| JPS58205182A (ja) | 陰極線管表示装置 | |
| JPS60205490A (ja) | 表示制御回路 | |
| JPS5832382B2 (ja) | Ｃｒｔディスプレイ制御回路 | |
| JPS6367083A (ja) | 映像縮小表示回路 |