JPS5857116B2 - 陰極線管表示装置の制御回路 - Google Patents

Description

【発明の詳細な説明】 この発明は陰極線管表示装置の表示画面に任意の文字、
数字、記号あるいは図形を表示する陰極線管表示装置の
制御回路に関する。

第１図は陰極線管表示装置の表示画面に任意の文字、数
字、記号を表示するための、キャラクタディスプレイと
称される従来の陰極線管表示装置の制御回路のブロック
構成図である。

ここでは図示しない陰極線管表示装置の表示画面に横３
２文字、縦１６文字が表示され、各文字は横１０ドツト
、縦１２ドツトの点から構成されることとする。

陰極線管表示装置の表示画面のどの位置に文字、数字、
記号を表示するかは、アドレスマルチプレクサ１を介し
て供給される外部アドレスデータＡｏ−Ａ８によって指
定され、その指定された位置にどのような文字、数字、
記号を表示するかは、外部からＲＡＭ２に供給されるキ
ヤツジ、り選択データＤ。

−Ｄ７によって指定される。陰極線管表示装置の表示画
面のどの位置にどのような文字、数字、記号を表示する
かを記憶するのが上記ＲＡＭ２であり、外部から供給さ
れるチップセレクト信号Ｃ８および書込／読出信号Ｒ／
Ｗが共に低レベルのとき、ＲＡＭ２はアドレスマルチプ
レクサ１を介して供給される外部アドレスデータＡｏ−
Ａ８によってアドレス指定されるアドレス領域内に、供
給されるキャラクタ選択データＤｏ〜Ｄ７を記憶するよ
うになっている。

分周回路３は７ＭＨｚ の基本クロックパルスを１０
分周して０、７ ＭＨｚ のパルスを得るためのもの
である。

水平アドレスカウンタ４および垂直アドレスカウンタ５
は、陰極線管表示装置の表示画面の左上位置から右下位
置に表示されるべき文字、数字、記号に対応したキャラ
クタ選択データが記憶されている前記ＲＡＭ２のアドレ
スを指定するためのアドレスデータＱ。

−Ｑ４およびＱ’ｏ ” Ｑ’３を含むＱ。〜Ｑ５ と
Ｑ’ｏ ＝ Ｑ’３を発生するためのもので、前記チッ
プセレクト信号Ｃ８が高レベルのとき、上記アドレスデ
ータＱ。

−Ｑ４およびＱ’ｏ〜Ｑ′３は前記アドレスマルチプレ
クサ１を介してＲＡＭ２に供給されるようになっている
。

さらにチップセレクト信号Ｃ８が高レベルのときＲ／Ｗ
も高レベルとなり、ＲＡＭ２は上記アドレスデータＱ。

〜Ｑ４およびＱ’ｏ〜Ｑ′３でアドレス指定されるアド
レス領域内に、予め記憶されているキャラクタ選択デー
タを順次読出すようになっている。

ＲＡＭ２がら読出されるキャラクタ選択データはキャラ
クタジェネレータ６に供給される。

キャラクタジェネレータ６はＲＡＭ２に記憶されている
キャラクタ選択データに対応するワードデータを記憶し
ていて、ＲＡＭ２からキャラクタ選択データが供給され
ると、１２進カウンタ７から出力されるＲＯＷ選択信号
のタイミングでワードデータを７ビツト毎並列的に出力
するようになっている。

レベル変換回路８は上記キャラクタジェネレータ６から
出力されるワードデータを構成する各ビット信号のレベ
ルをシフトするためのもので、例えばキャラクタジェネ
レータ６から出力されるビット信号の高レベルに相当す
る電圧レベルが５（■）であれば、レベル変換回路８は
１２ （Ｖ）にレベルシフトする。

これは後述する、並列データを直列データに変換するデ
ータ変換回路としてのシフトレジスタ９には７ＭＨｚ
という高い周波数が供給されており、このような高い
周波数で高速にしかも安定に動作を行なわせるためにシ
フトレジスタ９が、キャラクタジェネレータ６の駆動電
圧よりも高い電圧で駆動されている。

すると、シフトレジスタ９におけるしきい値電圧がキャ
ラクタジェネレータ６におげろ値よりも上昇し、シフト
レジスタ９が動作しなくなってしまうので、レベル変換
回路８が必要となる。

シフトレジスタ９はレベル変換回路８によってレベルシ
フトされたビット信号を、前記分周回路３から出力され
る０、７ＭＨｚ のパルスに同期して一時記憶し、記憶
後は７ＭＨｚ の基本クロックパルスに同期してビッ
トシリアルに文字間隔３ビット分とこれに続いて前記ワ
ードデータ７ビツト分の割−１０ビツトを出力するよう
になっている。

シフトレジスタ９から出力されるシリアルデータに変換
されたワードデータは、映像信号発生回路１０に供給さ
れる。

一方ゲート回路１１，１２は前記水平アドレスカウンタ
４および垂直アドレスカウンタ５のカウンタ出力Ｑ。

−Ｑ５およびＱ’ｏ〜Ｑ′３に応じて水平同期信号ＳＨ
１垂直同期信号ＳＶおよび水平帰線信号ＢＨ１垂直帰線
信号ＢＶを発生するもので、このうち水平、垂直画同期
信号５Ｈ２ＳＶは上記映像信号発生回路１０に供給され
ろ。

また、水平、垂直画帰線信号の反転信号ＢＨ，ＢＶ は
ノア回路１３を介して前記分周回路３からの０．７ Ｍ
Ｉ（ｚ のパルスが供給されるアンド回路１４に供給さ
れる。

上記ノア回路１３およびアンド回路１４は、陰極線管表
示装置の表示画面の周囲に何も表示しないようなブラン
ク部分を形成するために設けられている。

すなわち、シフトレジスタ９には、アンド回路１４がノ
ア回路１３の出力により開かれているときに前記分周回
路３からの０．７ ＭＨｚ のパルスがシフト／ロー
ド信号として入力されるようになっている。

ところでノア回路１３には帰線期間に低レベルとなる水
平帰線信号ＢＨ１垂直帰線信号ＢＶそれぞれの反転信号
ＢＨ２Ｂｖが入力している。

このため、水平帰線期間および垂直帰線・期間ではノア
回路１３の出力は共に低レベルとなって上記アンド回路
１４は閉じられる。

したがって上記雨期間ではシフトレジスタ９にシフト／
ロード信号が入力されないので、上記のように陰極線管
表示装置の表示画面の周面には何も表示されないような
ブランク部分が形成される。

前記映像信号発生回路１０は上記ゲート回路１１，１２
から夫々供給される水平、垂直同期信号５Ｈ２ＳＶ と
、前記シフトレジスタ９から供給されるワードデータと
を合成して映像信号を発生し、この映像信号を図示しな
い陰極線管表示装置に供給する。

第２図は上記のように構成の陰極線管表示装置の制御回
路の動作を説明するためのタイムチャートである。

第２図においてＱ。−Ｑ５は水平アドレスカウンタ４の
各カウント出力（アドレスデータ）を示すもので、これ
らのカウント出力のうちＱ。

〜Ｑ４ の５ビツトによって第３図に示す陰極線管表示
装置の表示画面の１行分の文字表示位置Ａが指定される
。

第２図においてｓＨおよびＢＨは水平同期、水平帰線両
信号を示すもので、水平帰線信号ＢＨが高レベルの期間
に水平アドレスカウンタ４０カウント出力（アドレスデ
ータ）Ｑｏ”Ｑ４によって３２通りの水平アドレスが指
定されるので、上記１行分の文字表示位置Ａには３２文
字が表示される。

また第２図において水平帰線信号ＢＨが低レベルになっ
ている期間Ｂは、第３図中斜線で示すブランク部のうち
の両側部を形成するための期間になっており、この期間
はたとえば１３列分の文字が表示可能な期間に相当して
いる。

第４図は上記第２図に示すタイムチャートの一部を拡大
して示すものである。

第４図において、Ｓ／Ｌは前記アンド回路１４の出力、
すなわちシフトレジスタ９においてレベル変換回路８か
ら出力されるワードデータを一時記憶するためのシフト
／ロード信号である。

さらに第４図においてＣｏ−０６は前記キャラクタジェ
ネレータ６から出力される７ビツトのワードデータであ
る。

シフトレジスタ７は上記シフト／ロード信号Ｓ／Ｌが成
立するとき（高レベルのとき）に、レベル変換回路８か
ら出力されるワードデータを記憶するが、キャラクタジ
ェネレータ６では供給されるキャラクタ選択データおよ
びＲＯＷ選択信号に応じたワードデータを常に出力して
いる。

ところで、キャラクタジェネレータ６から出力されるワ
ードデータがレベル変換回路８においてレベルシフトさ
れる際、レベル変換回路８の応答速度が遅いため前記ワ
ードデータＣ３−Ｃ６は第４図に示すようにＤの期間遅
延されたデータＣ′ｏ−Ｃ′６となってしまう。

このためにこの遅延ワードデータＣ′ｏ−Ｃ′６０期間
が次の表示のためのシフト／ロード信号Ｓ／Ｌの高レベ
ル期間と重なってしまう状態が発生スル。

この遅延されたワードデータｃ’ｏ−ｃ’ｅの期間とシ
フト／ロード信号Ｓ／Ｌの高レベル期間との重なりは、
水平帰線信号Ｂ□と同じ期間を持つＱ５が高レベルの状
態から低レベルに反転した後にカウンタ４，５が１番目
のアドレスデータを出力している期間になる。

この結果、従来の回路では陰極線管表示装置の表示画面
の１列目に相当する位置（第３図中の位置Ｅ）に１３列
目（第３図中の位置Ｆ）に表示すべき文字と同じ文字が
表示されてしまうといった欠点があった。

この発明は上記従来の回路の持つ欠点を解消すべくなさ
れたもので・あり、その目的とするところは陰極線管表
示装置の表示画面の所定位置に本来表示すべき正しい文
字、数字、記号あるいは図形等の表示データが表示可能
な陰極線管表示装置の制御回路を提供することにある。

以下図面を参照してこの発明の一実施例を説明する。

第５図はこの発明の陰極線管表示装置の制御回路の一実
施例を示すブロック構成図である。

なお第５図において前記第１図に示す従来の回路と対応
するところには同じ符号を用いて説明する。

陰極線管表示装置の表示画面のどの位置に文字、数字、
記号を表示するかは、従来と同様にアドレスマルチプレ
クサ１を介して供給される外部アドレスデータＡ。

−Ａ８によって指定され、その指定された位置にどのよ
うな文字、数字、記号を表示するかは、外部からＲＡＭ
２に供給されるキャラクタ選択データＤ。

−Ｄ７によって指定される。陰極線管表示装置の表示画
面のどの位置にどのような文字、数字、記号を表示する
かを記憶するのは従来と同様にＲＡＭ２であり、外部か
ら供給されるチップセレクト信号ＣＩおよび書込／読出
信号Ｒ／Ｗが共に低レベルのとき、ＲＡＭ２はアドレス
マルチプレクサ１を介して供給される外部アドレスデー
タＡ。

−Ａ８によってアドレス指定されるアドレス領域内に、
供給されるキャラクタ選択データＤ。

−Ｄ７を記憶するようになっている。また分周回路３は
７ ＭＨｚ の基本クロックパルスを１０分周して０
．７ ＭＨｚ のパルスを得るためのものである。

さらにアドレス発生回路としての水平アドレスカウンタ
４および垂直アドレスカウンタ５は、従来と同様に陰極
線管表示装置の表示画面の左上位置から右下位置に順次
表示すべき文字、数字、記号に対応したキャラクタ選択
データが記憶されている前記ＲＡＭ２のアドレスを指定
するためのアドレスデータＱ。

−Ｑ４およびＱ’ｏ＝Ｑ′３をそれぞれ発生するための
もので、前記チップセレクト信号Ｃ８が高レベルのとき
、上記アドレスデータＱ。

−Ｑ４およびＱ’ｏ ”” Ｑ’３はアドレスマルチプ
レクサ１を介してＲＡＭ２に供給されるようになってい
る。

またチップセレクト信号Ｃ８が高レベルのときＲ／Ｗも
高レベルとなり、ＲＡＭ２は上記アドレスデータＱ。

−Ｑ４およびＱ’ｏ ” Ｑ’ｓでアドレス指定される
アドレス領域内に、予め記憶されているキャラクタ選択
データを順次読出すようになっている。

ＲＡＭ２から読出されるキャラクタ選択データは表示デ
ータ発生回路としてのキャラクタジェネレータ６に供給
される。

このキャラクタジェネレータ６も従来と同様に、ＲＡＭ
２に記憶されているキャラクタ選択データに対応するワ
ードデータを記憶していて、ＲＡＭ２からキャラクタ選
択データが供給されると、１２進カウンタ７からＲＯＷ
選択信号のタイミングでワードデータを７ビツト毎並列
的に出力するようになっている。

レベル変換回路８も従来と同様のように、上記キャラク
タジェネレータ６から出力されるワードデータを構成す
る各ビット信号のレベルをシフトするためのものである
。

並列データを直列データに変換するデータ変換回路とし
てのシフトレジスタ９は上記レベル変換回路８によって
レベルシフトされたビット信号を０、７ ＭＨｚ の
クロックパルスに同期して一時記憶し、記憶後はビット
シリアルに文字間隔３ビット分とこれに続いて前記ワー
ドデータ７ビツト分の計１０ビツトを出力するようにな
っている。

シフトレジスタ９から出力される直列データに変換され
たワードデータは、従来と同様に映像信号発生回路１０
に供給される。

一方、制御信号発生回路としてのゲート回路１１，１２
は従来と同様に前記水平アドレスカウンタ４および垂直
アドレスカウンタ５０カウント出力Ｑ。

−Ｑ５およびＱ’ｏ ”” Ｑ’３に応じて水平、垂直
画同期信号ＳＨ＋ Ｓｙおよび反転水平、反転垂直両帰
線信号面、心 を発生するもので、このうち水平、垂直
画同期信号５Ｈ２Ｓｖは上記映像信号発生回路１０に供
給される。

また反転水平、反転垂直両帰線信号吐、勧はノア回路１
５を介して前記分周回路３の出力が供給されるアンド回
路１６に供給される。

さらにこのアンド回路１６の出力信号はＤ型（遅延型）
フリップフロップ１７のデータ入力端に供給される。

またこのフリップフロップ１７のクロックパルス入力端
には前記分周回路３の最終分周出力以外の分周出力、例
えば初段の分周出力が供給されている。

上記フリップフロップ１７のＱ出力は前記シフトレジス
タ９にシフト／ロード信号として供給されるようになっ
ている。

すなわち上記フリップフロップ１７はノア回路１５およ
びアンド回路１６によってゲート制御された前記分周回
路３の最終分周出力を、分周回路３の初段分周出力に同
期して所定期間遅延する遅延回路となっている。

次に上記のように構成された回路の作用を第６図に示す
タイムチャートを併用して説明する。

第６図においてＱ。

〜Ｑ５は水平アドレスカウンタ４０カウント出力（アド
レスデータＱ。

−Ｑ４を含む）を示すものであり、さらにｓＨは水平同
期信号を、（Ｓ／Ｌ）’はフリップフロップ１７の出力
、すなわちシフトレジスタ９においてレベル変換回路８
から出力されるワードデータを一時記憶する−ためのシ
フト／ロード信号である。

この信号（Ｓ／Ｌ）’は第６図に破線で示す従来のシフ
ト／ロード信号Ｓ／Ｌに対して所定期間遅延されたもの
になっている。

すなわちフリップフロップ１７はアンド回路１６から出
力される従来と同じタイミングを持ったシフト／ロード
猫号Ｓ／Ｌを分周回路３の初段分周出力に同期して所定
期間遅延するので、このフリップフロップ１７のＱ出力
信号（Ｓ／Ｌ）’はＳ／Ｌに対して遅延されたものにな
っている。

このため第６図に示すようにキャラクタジェネレータ６
から出力される７ビツトのワードデータＣ８〜Ｃ６に対
して、レベル変換回路８から出力される。

７ビツトのワードデータＣ′ｏ−Ｃ′ｏＩ：Ｊ！−Ｄの
期間遅延されたとしても、シフト／ロード信号（Ｓ／Ｌ
）’も所定期間遅延されるので、従来のようにワード
データＣ′ｏ−Ｃ′６０期間が、次の表示のためのシフ
ト／ロード信号（Ｓ／Ｌ）’の高レベル期間と重なるこ
とがない。

すなわち、フリップフロップ１７による上記遅延期間は
、水平帰線期間直後に表示すべき１列目の表示データを
シフトレジスタ９に記憶させるためのシフト／ロード信
号Ｓ／Ｌが、水平帰期間の最後に生じろ１３３列目表示
データのレベル変換回路８による遅延出力とは一致せず
かつ１列目の表示データのレベル変換回路８による遅延
出力とは一致するような期間に設定されている。

この結果、従来のように陰極線管表示装置の表示画面の
１列目に相当する位置に１３列目に表示する文字（数字
、記号）が表示されることがない。

なおこの発明は上記の一実施例に限定されるものではな
い。

例えば上記実施例ではキャラクタディスプレイのみの場
合について説明したが、これは陰極線管表示装置の表示
画面に図形を表示するためのグラフィックディスプレイ
についてもこの発明を適用することが可能なのはいうま
でもない。

またさらにシフト／ロード信号Ｓ／ＬをＤ型フリップフ
ロップ１７によって遅延する場合について説明したが、
これはその他にシフト回路等を用いても良いことはもち
ろんである。

以上説明したようにこの発明によれば、レベル変換され
た表示データを分周回路の最終分周出力に応じて記憶し
、記憶後はクロックパルスに同期してビットシリアルに
出力するデータ変換回路に供給される上記分周回路の最
終分周出力を、上記分周回路の少なくとも最終分周出力
以外の分周出力に同期して遅延するようにしたことによ
り、陰極線管表示装置の表示画面の所定位置に本来表示
すべき正しい文字、数字、記号あるいは図形等の表示デ
ータが表示可能な陰極線管表示装置の制御回路を提供で
きる。

【図面の簡単な説明】

第１図は従来の陰極線管表示装置の制御回路を示すブロ
ック構成図、第２図は上記回路の動作を説明するための
タイムチャート、第３図は上記回路の動作を説明するた
めの表示画面状態図、第４図は上記回路の動作を説明す
るためのタイムチャート、第５図はこの発明の一実施例
を示すブロック構成図、第６図は上記実施例を説明する
ためのタイムチャートである。 １・・・・・・アドレスマルチプレクサ、２・・・・・
・ＲＡＭ１３・・・・・・分周回路、４・・・・・・水
平アドレスカウンタ（アドレス発生回路）、５・・・・
・・垂直アドレスカウタ（アドレス発生回路）、６・・
・・・・キャラクタジェネレータ（表示データ発生回路
）、７・・・・・・１２進カウンタ、８・・・・・・レ
ベル変換回路、９・・・・・・シフトレジスタ（データ
変換回路）、１０・・・・・・映像信号発生回路、１１
，１２・・・・・・ゲート回路（同期信号発生回路）、
１５・・・・・・ノア回路、１６・・・・・・アンド回
路、１７・・・・・・Ｄ型フリップフロップ。

Claims (1)

【特許請求の範囲】
1. １ 供給されるクロックパルスを分周する分周回路と、
   前記分周回路の最終分周出力からアドレスデータを発生
   するアドレス発生回路と、前記アドレス発生回路のアド
   レスデータによって順次アドレス指定されそのアドレス
   領域に予め格納された表示データを並列データとして常
   時発生する表示データ発生回路と、前記表示データをレ
   ベル変換するレベル変換回路と、前記アドレスデータか
   ら水平、垂直同期信号および水平、垂直帰線信号を発生
   する制御信号発生回路と、前記表示データ発生回路の駆
   動電圧よりも高い電圧で駆動され前記レベル変換された
   表示データを前記分周回路の最終分周出力に応じて記憶
   し、記憶後はクロックパルスに同期してピットシリアル
   に出力しかつ前記水平、垂直帰線信号を受は水平、垂直
   帰線期間には表示データの出力を禁止するデータ変換回
   路と、前記水平、垂直同期信号および前記データ変換回
   路の出力に応じて映像信号を発生する映像信号発生回路
   とを具備してなる陰極線管表示装置の制御回路において
   、前記分周回路の最終分周出力を前記クロックパルスあ
   るいは前記分周回路の少なくとも最終分周出力以外の前
   記分周出力に同期して、水平帰線期間直後に表示したい
   最初の表示データを前記データ変換回路に記憶させるた
   めの前記分周回路の最終分周出力が、前記水平帰線期間
   の最後に生じる表示データの前記レベル変換回路による
   遅延出力と一致せずかつ表示したい最初の表示データの
   レベル変換回路による遅延出力とは一致するように遅延
   した後、前記データ変換回路に供給するようにしたこと
   を特徴とする陰極線管表示装置の制御回路。