KR0151353B1 - 모니터의 자기진단회로 및 그 방법 - Google Patents

모니터의 자기진단회로 및 그 방법

Info

Publication number
KR0151353B1
KR0151353B1 KR1019950015719A KR19950015719A KR0151353B1 KR 0151353 B1 KR0151353 B1 KR 0151353B1 KR 1019950015719 A KR1019950015719 A KR 1019950015719A KR 19950015719 A KR19950015719 A KR 19950015719A KR 0151353 B1 KR0151353 B1 KR 0151353B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
data
output
pll circuit
Prior art date
Application number
KR1019950015719A
Other languages
English (en)
Other versions
KR970004744A (ko
Inventor
김용희
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950015719A priority Critical patent/KR0151353B1/ko
Priority to JP17553496A priority patent/JP3749763B2/ja
Priority to CNB961066911A priority patent/CN1150776C/zh
Priority to US08/668,121 priority patent/US5963249A/en
Priority to CNA031010741A priority patent/CN1516480A/zh
Publication of KR970004744A publication Critical patent/KR970004744A/ko
Application granted granted Critical
Publication of KR0151353B1 publication Critical patent/KR0151353B1/ko
Priority to JP2005235349A priority patent/JP2005328580A/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H04N17/045—Self-contained testing apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

이 발명은 검사회로가 모니터에 내장되어 각 부분별로 검사를 용이하게 실시할 수 있는 모니터의 자기진단회로 및 그 방법에 관한 것이다.
이 발명은 모니터에 내장된 마이크로프로세서를 통하여 모니터 내부의 하드웨어 동작상태를 각 부분별로 검사하여, 이 검사된 데이터를 컴퓨터나 외부기기에 전송함으로써, 그 불량부위를 쉽게 인지하고, 또 모니터의 동작을 중앙제어하는 마이크로프로세서에 내장된 메모리소자, 즉 롬(ROM), 램(RAM) 및 이이피롬(EEPROM)의 이상유무를 검사하여, 이 검사된 데이터도 컴퓨터나 외부기기로 전송함으로써, 그 불량부위를 쉽게 인지할 수 있도록 구성한다.
따라서, 이 발명은 모니터를 구성하는 CRT와 그 구동회로의 동작테스트를 모니터 자체에 구성된 회로를 통하여 간단하게 실시할 수 있고, 또 검사에 따른 이상유무에 대한 데이터를 외부의 컴퓨터나 별도의 기기를 통해 확인할 수 있어, 그 이상부위를 정확하게 파악할 수 있을 뿐 아니라 상기 검사결과를 장시간 보존할 수도 있는 효과가 있다.

Description

모니터의 자기진단회로 및 그 방법
제1도는 본 발명에 의한 자기진단기능이 내장된 모니터 회로의 블록도.
제2도는 (a)는 본 발명에 의한 두신호의 위상차이를 검출하는 회로 블록도이고, (b)는 (a)의 입·출력 파형도.
제3도는 본 발명에 의한 소정의 데이터전송에 따른 포맷 구성의 일실시예.
제4도는 본 발명에 의한 롬(ROM) 테스트시의 검사방법을 나타내는 수순.
제5도는 본 발명에 의한 램(RAM) 또는 이이피롬(EEPROM) 테스트시의 검사방법을 나타내는 수순이다.
＊ 도면의 주요부분에 대한 부호의 설명
10 : 커넥터 20 : 비디오프리앰프 및 PLL회로
30 : 비디오메인앰프 및 PLL회로 31 : 제 1 신호정형부
61 : 제 2 신호정형부 81 : 제 3 신호정형부
91 : 제 4 신호정형부 40 : CRT
50 : 수평발진 및 PLL회로 60 : 수평출력회로
70 : 수직발진 및 PLL회로 80 : 수직출력회로
90 : SMPS 100 : 마이크로프로세서
101,102 : A/D컨버터 또는 입출력장치
COM : 위상비교기
본 발명은 모니터의 검사회로 및 방법에 관한 것으로, 특히 검사회로가 모니터에 내장되어 각 부분별로 검사를 용이하게 실시할 수 있는 모니터의 자기진단회로 및 그 방법에 관한 것이다.
음극선관(이하 CRT라 함)과, 이 CRT를 구동하는 회로등을 포함하는 모니터는 생산 및 출하시 또는 어떤 필요에 의해 일정한 검사가 요구된다.
이러한 모니터를 검사하기 위해 종래에는 첫째, 모니터 자체에서 발생되는 셀프라스터(self raster)신호로 디스플레이되는 화면을 보고 비디오상태를 검사하며, 둘째, 모니터 내부의 하드웨어상태를 검사하기 위해서는 별도의 기기(예를 들어 오실로스코프 또는 전압/전류측정기등)를 이용한다.
그러나, 이와 같은 검사방법은 검사시 시간이 많이 소요되고, 별도의 외부기기를 접속해야 하는등 번거로운 요소가 존재하게 된다.
본 발명은 상기한 문제점을 해결하고자 안출된 것이다.
따라서, 본 발명의 목적은 모니터에 내장된 마이크로프로세서를 통하여 모니터 내부의 하드웨어 동작상태를 각 부분별로 검사하여, 이 검사된 데이터를 컴퓨터나 외부기기에 전송함으로써, 그 불량부위를 쉽게 인지할 수 있도록 한 자기진단기능이 내장된 모니터 회로를 제공하는 것에 있다.
본 발명의 다른 목적은 모니터의 동작을 중앙제어하는 마이크로프로세서에 내장된 메모리소자, 즉 롬(ROM), 램(RAM) 및 이이피롬(EEPROM)의 이상유무를 검사하여, 이 검사된 데이터를 컴퓨터나 외부기기에 전송함으로써, 그 불량부위를 쉽게 인지할 수 있도록 한 모니터의 자기진단방법을 제공하는 것에 있다.
이와 같은 목적을 달성하기 위한 본 발명은 커넥터를 통해 입력되는 R.G.B 비디오신호와 CRT로 인가되는 비디오신호를 비교하여 위상차를 검출하고, 이 검출된 신호를 출력하는 비디오프리앰프 및 PLL회로와, 상기 비디오프리앰프 및 PLL회로의 출력단에 연결된 비디오메인앰프회로의 출력신호를 정형화하여 상기 비디오프리앰프 및 PLL회로의 입력단으로 피드백하여 주는 제 1 신호정형부와, 커넥터를 통해 입력되는 수평동기신호와 CRT로 인가되는 수평동기신호를 비교하여 위상차를 검출하고, 이 검출된 신호를 출력하는 수평발진 및 PLL회로와, 상기 수평발진 및 PLL회로의 출력단에 연결된 수평출력회로의 출력신호를 정형화하여 상기 수평발진 및 PLL회로로 피드백 입력하여 주는 제 2 신호정형부와, 커넥터를 통해 입력되는 수직동기신호와 CRT로 인가되는 수직동기신호를 비교하여 위상차를 검출하고, 이 검출된 신호를 출력하는 수직발진 및 PLL회로와, 상기 수직발진 및 PLL회로의 출력단에 연결된 수직출력회로의 출력신호를 정형화하여 상기 수직발진 및 PLL회로로 피드백 입력하여주는 제 3 신호정형부와, 모니터의 각부회로에 구동전원을 공급하는 SMPS에서 출력되는 각 전압을 정형하여 주는 제 4 신호정형부와, 상기 커넥터를 통해 입력되는 수평, 수직동기신호를 입력받고 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로와 상기 회로의 출력이득에 대한 정보를 수수하고, 상기 회로로부터 입력되는 위상차신호를 입력받고, 상기 제 4 신호정형부를 통해 입력되는 SMPS의 출력전압을 입력받아 각 회로의 이상여부를 판별하고 이 판별된 데이터를 상기 커넥터를 통해 외부로 전송하여 주는 마이크로프로세서로 구성된 특징이 있다.
상기 비디오프리앰프 및 PLL회로는 적어도 3개이상의 위상비교기를 포함하여 된 특징이 있다.
상기 수평발진 및 PLL회로는 적어도 하나이상의 위상비교기를 포함하여 된 특징이 있다.
상기 수직발진 및 PLL회로는 적어도 하나이상의 위상비교기를 포함하여 된 특징이 있다.
상기 마이크로프로세서는 ROM, RAM, EEPROM 등의 메모리소자와 A/D컨버터를 포함하여 된 특징이 있다.
상기 A/D컨버터는 입출력장치로 구성할 수 있는 특징이 있다.
상기 마이크로프로세서는 A/D컨버터 또는 입출력장치를 통해 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로에서 출력되는 위상차신호와 제 4 신호정형부에서 출력되는 전압신호와 연결되도록 한 특징이 있다.
상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로는 적어도 하나 이상의 D/A컨버터를 내장하여 출력이득등을 마이크로프로세서로 전송하도록 구성한 특징이 있다.
상기 마이크로프로세서는 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로와 데이터를 전송하기 위해 개시상태, 종속번지, 리이드/라이트 비트, 제 1 응답신호, 제 1 데이터, 제 2 응답신호, 제 2 데이터, 데이터, 정시상태로 구성된 포맷을 가지는 특징이 있다.
본 발명에 따른 다른 특징은 컴퓨터의 출력케이블과 연결되는 커넥터를 통해 R.G.B 비디오신호출력이 비디오프리앰프 및 PLL회로와 비디오메인앰프회로를 통해 음극선관에 인가되도록 연결되고, 상기 커넥터를 통해 입력되는 수평동기신호 및 수직동기신호가 각각 수평발진 및 PLL회로와 수평출력회로를 통해서, 수직발진 및 PLL회로와 수직출력회로를 통해서 상기 음극선관에 연결되고, 모니터에 입력되는 전원이 스위칭모드전원장치를 통해 소정의 전압을 생성하여 모니터 회로의 각부에 공급하여 주도록 구성된 모니터 회로에 있어서, 상기 비디오메인앰프회로의 출력신호를 정형화하여 상기 비디오프리앰프 및 PLL회로의 입력단으로 피드백하여 상기 커넥터를 통해 입력되는 비디오신호와 비교되도록 하여주는 제 1 신호정형부와, 상기 수평출력회로의 출력신호를 정형화하여 수평발진 및 PLL회로의 입력단으로 피드백하여 상기 커넥터를 통해 입력되는 수평동기신호와 비교되도록 하여 주는 제 2 신호정형부와, 상기 수직출력회로의 출력신호를 정형화하여 수직발진 및 PLL회로의 입력단으로 피드백하여 상기 커넥터를 통해 입력되는 수직동기신호와 비교되도록 하여 주는 제 3 신호정형부와, 상기 SMPS에서 출력되는 각각의 전압을 정형하여 주는 제 4 신호정형부와, 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로로 출력 이득에 대한 정보를 요구하여 상기 요구에 대한 출력이득정보를 입력받고, 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로로 부터 출력되는 위상비교신호를 입력받아 상기 회로에 대한 양·부를 판별하고, 상기 제 4 신호정형부를 통해서 입력되는 전원신호를 검출 및 판별하여, 이의 결과를 상기 커넥터를 통해 외부기기로 전송하는 마이크로프로세서를 더 포함하여 된 것이다.
상기 마이크로프로세서는 ROM, RAM, EEPROM등의 메모리 소자의 A/D컨버터를 포함하여 된 특징이 있다.
상기 A/D컨버터는 입출력장치로 구성할 수 있는 특징이 있다.
상기 마이크로프로세서는 A/D컨버터 또는 입출력장치를 통해 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로에서 출력되는 위상차신호와 제 4 신호정형부에서 출력되는 전압신호와 연결되도록 한 특징이 있다.
상기 마이크로프로세서는 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로와 데이터를 전송하기 위해 개시상태, 종속번지, 리이드/라이트 비트, 제 1 응답신호, 제 1 데이터, 제 2 응답신호, 제 2 데이터, 데이터, 정지상태로 구성된 포맷을 가지는 특징이 있다.
본 발명의 또 다른 특징은 모니터의 동작을 중앙제어하는 마이크로프로세서에 내장된 ROM의 이상유무를 검사하는 제어방법에 있어서, 상기 ROM 영역의 모든 번지에 기입된 데이터의 합계가 특정의 값이 되도록 프로그램하는 제 1 과정과, 상기 ROM의 제 1 번지로부터 번지수를 인크리먼크하여 상기 번지가 최종번지가 될 때까지 상기 번지에 기입된 데이터를 누산하여 합계를 산출하는 제 2 과정과, 상기 산출된 데이터의 합계가 초기설정한 특정의 값인가를 판단하여 그 결과를 외부로 전송하는 제 3 과정으로 구성된 것이다.
상기 제 3 과정은 상기 산출된 데이터의 합계가 특정의 값인가를 판단하는 단계와, 상기 단계에서 합계가 특정의 값으로 판정되면 ROM의 영역은 양호한 것으로 판단하여 그에 따른 데이터를 커넥터를 통해 외부로 전송하는 단계와, 상기 체크합계가 특정의 값이 아닌경우에는 ROM의 영역은 불량한 것으로 판단하여 그에 따른 데이터를 커넥터를 통해 외부로 전송하는 단계를 구비하여 된 특징이 있다.
상기 데이터 특정의 값은 0 또는 1임을 특징으로 한다.
본 발명의 다른 특징은 모니터의 동작을 중앙제어하는 마이크로프로세서에 내장된 RAM 또는 EEPROM의 이상유무를 검사하는 제어방법에 있어서, 사용가능한 RAM(EEPROM)의 번지에 임의의 데이터를 기입하고, 기입된 데이터를 독출하여 상기 양자의 데이터를 서로 비교하는 제 1 과정과, 상기 양자의 데이터가 같으면 상기 RAM 또는 EEPROM의 번지가 마지막 번지가 될 때까지 인크리먼트하며 제 1 과정을 다시 수행하는 제 2 과정과, 상기 제 2 과정을 완료시까지 상기 비교되는 양자의 데이터 값이 같으면 RAM 또는 EEPROM의 영역에는 이상이 없는 것으로 판별하여 RAM 또는 EEPROM 영역 양호에 따른 소정의 판별신호를 외부로 출력하는 제 3 과정과, 상기 제 1,2과정에에서 상기 비교되는 양자의 데이터가 다르게 되는 경우에는 RAM 또는 EEPROM 영역에는 이상이 있는 것으로 판별하여 RAM 또는 EEPROM 영역불량에 따른 소정의 판별데이터를 외부로 출력하는 제 4 과정을 구비하여된 특징이 있다.
이하, 본 발명에 다른 모니터의 자기진단회로 및 그 방법의 바람직한 실시예를 첨부된 도면에 의거하여 보다 상세히 설명한다.
제1도는 본 발명에 따른 모니터의 자기진단회로의 블록도로서, 컴퓨터의 출력케이블과 연결되는 커넥터(10)를 통해 R, G, B 비디오신호 출력단이 비디오프리앰프 및 PLL(Pulse Locked Loop)회로(20)의 입력단에 연결되고, 상기 비디오프리앰프 및 PLL회로(20)의 출력단이 비디오메인앰프회로(30)의 입력단에 연결되고, 상기 비디오메인앰프회로(30)의 출력단이 CRT(40)에 연결되어 소정의 비디오신호를 인가한다.
그리고, 상기 커넥터(10)를 통해 입력되는 수평동기신호(HSYNC)는 수평발진 및 PLL회로(50)의 입력단에 연결되고, 상기 수평발진 및 PLL회로(50)의 출력단이 수평출력회로(60)의 입력단에 입력되며, 상기 수평출력회로(60)의 출력단이 상기 CRT(40)에 연결되고, 상기 커넥터(10)를 통해 입력되는 수직동기신호(VSYNC)는 수직발진 및 PLL회로(70)의 입력단에 연결되고, 상기 수직발진 및 PLL회로(70)의 출력단이 수직출력회로(80)의 입력단에 연결되며, 상기 수직출력회로(80)의 출력단이 상기 CRT(40)에 연결된다.
그리고, 모니터에 입력되는 구동전원(AC)은 스위칭모드전원장치(이하 SMPS라함)(90)를 통해 소정의 전압(5V, 12V, 80V등)을 생성하여 모니터 회로의 각부에 공급하여 준다.
이와 같이 구성되는 통상의 모니터 제어회로에 있어서, 본 발명은 상기 비디오메인앰프회로(30)의 출력신호를 정형화하여 비디오프리앰프 및 PLL회로(20)의 입력단으로 피드백하여 상기 커넥터(10)를 통해 입력되는 R, G, B 비디오신호와 비교되도록 하여 주는 제 1 신호정형부(31)와, 상기 수평출력회로(60)의 출력신호를 정형화하여 수평발진 및 PLL회로(50)의 입력단으로 피드백하여 상기 커넥터(10)를 통해 입력되는 수평동기신호(HSYNC)와 비교되도록 하여주는 제 2 신호정형부(61)와, 상기 수직출력회로(80)의 출력신호를 정형화하여 수직발진 및 PLL회로(70)의 입력단으로 피드백하여 상기 커넥터(10)를 통해 입력되는 수직동기신호(VSYNC)와 비교되도록 하여 주는 제 3 신호정형부(81)와, 상기 SMPS(90)에서 출력되는 각각의 전압을 정형하여 주는 제 4 신호정형부(91)와, 상기 커넥터(10)를 통해 입력되는 수평 및 수직동기신호(HSYNC)(VSYNC)가 인가되도록 연결되고, 상기 비디오프리앰프 및 PLL회로(20), 수평발진 및 PLL회로(50), 수직발진 및 PLL회로(70)의 출력이득에 대한 데이터를 입력받고, 상기 회로(20)(50)(70)로부터 출력되는 위상비교신호를 입력받아 상기 회로(20)(50)(70)에 대한 이상여부를 판별하고, 이의 결과를 상기 커넥터(10)를 통해 외부기기로 전송하는 마이크로프로세서(100)를 더 포함하여 구성된다.
그리고, 상기 비디오프리앰프 및 PLL회로(20), 수평발진 및 PLL회로(50), 수직발진 및 PLL회로(70)의 위상차신호 출력단(PD)는 상기 마이크로프로세서(100)의 A/D(아날로그/디지탈)컨버터(101)에 연결되고, 상기 제 4 신호정형부(91)를 통해 입력되는 SMPS(90)의 출력전압은 상기 마이크로프로세서(100)의 A/D컨버터(102)에 접속된다. 여기서, 상기 A/D컨버터(101)(102)는 입·출력장치로 구성할 수도 있다.
그리고, 상기 마이크로프로세서(100)는 비디오프리앰프 및 PLL회로(20), 수평발진 및 PLL회로(50), 수직발진 및 PLL회로(70)와 정보를 수수하거나 커넥터(10)를 통해 컴퓨터나 외부기기에 정보를 전송하기 위하여 소정의 통신용 포켓신호(I2C)를 이용한다.
그리고, 상기 비디오프리앰프 및 PLL회로(20), 수평발진 및 PLL회로(50), 수직발진 및 PLL회로(70)는 D/A(디지탈/아날로그)컨버터를 적어도 한 개이상 내장하여 구성된다.
따라서, 상기 회로(20)(50)(70)는 출력이득등을 마이크로프로세서(100) 통해 제어받도록 구성된다.
상기 마이크로프로세서(100)는 회로(20)(50)(70)의 출력이득을 제어하는 신호를 전송하고, 상기 회로(20)(50)(70)는 이러한 마이크로프로세서(100)의 제어(요구)에 응답하여 자신의 출력이득에 대한 데이터를 마이크로프로세서(100)로 전송한다.
상기 마이크로프로세서(100)와 회로(20)(50)(70)간의 전송선은 입·출력용의 두선이 되는 것이 바람직하다.
상기 마이크로프로세서(100)는 내부에는 미도시된 본 발명에 따른 소정의 프로그램이 저장된 롬(ROM)과, 각종 데이터를 임시적으로 저장하거나 독출하는 램(RAM)과, 데이터를 일시적으로 때로는 오랫동안 저장해 두기 위한 이이피롬(EEPROM)등의 메모리소자가 구성된다.
또한, 상기 비디오프리앰프 및 PLL회로(20), 수평발진 및 PLL회로(50), 수직발진 및 PLL회로(70)는 두 신호의 위상을 비교하는 제2도의 (a)와 같은 위상 비교기(COM)를 적어도 한 개 이상 포함한다.
상기 커넥터(10)를 통해 입력되는 신호(A)(예: R,G,B신호, 수평·수직 동기신호)와 제 1,2,3 신호정형부(31)(61)(81)를 통해 피드백되는 각 신호(B)는 상기 회로(20)(50)(70)의 위상비교기(COM)에 입력되고, 상기 위상비교기(COM)는 상기 두신호를 비교하여 그 위상차신호를 출력단(PD)으로 출력하도록 구성된다.
제2도의 (b)는 상기 위상비교기(COM)의 입·출력상태를 나타낸 것으로, A입력과 B입력이 위상비교기(COM)에 입력되면, 위상비교기(COM)는 출력단(PD)으로 (C)와 같은 위상차신호를 출력한다.
제3도는 상기 비디오프리앰프 및 PLL회로(20), 수평발진 및 PLL회로(50), 수직발진 및 PLL회로(70)와 데이터를 수수하는 마이크로프로세서(100)의 데이터전송에 따른 포맷을 나타낸 것으로, S는 개시상태(start condition), S/A는 종속번지(slave address), R/W는 라이트/리이드 비트, A1는 제 1 응답신호(acknowledge), DATA1은 제 1 데이터, A2는 제 2 응답신호, DATA2는 제 2 데이터, 1은 데이터, P는 정지상태(stop condition)로 구성되어 마이크로프로세서(100)가 상기 회로(20)(50)(70)로 소정의 데이터를 보내면, 이 전송데이터에 대한 응답신호를 통해 상기 회로(20)(50)(70)의 이상여부를 판단하게 된다.
제4도는 마이크로프로세서(100)에 내장된 본 발명에 의한 롬(이하 ROM이라 한다) 테스트시의 검사방법을 나타내는 수순이다.
본 발명에 따르자면 사용 가능한 전체 ROM 번지(address)에 기입딘 데이터의 합계가 0이 되도록 만들어 주어 첫 번째번지부터 마지막번지까지 모든 데이터를 합하여 그 결과가 1Byte(바이트) 0이 되는가를 판단하여 ROM영역의 불량여부를 판별한다. 상기 ROM의 영역중 한 부분이라도 불량이 생기면 마이크로프로세서(100)의 동작을 보장받을 수 없다.
도시된 바와 같이, 단계(S1)에서는 오프셋(offset)번지, 누산기(이하 ACC라 함), 체크합계 데이터를 0번지 또는 0으로 세트한다.
그리고, 단계(S2)에서는 상기 ACC에 오프셋번지의 데이터를 대입한다. 단계(S3)에서는 체크합계 데이터에 상기 ACC의 데이터와 이전의 체크합계데이터를 가산하여 대입한다.
단계(S4)에서는 상기 오프셋번지가 ROM의 마지막번지 인가를 판단한다. 여기서 상기 오프셋번지가 마지막번지가 아닐 경우에는 오프셋번지를 인크리먼트(increment)하는 단계(S5)를 수행한후 상기 단계(S2)로부터 다시 수행한다.
그러나, 상기 단계(S4)에서 오프셋번지가 RAM의 마지막번지일 경우에는 상기 체크합계가 0인가를 판단하는 단계(S6)를 수행한다. 여기서 체크합계가 0으로 판정되면 ROM의 영역은 양호한 것으로 판단하여 그에 따른 판별신호를 커넥터(10)를 통해 외부로 전송하는 단계(S7)를 수행한다.
그러나, 상기 단계(S6)에서 체크합계가 0이 아닌 경우에는 ROM의 영역은 불량한 것으로 판단하여 그에 따른 판별신호 데이터를 커넥터(10)를 통해 외부로 전송하는 단계(S8)를 수행하도록 구성된다.
제5도는 마이크로프로세서(100)에 내장된 본 발명에 의한 램(이하 RAM이라 함) 또는 이이피롬(이하 EEPROM이라 함) 테스트시의 검사방법을 나타내는 수순이다.
상기 RAM의 영역은 각종 데이터를 임시적으로 저장하거나 독출하기도 하는 부분으로 이 부분이 불량이 나면 마이크로프로세서(100)의 동작에 이상이 발생되며, 상기 EEPROM의 영역은 일시적으로 또는 오랫동안 데이터를 보관할 때 사용하는 영역으로 이 부분이 불량이 되면 역시 RAM의 결과와 같게 된다.
따라서, 본 발명에서는 사용가능한 RAM 및 EEPROM의 영역에 임의의 데이터를 기입(write)하고, 이 기입된 데이터를 다시 독출(read)하여 상기 기입할때의 데이터와 독출할 데이터를 비교 판별하여 RAM 또는 EEPROM의 영역에 이상유무를 판별하게 된다.
도시된 바와 같이, 단계(T1)에서는 오프셋(offset)번지 및 ACC를 0번지 및 0으로 세트하고 데이터버퍼를 소정의 데이터로 세트한다.
그리고 단계(T2)에서는 오프셋번지에 데이터버퍼에 있는 데이터를 기입하고, 단계(T3)에서는 ACC로 오프셋번지의 데이터를 독출한다. 단계(T4)에서는 상기 ACC의 데이터가 데이터버퍼의 데이터와 같은지를 판단한다. 여기서 상기 ACC의 데이터가 데이터버퍼의 데이터와 같은 경우에는 현재 오프셋번지가 RAM 또는 EEPROM의 마지막번지 인가를 판단하는 단계(T5)를 수행한다.
상기 단계(T5)에서 오프셋번지가 마지막번지가 아닐경우에는 상기 오프셋번지를 인크리먼트하는 단계(T5)를 수행한 후, 상기 단계(T2)부터 다시 수행한다.
그러나, 상기 단계(T5)에서 오프셋번지가 RAM 또는 EEPROM의 마지막번지인 경우에는 RAM 또는 EEPROM의 영역은 양호한 것으로 판단하여 그에 따른 판별신호 데이터를 커넥터(10)를 통해 외부로 전송하는 단계(T7)를 수행한다.
한편, 상기 단계(T4)에서 ACC의 데이터와 데이터버퍼의 데이터와 일치하지 않는 경우에는 RAM 또는 EEPROM의 영역은 불량한 것으로 판단하여 그에 따른 판별신호 데이터를 커넥터(10)를 통해 외부로 전송하는 단계(T8)를 수행하도록 구성된다.
상기와 같이 구성시켜서된 본 발명의 작용을 제1도 내지 제5도를 참조하여 이하 설명한다.
본 발명은 모니터 내부의 회로, 즉 마이크로프로세서(100)에 내장된 ROM 및 RAM(EEPROM)과, 비디오회로, 수평·수직회로, 전원회로등을 순차적으로 자체 검사하여 이의 결과를 외부에 마련된 별도의 기기에 그 정보를 전송하고자 하는 것으로, 먼저, 마이크로프로세서(100)에 내장된 ROM의 영역의 양·부를 자체 검사하기 위하여 사용가능한 ROM의 모든 번지에 기입된 데이터의 합계가 0이 되도록 프로그램한다.
따라서, ROM의 첫 번째 번지부터 그 번지수를 인크리먼트하여 상기 번지가 마지막번지가 될 때까지 상기 번지에 기입된 데이터를 누적하여 합계를 산출한다(S1~S5단계). 상기 산출된 합계의 값이 초기에 설정한 0이 되면 ROM영역에는 이상이 없는 것으로 판별하여 마이크로프로세서(100)는 소정의 프로토콜 신호(I2C)를 통해 ROM영역 양호에 따른 소정의 판별신호를 출력한다(S6,S7단계).
한편, 상기 산출된 합계의 값이 초기에 설정한 0이 되지 않으면 ROM영역에는 이상이 있는 것으로 판별하여 마이크로프로세서(100)는 ROM영역 불량에 따른 소정의 데이터를 출력한다(S6,S8단계).
따라서, 이때 상기 프로토콜(I2C)를 통해 출력되는 신호는 커넥터(10)를 거쳐 외부에 연결된 컴퓨터나 그 밖의 기기로 전송되고 이러한 기기는 상기 ROM의 검사현황을 외부로 알려 주게 된다.
또한, 마이크로프로세서(100)에 내장된 RAM 또는 EEPROM 영역의 양·부를 자체 검사하기 위하여, 사용가능한 RAM(EEPROM)의 번지에 임의의 데이터를 기입하고, 기입된 데이터를 독출하여 상기 양자의 데이터를 서로 비교한다(T1~T4단계). 여기서 상기 양자의 데이터가 같으면 상기 RAM(EEPROM)의 번지가 마지막번지가 될 때까지 인크리먼트하며 상기 단계(T2~T4)를 수행하여 그 양자의 데이터 값이 같으면 RAM(EEPROM)의 영역에는 이상이 없는 것으로 판별하여 마이크로프로세서(100)는 RAM(EEPROM) 영역 양호에 따른 소정의 판별신호를 출력한다(T5~T7단계).
한편, 상기 RAM(EEPROM)의 번지를 인크리먼트 하면서 마지막번지까지 진행함에 있어서, 기입되는 데이터와 독출된 데이터가 다르게 되는 경우에는 RAM(EEPROM) 영역에는 이상이 있는 것으로 판별하여 마이크로프로세서(100)는 RAM(EEPROM) 영역 불량에 따른 소정의 판별 데이터를 출력한다(T4,T8단계). 따라서, 이때 커넥터(10)를 통해 출력되는 신호는 외부에 연결된 컴퓨터나 그 밖의 기기로 전송되고 이러한 기기는 상기 RAM 및 EEPROM의 검사현황을 외부로 알려 주게 된다.
또한, 마이크로프로세서(100)는 비디오신호 출력회로의 이상유무를 검사하기 위하여 비디오프리앰프 및 PLL회로(20)로 출력이득(R,G,B이득)을 제어하고 그 제어신호에 대한 응답을 기다리는 제3도와 같은 포맷을 가진 전송신호를 출력한다. 이때의 R,G,B 비디오신호의 이득을 제어하고 이 전송데이터에 의한 응답신호를 상기 비디오프리앰프 및 PLL회로(20)로부터 입력 받아 이를 판별함으로서 상기 비디오프리앰프 및 PLL회로(20)의 불량유무를 판단한다. 이때 판별된 신호는 커넥터(10)를 통해 외부기기로 전송된다.
또한, 마이크로프로세서(100)는 수평출력회로의 이상유무를 검사하기 위하여 수평발진 및 PLL회로(50)로 제3도와 같은 포맷을 가진 전송신호를 출력한다. 이때의 신호는 수평출력신호의 이득을 제어하고 이 전송데이터에 의한 응답신호를 상기 수평발진 및 PLL회로(50)로부터 입력받아 이를 판별함으로서 상기 수평발진 및 PLL회로(50)의 불량유무를 판단한다. 이때 판별된 신호는 커넥터(10)를 통해 외부기기로 전송된다.
또한, 마이크로프로세서(100)는 수직출력회로의 이상유무를 검사하기 위하여 수직발진 및 PLL회로(70)로 제3도와 같은 포맷을 가진 전송신호를 출력한다. 이때의 신호는 수직출력신호의 이득을 제어하고 이 전송데이터에 의한 응답신호를 상기 수직발진 및 PLL회로(70)로부터 입력받아 이를 판별함으로서 상기 수직발진 및 PLL회로(70)의 불량유무를 판별한다. 이때 판별된 신호는 커넥터(10)를 통해 외부기기로 전송된다.
또한, 상기 비디오메인앰프회로(30)에서 출력되는 R,G,B 비디오신호는 신호정형부(31)를 통해 상기 비디오프리앰프 및 PLL회로(20)의 입력단으로 피드백되고 이 때의 신호는 커넥터(10)를 통해 입력되는 R,G,B 비디오신호와 비디오프리앰프 및 PLL회로(20)에 내장된 다수개의 위상비교기(COM)에 의해 각각(R,G,B) 비교되고, 이 비교된 위상차신호는 출력단(PD)을 통해 제2도의 (b)와 같이 마이크로프로세서(100)의 입출력장치(101)로 입력된다.
따라서, 마이크로프로세서(100)는 입력되는 위상차신호를 통해 상기 비디오프리앰프 및 PLL회로(20)와 비디오메인앰프회로(30)를 포함하는 비디오회로의 이상유무를 판단하고, 이에 따른 데이터를 커넥터(10)를 통해 외부로 전송한다.
또한, 상기 수평출력회로(60)에서 출력되는 수평신호는 각각 신호정형부(61)를 통해 상기 수평발진 및 PLL회로(50)의 입력단으로 피드백되고 이때의 신호는 커넥터(10)를 통해 입력되는 수평동기신호(HSYNC)와 수평발진 및 PLL회로(50)에 내장된 위상비교기(COM)에 의해 서로 비교되고, 이 비교된 위상차신호는 출력단(PD)를 통해 마이크로프로세서(100)의 입출력장치(101)로 입력된다.
따라서, 마이크로프로세서(100)는 입력되는 위상차신호를 통해 상기 수평발진 및 PLL회로(50)와 수평출력회로(60)를 포함하는 수평회로의 이상유무를 판단하고, 이에 따른 데이터를 커넥터(10)를 통해 외부로 전송한다.
또한, 상기 수직출력회로(80)에서 출력되는 수직신호는 각각 신호정형부(81)를 통해 상기 수직발진 및 PLL회로(70)의 입력단으로 피드백되고 이때의 신호는 커넥터(10)를 통해 입력되는 수직동기신호(VSYNC)와 수직발진 및 PLL회로(70)에 내장된 위상비교기(COM)에 의해 서로 비교되고, 이 비교된 위상차신호는 출력단(PD)을 통해 마이크로프로세서(100)의 입출력장치(101)로 입력된다.
따라서, 마이크로프로세서(100)는 입력되는 위상차신호를 통해 상기 수직발진 및 PLL회로(70)와 수직출력회로(80)를 포함하는 수직회로의 이상유무를 판단하고, 이에 따른 데이터를 커넥터(10)를 통해 외부로 전송한다.
또한, 마이크로프로세서(100)는 SMPS(90)의 이상유무를 판별하기 위하여, 상기 SMPS(90)의 출력단에서 생성되는 각 전압을 신호정형부(91)를 통해서 소정전압으로 감안시킨후 입출력장치(102)로 입력받아 그 값을 판별한다.
여기서, 상기 입력전압중 어느 하나라도 이상(정격전압이 아님)이 발견되면 SMPS(90)에 이상이 생긴 것으로 판단하여 그에 따른 판별신호 데이터를 커넥터(10)를 통해 외부로 전송한다.
따라서, SMPS(90)의 이상유무를 체크할 수 있게 된다.
이상에서와 같이 본 발명은 모니터를 구성하는 CRT와 그 구동회로의 동작테스트를 모니터 자체에 구성된 회로를 통하여 간단하게 실시할 수 있고, 또 검사에 따른 이상유무에 대한 데이터를 외부의 컴퓨터나 별도의 기기를 통해 확인할 수 있어, 그 이상부위를 정확하게 파악할 수 있을 뿐아니라 상기 검사결과를 장시간 보존할 수도 있는 유용한 발명이다.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성요지의 범위내에서 다양한 변경 및 개조가 가능함을 당업자는 유의해야 한다.

Claims (18)

  1. 커넥터를 통해 입력되는 R.G.B 비디오신호와 CRT로 인가되는 비디오신호를 비교하여 위상차를 검출하고, 이 검출된 신호를 출력하는 비디오프리앰프 및 PLL회로와, 상기 비디오프리앰프 및 PLL회로의 출력단에 연결된 비디오메인앰프회로의 출력신호를 정형화하여 상기 비디오프리앰프 및 PLL회로의 입력단으로 피드백하여 주는 제 1 신호정형부; 커넥터를 통해 입력되는 수평동기신호와 CRT로 인가되는 수평동기신호를 비교하여 위상차를 검출하고, 이 검출된 신호를 출력하는 수평발진 및 PLL회로; 상기 수평발진 및 PLL회로의 출력단에 연결된 수평출력회로의 출력신호를 정형화하여 상기 수평발진 및 PLL회로로 피드백 입력하여 주는 제 2 신호정형부; 커넥터를 통해 입력되는 수직동기신호와 CRT로 인가되는 수직동기신호를 비교하여 위상차를 검출하고, 이 검출된 신호를 출력하는 수직발진 및 PLL회로; 상기 수직발진 및 PLL회로의 출력단에 연결된 수직출력회로의 출력신호를 정형화하여 상기 수직발진 및 PLL회로로 피드백 입력하여주는 제 3 신호정형부; 모니터의 각부회로에 구동전원을 공급하는 SMPS에서 출력되는 각 전압을 정형하여 주는 제 4 신호정형부; 및 상기 커넥터를 통해 입력되는 수평·수직동기신호를 입력받고, 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로와 상기 회로의 출력이득에 대한 정보를 수수하고, 상기 회로로부터 입력되는 위상차신호를 입력받고, 상기 제 4 신호정형부를 통해 입력되는 SMPS의 출력전압을 입력받아 각 회로의 이상여부를 판별하고 이 판별된 데이터를 상기 커넥터를 통해 외부로 전송하여 주는 마이크로프로세서로 구성된 것을 특징으로 하는 모니터의 자기진단회로.
  2. 제1항에 있어서, 상기 비디오프리앰프 및 PLL회로는 적어도 3개 이상의 위상비교기를 포함하여 된 것을 특징으로 하는 모니터의 자기진단회로.
  3. 제1항에 있어서, 상기 수평발진 및 PLL회로는 적어도 하나이상의 위상비교기를 포함하여 된 것을 특징으로 하는 모니터의 자기진단회로.
  4. 제1항에 있어서, 상기 수직발진 및 PLL회로는 적어도 하나이상의 위상비교기를 포함하여 된 것을 특징으로 하는 모니터의 자기진단회로.
  5. 제1항에 있어서, 상기 마이크로프로세서는 ROM, RAM, EEPROM 등의 메모리소자와 A/D컨버터를 포함하여 된 것을 특징으로 하는 모니터 자기진단회로.
  6. 제5항에 있어서, 상기 A/D컨버터는 입출력장치로 구성할 수 있는 것을 특징으로 하는 모니터 자기진단회로.
  7. 제1항에 있어서, 상기 마이크로프로세서는 A/D컨버터 또는 입출력장치를 통해 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로에서 출력되는 위상차신호와 제 4 신호정형부에서 출력되는 전압신호와 연결되도록 한 것을 특징으로 하는 모니터 자기진단회로.
  8. 제1항에 있어서, 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로는 적어도 하나 이상의 D/A컨버터를 내장하여 출력이득등을 마이크로프로세서로 전송하도록 구성한 것을 특징으로 하는 모니터 자기진단회로.
  9. 제1항에 있어서, 상기 마이크로프로세서는 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로와 데이터를 전송하기 위해 개시상태, 종속번지, 리이드/라이트 비트, 제 1응답신호, 제 1 데이터, 제 2 응답신호, 제 2 데이터, 데이터, 정지상태로 구성된 포맷을 가지는 것을 특징으로 하는 모니터 자기진단회로.
  10. 컴퓨터의 출력케이블과 연결되는 커넥터를 통해 R.G.B 비디오신호출력이 비디오프리앰프 및 PLL회로와 비디오메인앰프회로를 통해 음극선관에 인가되도록 연결되고, 상기 커넥터를 통해 입력되는 수평동기신호 및 수직동기신호가 각각 수평발진 및 PLL회로와 수평출력회로를 통해서, 수직발진 및 PLL회로와 수직출력회로를 통해서 상기 음극선관에 연결되고, 모니터에 입력되는 전원이 스위칭모드전원장치를 통해 소정의 전압을 생성하여 모니터 회로의 각부에 공급하여 주도록 구성된 모니터 회로에 있어서, 상기 비디오메인앰프회로의 출력신호를 정형화하여 상기 비디오프리앰프 및 PLL회로의 입력단으로 피드백하여 상기 커넥터를 통해 입력되는 비디오신호와 비교되도록 하여주는 제 1 신호정형부; 상기 수평출력회로의 출력신호를 정형화하여 수평발진 및 PLL회로의 입력단으로 피드백하여 상기 커넥터를 통해 입력되는 수평동기신호와 비교되도록 하여 주는 제 2 신호정형부; 상기 수직출력회로의 출력신호를 정형화하여 수직발진 및 PLL회로의 입력단으로 피드백하여 상기 커넥터를 통해 입력되는 수직동기신호와 비교되도록 하여 주는 제 3 신호정형부; 상기 SMPS에서 출력되는 각각의 전압을 정형하여 주는 제 4 신호정형부; 및 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로로 출력이득에 대한 정보를 요구하여 상기 요구에 대한 출력이득정보를 입력받고, 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로로부터 출력되는 위상비교신호를 입력받아 상기 회로에 대한 양·부를 판별하고, 상기 제 4 신호정형부를 통해서 입력되는 전원신호를 검출 및 판별하여, 이의 결과를 상기 커넥터를 통해 외부기기로 전송하는 마이크로프로세서를 더 포함하여 된 것을 특징으로 하는 모니터의 자기진단회로.
  11. 제10항에 있어서, 상기 마이크로프로세서는 ROM, RAM, EEPROM등의 메모리 소자의 A/D컨버터를 포함하여 된 것을 특징으로 하는 모니터의 자기진단회로.
  12. 제11항에 있어서, 상기 A/D컨버터는 입출력장치로 구성할 수 있는 것을 특징으로 하는 모니터의 자기진단회로.
  13. 제10항에 있어서, 상기 마이크로프로세서는 A/D컨버터 또는 입·출력장치를 통해 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로에서 출력되는 위상차신호와 제 4 신호정형부에서 출력되는 전압신호와 연결되도록 한 것을 특징으로 하는 모니터의 자기진단회로.
  14. 제10항에 있어서, 상기 마이크로프로세서는 상기 비디오프리앰프 및 PLL회로, 수평발진 및 PLL회로, 수직발진 및 PLL회로와 데이터를 전송하기 위해 개시상태, 종속번지, 리이드/라이트 비트, 제 1 응답신호, 제 1 데이터, 제 2 응답신호, 제 2 데이터, 데이터, 정지상태로 구성된 포맷을 가지는 것을 특징으로 하는 모니터의 자기진단회로.
  15. 모니터의 동작을 중앙제어하는 마이크로프로세서에 내장된 ROM의 이상유무를 검사하는 제어방법에 있어서, 상기 ROM 영역의 모든 번지에 기입된 데이터의 합계가 특정의 값이 되도록 프로그램하는 제 1 과정; 상기 ROM의 제 1 번지로부터 번지수를 인크리먼크하여 상기 번지가 최종번지가 될 때까지 상기 번지에 기입된 데이터를 누산하여 합계를 산출하는 제 2 과정; 및 상기 산출된 데이터의 합계가 초기 설정한 특정의 값인가를 판정하여 그 결과를 외부로 전송하는 제 3 과정으로 구성된 것을 특징으로 하는 모니터의 자기진단방법.
  16. 제15항에 있어서, 상기 제 3 과정은 상기 산출된 데이터의 합계가 특정의 값인가를 판단하는 단계; 상기 단계에서 합계가 특정의 값으로 판정되면 ROM의 영역은 양호한 것으로 판단하여 그에 따른 데이터를 커넥터를 통해 외부로 전송하는 단계; 및 상기 체크합계가 특정의 값이 아닌경우에는 ROM의 영역은 불량한 것으로 판단하여 그에 따른 데이터를 커넥터를 통해 외부로 전송하는 단계를 구비하여 된 것을 특징으로 하는 모니터의 자기진단방법.
  17. 제15항 내지 제16항에 있어서, 상기 데이터 특정의 값은 0 또는 1임을 특징으로 하는 모니터의 자기진단방법.
  18. 모니터의 동작을 중앙제어하는 마이크로프로세서에 내장된 RAM 또는 EEPROM의 이상유무를 검사하는 제어방법에 있어서, 사용가능한 RAM(EEPROM)의 번지에 임의의 데이터를 기입하고, 기입된 데이터를 독출하여 상기 양자의 데이터를 서로 비교하는 제 1 과정; 상기 양자의 데이터가 같으면 상기 RAM 또는 EEPROM의 번지가 마지막번지가 될때까지 인크리먼트하며 제 1 과정을 다시 수행하는 제 2 과정; 상기 제 2 과정을 완료시까지 상기 비교되는 양자의 데이터 값이 같으면 RAM 또는 EEPROM의 영역에는 이상이 없는 것으로 판별하여 RAM 또는 EEPROM 영역 양호에 따른 소정의 판별신호를 외부로 출력하는 제 3 과정; 및 상기 제 1,2 과정에에서 상기 비교되는 양자의 데이터가 다르게 되는 경우에는 RAM 또는 EEPROM 영역에는 이상이 있는 것으로 판별하여 RAM 또는 EEPROM 영역 불량에 따른 소정의 판별데이터를 외부로 출력하는 제 4 과정을 구비한 것을 특징으로 하는 모니터의 자기진단방법.
KR1019950015719A 1995-06-14 1995-06-14 모니터의 자기진단회로 및 그 방법 KR0151353B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950015719A KR0151353B1 (ko) 1995-06-14 1995-06-14 모니터의 자기진단회로 및 그 방법
JP17553496A JP3749763B2 (ja) 1995-06-14 1996-06-14 モニタの自己診断回路及びその方法
CNB961066911A CN1150776C (zh) 1995-06-14 1996-06-14 用于视频显示器的自诊断电路
US08/668,121 US5963249A (en) 1995-06-14 1996-06-14 Self-diagnostic circuit for a video display and method of implementing the same
CNA031010741A CN1516480A (zh) 1995-06-14 1996-06-14 用于视频显示器的自诊断方法
JP2005235349A JP2005328580A (ja) 1995-06-14 2005-08-15 モニタの自己診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015719A KR0151353B1 (ko) 1995-06-14 1995-06-14 모니터의 자기진단회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR970004744A KR970004744A (ko) 1997-01-29
KR0151353B1 true KR0151353B1 (ko) 1998-10-15

Family

ID=19417094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015719A KR0151353B1 (ko) 1995-06-14 1995-06-14 모니터의 자기진단회로 및 그 방법

Country Status (4)

Country Link
US (1) US5963249A (ko)
JP (2) JP3749763B2 (ko)
KR (1) KR0151353B1 (ko)
CN (2) CN1150776C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923201B1 (ko) * 2002-12-30 2009-10-22 엘지전자 주식회사 모니터 자기 진단 장치와 자기 진단 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233646B1 (ko) * 1997-05-31 1999-12-01 윤종용 보조 입출력 단자를 갖는 모니터의 오에스디 표시 방법
JP3566546B2 (ja) * 1998-04-01 2004-09-15 Ｋｄｄｉ株式会社 画像の品質異常検出方法および装置
KR100320461B1 (ko) * 1999-08-13 2002-01-12 구자홍 모니터의 동기신호 처리장치 및 방법
JP2002243785A (ja) * 2001-02-21 2002-08-28 Moric Co Ltd 信号検査装置
KR100766970B1 (ko) * 2001-05-11 2007-10-15 삼성전자주식회사 디스플레이장치의 초기설정시스템 및 그 제어방법
CA2460485A1 (en) * 2001-09-14 2003-03-27 American Panel Corporation Visual display testing, optimization and harmonization method and system
WO2003041419A1 (en) * 2001-11-09 2003-05-15 Matsushita Electric Industrial Co., Ltd. Display device, receiver, and test apparatus
JP2004219585A (ja) * 2003-01-10 2004-08-05 Sharp Corp 表示装置、検査装置、記録媒体
KR100514749B1 (ko) * 2003-05-21 2005-09-14 삼성전자주식회사 디스플레이 기기의 자동 캘리브레이션 장치 및 방법
FR2857206B1 (fr) * 2003-07-03 2005-10-28 Logiways France Procede et systeme de test de l'aptitude d'un appareil a produire sans defaut un signal video et/ou audio, et support d'enregistrement contenant des instructions pour la mise en oeuvre du procede
KR20060017238A (ko) * 2004-08-20 2006-02-23 삼성전자주식회사 표시 장치 및 이의 제조 방법
JP4814546B2 (ja) * 2005-05-19 2011-11-16 パナソニック株式会社 異常検出装置および映像システム
US20070162932A1 (en) * 2005-12-28 2007-07-12 Mickle Jacklyn A Methods, systems and computer program products for providing internet protocol television troubleshooting
US20070162929A1 (en) * 2005-12-28 2007-07-12 Mickle Jacklyn A Methods, systems and computer program products for providing internet protocol television contextual support
US7873981B2 (en) * 2005-12-28 2011-01-18 At&T Intellectual Property I, L.P. Methods, systems and computer program products for providing internet protocol television set up
US7823183B2 (en) 2005-12-28 2010-10-26 At&T Intellectual Property I, L.P. Methods, systems and computer program products for providing internet protocol television communication services
US8254277B2 (en) 2005-12-28 2012-08-28 At&T Intellectual Property I, L.P. Methods, systems and computer program products for providing internet protocol television diagnostics
KR20070094320A (ko) * 2006-03-17 2007-09-20 엘지전자 주식회사 방송 수신 장치, 어플리케이션 송수신 방법, 수신 상태정보 전송 방법 및 수신 상태 정보의 데이터 구조
KR20070115327A (ko) * 2006-06-01 2007-12-06 엘지전자 주식회사 방송 수신기, 진단 정보 데이터 구조 및 진단 정보 표출방법
CN104159103B (zh) * 2014-08-12 2017-01-18 三星半导体(中国)研究开发有限公司 提供采样数据的装置和方法及显示诊断界面的装置和方法
JP6254517B2 (ja) * 2014-12-22 2017-12-27 富士通フロンテック株式会社 媒体取扱装置
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
CN109218632B (zh) * 2018-08-09 2020-11-10 深圳金准智能有限公司 便于检修的混合倍线切换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459551A (en) * 1981-09-28 1984-07-10 Rca Corporation Television receiver and test set voltage analyzer
FR2523789B1 (fr) * 1982-03-19 1985-01-04 Thomson Csf Dispositif de generation de signaux de test d'equipements electroniques
US4894718A (en) * 1989-03-29 1990-01-16 Acer Incorporated Method and system for testing video
US5077600A (en) * 1989-10-03 1991-12-31 Sony Corporation Self-inspecting convergence measuring apparatus
US5055928A (en) * 1990-04-10 1991-10-08 Sony Corporation Of America Digital video frame recorder with video display test pattern signal generator
JPH05130648A (ja) * 1991-11-07 1993-05-25 Mitsubishi Electric Corp テストパターン信号発生装置
GB2267009B (en) * 1992-05-06 1995-10-25 Sony Broadcast & Communication Testing video equipment
US5442391A (en) * 1994-06-01 1995-08-15 Eerise Corporation Method and a system for testing a cathode ray tube or like products
CN1130332A (zh) * 1994-11-11 1996-09-04 大宇电子株式会社 自我诊断电视接收机的方法
US5526043A (en) * 1994-11-23 1996-06-11 Lite-On Technology Corporation Automatic video display testing and adjusting system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923201B1 (ko) * 2002-12-30 2009-10-22 엘지전자 주식회사 모니터 자기 진단 장치와 자기 진단 방법

Also Published As

Publication number Publication date
JPH10308954A (ja) 1998-11-17
JP3749763B2 (ja) 2006-03-01
US5963249A (en) 1999-10-05
CN1139360A (zh) 1997-01-01
CN1150776C (zh) 2004-05-19
JP2005328580A (ja) 2005-11-24
KR970004744A (ko) 1997-01-29
CN1516480A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
KR0151353B1 (ko) 모니터의 자기진단회로 및 그 방법
CN110675794B (zh) 电源管理芯片及其驱动方法、驱动系统
KR100440610B1 (ko) 비디오디스플레이장치
EP1805594A1 (en) Display apparatus and control method thereof
KR102450859B1 (ko) 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치
US5621741A (en) Method and apparatus for testing terminal connections of semiconductor integrated circuits
US11495191B2 (en) Reading extended display identification data (EDID) from display device to get native resolution of display device
US5757366A (en) State indication circuit for a display system
CN108737160B (zh) 通信电路、通信系统及通信电路的自我诊断方法
JPH09134237A (ja) 電子機器
JPS6016996Y2 (ja) 入出力インタフエイス装置のアドレス選択装置
JPH10132885A (ja) ワイヤハーネス検査装置
US6253341B1 (en) IC test system
KR0155641B1 (ko) 티브이 성능 검사장치와 검사방법
JP5278267B2 (ja) エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法
JPH09212142A (ja) 表示制御装置
JP2000156098A (ja) メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路
JP2007333455A (ja) 半導体装置
JPS63108600A (ja) 半導体装置
US20090251603A1 (en) Image playback system
JPH03289699A (ja) 表示制御装置用動作試験装置
JP2002100195A (ja) 電子機器用設定装置、電子機器及び電子機器の設定方法
JPH11103307A (ja) トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法
CN116450421A (zh) 转接板的侦测方法
JP2007094694A (ja) 電子機器の不良診断装置及び電子機器の不良診断方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee